# ALU+ | Síntesis y diseño físico

Reporte de resultados · SystemVerilog, VCS/Verdi, Design Compiler e IC Compiler II

## 1. Implementación y verificación de la ALU+

La ALU se implementó con WIDTH = 8 por defecto y buses parametrizables; se verificó en 8, 16 y 32 bits. Incluye AND, OR, suma, resta, multiplicación y salida cero. La suma y resta comparten un sumador carry look-ahead (CLA); la resta complementa B y activa Cin = 1.

| Control | Operación | Control | Operación |
|---|---|---|---|
| 000 | AND | 100 | Multiplicación |
| 001 | OR | 101 | Cero |
| 010 | Suma | 110 | Cero |
| 011 | Resta | 111 | Cero |

La multiplicación genera productos parciales y los reduce mediante un árbol de CLA. El producto completo utiliza 2 × WIDTH bits; la salida conserva los WIDTH bits inferiores y MulOverflow indica si se descartaron bits superiores. NZCV representa Negative, Zero, Carry y Overflow.

Los bloques AND/OR incluyen buses triestado controlados por ALUControl; al sintetizarse a celdas estándar, su función se implementa mediante lógica de selección y habilitación. El resultado final se elige con multiplexores RTL basados en el operador ternario.





Figura 1. Árbol de multiplexores: selección por ALUControl[0], [1] y [2].

## 2. Simulación funcional

Se emplearon testbenches con pruebas dirigidas y aleatorias: 1,248 comprobaciones de la ALU combinacional (416 para cada ancho de 8, 16 y 32 bits) y 171 verificaciones del módulo sincrónico de 16 bits. Se comprobaron operaciones, casos límite, banderas y reset; las ejecuciones registraron PASS.





Figura 2. Señales del diseño sincrónico en Verdi: operandos, ALUControl, resultado y reloj.

## 3. Síntesis con Design Compiler

Se sintetizó alu_sync_top con la biblioteca M31LLSC750GL150MS y restricciones SDC. El período utilizado para el análisis entregado es 35 ns, equivalente a 28.57 MHz. El reporte corresponde a una netlist sintetizada originalmente para 30 ns y reevaluada a 35 ns.

| Métrica de DC | Resultado |
|---|---|
| Área total de celdas | 17,279.54 $\mu m^2$ |
| Número de celdas | 1,225 (1,137 combinacionales, 88 secuenciales) |
| Redes / puertos | 1,262 / 58 |
| WNS / TNS | +5.02 ns / 0.00 ns |
| Cumplimiento de timing | Sí, para el período de 35 ns |

**WNS y TNS.** WNS (Worst Negative Slack) es el menor margen temporal de los caminos; TNS (Total Negative Slack) suma el déficit de los caminos con slack negativo. WNS positivo y TNS = 0 indican que las restricciones de setup se cumplen.

**Camino crítico.** Startpoint: A_reg_reg[1]; Endpoint: Result_reg[15]; Path Group: clk. Llegada de datos: 28.52 ns; tiempo requerido: 33.53 ns; slack: +5.02 ns.

**Mayor retraso.** Contribuyen la salida del flip-flop (2.52 ns) y la cadena combinacional, destacando XNOR3X1 (1.96 ns), XNOR2X1 (1.76 ns), OAI12X1 (1.74 ns) y XOR2X1 (1.61 ns). El recorrido atraviesa una red aritmética de varios niveles; el reporte de puertas no identifica por sí solo una operación RTL única.

**Mejoras propuestas.** Reducir la profundidad del árbol de productos parciales, compartir/reorganizar lógica de selección y reforzar o redimensionar puertas lentas del camino crítico. Estas medidas reducirían el retardo combinacional, aunque pueden aumentar el área.

## 4. Floorplan y alimentación

La netlist se importó en ICC2 con el modelo físico M31 de tres metales. Se legalizó el floorplan y se construyeron rieles en METAL1, con una malla de alimentación VCCK/GNDK en METAL2 y METAL3. Posteriormente se insertaron 486 celdas TAP.




Figura 3. Floorplan legalizado (izquierda) y distribución VCCK/GNDK (derecha).

| Verificación | Resultado |
|---|---|
| Legalidad tras floorplan, PG y TAP | 0 violaciones |
| Vías de alimentación | 1,095 |
| Conectividad VCCK / GNDK | Sin conductores, vías o celdas flotantes |
| DRC de alimentación | Sin errores reportados |

Las comprobaciones de alimentación y legalidad fueron satisfactorias. Los terminales externos de VCCK/GNDK no quedaron posicionados, circunstancia indicada por las advertencias del router.

## 5. Placement, CTS y evolución del timing

Se ejecutaron place_opt, clock_opt, route_auto y route_opt, conservando reportes QoR y timing de cada etapa. Tras placement se verificó la colocación legal y los pines físicos sin violaciones.




Figura 4. Placement optimizado: distribución de las celdas estándar en el core.

| Etapa ICC2 | WNS (ns) | TNS (ns) | Área lógica (μm²) |
|---|---|---|---|
| place_opt | +0.03 | 0.00 | 17,576.29 |
| clock_opt (final) | −0.01 | −0.01 | 17,605.32 |
| route_auto | −0.58 | −1.17 | 17,605.32 |
| route_opt | −0.25 | −0.25 | 17,721.45 |

El WNS empeoró después de clock_opt y route_auto por el retardo estimado de las interconexiones. route_opt recuperó 0.33 ns de margen, pero dejó una violación de setup de 0.25 ns.

**Clock skew y latencia.** El skew es la diferencia de llegada del reloj entre registros; modifica el margen disponible para setup y hold. La latencia es el tiempo que tarda en propagarse el reloj. El informe clock_qor registró 56 sinks y cero buffers, skew y latencia, por lo que no demuestra un balanceo efectivo del árbol de reloj.

## 6. Routing y resultados finales




Figura 5. Routing final con las capas metálicas y las conexiones físicas.

| Indicador | Resultado |
|---|---|
| Área DC → ICC2 final | 17,279.54 → 17,721.45 $\mu m^2$ (+2.56 %) |
| Área final con celdas físicas | 19,289.09 $\mu m^2$ |
| Setup / hold | 1 camino de setup violado (WNS = −0.25 ns); hold = 0 |
| Capacitancia / transición | 0 violaciones en report_qor |
| Conectividad y legalidad | 0 redes abiertas de 1,189; 0 violaciones de placement |
| PG DRC y PG connectivity | Sin errores PG; 0 elementos flotantes |
| DRC de routing | 124: 111 cortocircuitos, 12 de separación y 1 de área mínima |
| GDSII | Archivo generado: 936,452 bytes |

**Cambio de área.** El área lógica aumentó 441.91 $\mu m^2$ respecto de DC por las modificaciones, inserciones y dimensionamiento de celdas durante la implementación física. Al incluir celdas físicas (como las TAP), el área asciende a 19,289.09 $\mu m^2$.

**Estado de timing y routing.** El diseño final no cumple estrictamente los 35 ns: WNS = −0.25 ns y TNS = −0.25 ns. No presenta violaciones de hold, capacitancia ni transición en el QoR. Todas las redes examinadas están conectadas, pero permanecen 124 violaciones DRC; la exportación GDSII no sustituye su corrección.

**Conclusión.** Se completó el flujo RTL → síntesis → diseño físico y se generó GDSII. Los resultados muestran la transformación de la ALU en celdas e interconexiones, así como el efecto del placement y el routing en el timing. Las estimaciones de interconexión utilizan un modelo RC configurado a partir de ITF/TLUPlus; las cifras dependen de sus parámetros.

Como mejora futura, se propone reevaluar la etapa de Clock Tree Synthesis (CTS), ajustando las restricciones de skew y latencia y la selección de buffers de reloj. Esto permitiría obtener una distribución del reloj más equilibrada y analizar su impacto en el timing. También se buscaría mejorar el slack del camino crítico y reducir las violaciones físicas detectadas durante el routing.