上海大学 硕士学位论文 AIS通信协议分析与实现 姓名: 孙斌 申请学位级别: 硕士 专业: 电工理论与新技术 指导教师: 胡越黎

20070101

摘 要

船舶自动识别系统(AIS)是一种新型的助航系统,目前正被广泛应用在国际海运中。本文介绍了 AIS 的产生背景和原因、发展现状、主要功能以及系统框图等,按照 AIS 所遵循的开放系统互联(OSI)的层次特点,论述了 AIS 从物理层到链路层的原理及实现方法。

本文提出了一整套 AIS 设备硬件结构各部分的设计思路。论述了如何采用 CMX589 作为单片同步高速 Modem 来实现 AIS 的调制解调功能的。如何采用 Z85C30 来实现 AIS 编解码功能。并且对该硬件设计思路进行了工程实践,验证了其功能。同时给出了系统的整套软件流程图,该软件系统在系统实验中,功能稳定可靠。

文中分析了 AIS 的网络容量,提出了 AIS 的网络容量的变化趋势和在 AIS 网络拥塞状况下维持 AIS 网络运行应该采取的措施。给出了笔者对 GPS 数据在 AIS 中作用的认识并给出了其在系统中的实现过程。

论文最后详细总结了在系统实现过程中所采取的抗干扰措施,对于硬件抗 干扰方法和软件抗烦扰方法都作了研究和探讨,提出了一个在嵌入式系统出现 故障时,应采取的调试步骤。

本文提出的设计思路、设计方法,运用的测试手段和方法,给出的软硬件 实现方案,以及在整个课题进行过程中发现的问题和解决方法都具有实际的科 研价值和实用意义。

关键词: AIS GMSK 串行通信 拥塞控制 故障诊断

ABSTRACT

Automatic Identification System(AIS) is a new technology for marine navigation. It's using for international ship. This paper introduces the background of the system, such as the developing situation, main function and the system modules. Then the paper describes theory and realization of AIS from the physics layer to data link layer, following the OSI model.

A kind of realization way of the system is provided by this paper including the GMSK modem realization by single synchronization highspeed modem chip CMX589, Z85C30 using for coding and decoding of AIS, and the software system of this design. The realization is provided to be suit for AIS protocol by function experiment.

The paper analyse AIS network capacity. And a viewpoint about the trend of network capacity is advanced in this paper. The paper also describes a way to maintain the AIS teminal running when the network is closed to it's capacity.

At last, the paper analyse the anti-jamming way in the MCU system. Both the hardware anti-jamming way and software anti-jamming way are discussed in the paper. The paper give a debug step which can be used when the system is in trouble.

The design idea, design method, tools, practical realization of hardware, and the problem and solution are of great research value and practical significance.

Keywords: AIS, GMSK, Serial Communication, Congestion Control, Exception handles

原创性声明

本人声明: 所呈交的论文是本人在导师指导下进行的研究工作。 除了文中特别加以标注和致谢的地方外,论文中不包含其他人已发 表或撰写过的研究成果。参与同一工作的其他同志对本研究所做的 任何贡献均已在论文中作了明确的说明并表示了谢意。

签名: 155 日期: 2007.3.17

本论文使用授权说明

本人完全了解上海大学有关保留、使用学位论文的规定,即: 学校有权保留论文及送交论文复印件,允许论文被查阅和借阅;学 校可以公布论文的全部或部分内容。

(保密的论文在解密后应遵守此规定)

签名: 1863 导师签名: 157 日期: 2007.5.1)

第一章 绪论

1.1 引子

现代船舶朝着大型化、高速化方向发展、船舶数量与水域交通密度及危险 货物装载量不断增加,海损事故时有发生,严重威胁着船舶航行安全及海洋生 态环境。人们在长期研究航行安全保障技术中越来越认识到船舶之间和船岸之 间的信息交换与船舶识别的重要性,同时也深感现有的助航设备和通信设备在 性能上存在的诸多局限性:船用雷达、船用自动雷达标绘仪 ARPA(Marine Automatic Radar Plotting Aids)具有避碰功能,但是提供的信息有限,不能识别 船舶,不能告知船名、国籍与操船意图,在船舶密度大的水域以及恶劣气象海 况环境时,雷达、ARPA 也显得无能为力。并且目前船舶间通信依靠 VHF(Verv High Frequency)无线电话[1],由于这种靠人工操作低效率的通信方式不能自动获 得相遇船的标识,无法及时沟通双方信息和彼此掌握对方的操船意图,在实际 操控时难以达成避碰协议,因此经常会酿成碰撞海损事故[2]。经过多个国家多 年来的研究与试验, 国际海事组织 (IMO) 和国际航标协会于二十世纪 90 年代 提出了一项既保证航海安全又提高航运效益的新技术——船舶自动识别系统 AIS (Automatic Identification System).AIS 自动连续发出本船的静态信息 (编码、 船名等)、动态信息(船位、航速、航向等)、航次信息和安全短消息,同时也 自动接收周围船舶发来的消息, 为船舶避碰和航行辅助决策。AIS 为船舶避碰 提供了更为强力有效的措施,增强了船舶的全局意识,使航海进入了数字时代 [3]

随着船舶自动识别系统(AIS)配备日期的逼近^[4],依照规则购置安装 AIS 是目前各船运公司在船舶通信方面的首要工作。我国有 300 多家国际航运公司,拥有近 40 万艘国际航行船只,有巨大的 AIS 需求。目前国外的 AIS 设备功能已经比较完善,但价格较高,而国内真正具备自主知识产权的产品并不多。研制自主知识产权的 AIS 设备,在保证质量的前提下,可以降低价格达 80%左右 ^[5],能够节省大量的外汇并借此提高我国航运的国际地位,具有巨大的经济效益和社会效益。

1.2 AIS 的发展与应用

通信就是指信息的交换或指信息的交流和沟通,而海事通信指的就是海上航行船舶之间以及船舶与岸上各有关机构之间的信息沟通。健全可靠的海事通信不但是船舶安全航行和正常运营的需要,更是海上人命安全必不可少的基本保证。无线电技术的应用,给海事通信带来了翻天覆地的变化,国际海事组织在1988年推行的全球海事灾难和安全系统(GMDSS)为国际海事安全作出了重大贡献。现在船舶自动识别系统(AIS)的出现成为海事通信和导航的又一座里程碑。

1995年11月29日的国际海上生命安全公约(SOLAS公约)缔约国政府会议上,通过了第九次决议案《自动船舶识别应答器/收发系统》,审议并通过了关于该装置系统配置的SOLAS公约修正案。

1996年,在IMO航行安全分委员会42次会议上,审议了技术小组提交的《使用 VHF DSC技术的船用自动识别系统装置》的性能标准草案,并将该系统简称为 "AIS"。

1997年IMO的航行安全分委员会举行了43次会议,会上通过了《关于全球船载自动识别系统(AIS)性能标准的建议案》;1998年IMO的海安会批准了该建议案;同年,国际电讯联盟制定了AIS的国际通用技术标准ITU2R M. 137121建议案。

1999年航行安全分委员会45次会议上最后确定了对SOLAS公约第五章的修订, 并确定了航行于国际航线300总吨以上和公约国航行于国内航线500总吨以上的 船舶,将于2002年7月1日起到2008年7月1日分阶段执行配备AIS设备的规定。

2001年初,ITU2R M. 137122关于《海上VHF波段使用TDMA的船用自动识别系统(AIS)的技术特性》的决议案通过;2001年初,IEC6199322关于《通用AIS的技术测试标准》的决议案通过。这样,所有关于AIS的相关的国际标准和公约都已经出台,各个国家的海上安全管理机构都开始积极着手进行相关的建设,迎接海上通信导航的新纪元。

上述时间表简单地描述了AIS的整个酝酿和发展的全过程,虽然该协议本身已经生效,但是,目前而言,国内对于AIS的研究并不是特别深入,从2003年起,我国才开始对该协议的研究工作。而我国的航海事业却发展迅速,目前船舶上装载的AIS设备,绝大多数还是价格高昂的进口设备。随着国内外航运事业的进一

步发展,国内外对AIS设备的需求将会日益扩大,为了满足国内外的需求,同时 也为了与国际航海研究的接轨,我们有必要也十分急需研究和发展AIS设备。

就目前的研究方向而言,对AIS的研究主要有两个方面,一是从协议本身出发,对协议做进一步改进和更新,这个方向,国内外研究的比较少。更多的学者是着重于第二个方面,即采用新技术新方法实现该协议目前希望使用DSP或者FPGA实现该协议是比较主流的发展趋势,目前来说,已经出现了使用DSP实现的系统,但价格相对还是较高;而使用FPGA实现该协议,目前尚没有这方面的成功事例。

1.3 本文主要研究工作

1.3.1 课题目标

本课题的目标是在深入研究 AIS 通信协议的基础上寻找一种切实可行的实现 AIS 系统的方法,从协议的有关规定出发,以 AIS 终端设备的完全国产化为目标,设计一种 AIS 终端设备。设计得到的 AIS 设备应能够满足 AIS 协议各方面的要求:

- 1、 对物理层而言,首先终端设备应能够以 9600bit/s 的速率发送和接收 AIS 信号。能够双信道同步工作,满足同步接收和发射的要求,同时能够完成 GMSK 的调制解调功能,调制解调信号的 BT 值可变,能够得到 BT 值为 0.3 和 0.5 的调制信号,并能够相应解调。
- 2、 对数据链路层而言,终端设备应该能够以 AIS 帧结构的要求,发送并接收 AIS 帧信号,同时能够完成对 AIS 帧结构的同步,能够完成 AIS 的时隙同步。对 AIS 的超帧结构应能够作出相应的处理。 能够实时处理 AIS 完整的数据类型 (22 种),能够得到 AIS 每种类型数据中所包含的船舶信息。
- 3、 对网络层而言,首先,AIS 终端设备应能够实现对整个网络运行状态的了解,稳定地接入网络;其次,应能够按照不同的网络运行模式,进行相应的运行处理;最后,在网络运行过程中,应能够对特殊情况(网络拥塞)下的运行状态作出调整。

以上要求在系统实现过程中,需要统筹考虑,并在最后系统实现时,得到

有效的体现。使之成为可靠的 AIS 终端设备。

1.3.2 本人工作

本人在课题进行中,通过对 AIS 协议深入的研究与分析,参阅了大量的资料,完成了一些工作。主要包括:

- 设计了 AIS 物理层和数据链路层要求的硬件电路。包括: 一是对 GMSK 信号的调制解调。二是 AIS 协议规定的链路层帧结构。
- 设计了 AIS 系统运行的软件系统。实现了对 AIS 完整数据类型的处理, 使设备能够在 AIS 网络中成功接入,并且能够顺利运行。实现了对 AIS 网络运行模式的控制,使其能够在自组织发射状态、固定时隙发射状态、 、任意时隙发射状态和指配发射状态之间相互顺利转换,连续运行。
- 提出了 AIS 网络容量的变化趋势规律。实现了对 AIS 设备在网络拥塞时,系统能够作相应调整,使设备在网络中运行良好。
- 总结了在系统实现过程中所采取的抗干扰措施,对于硬件抗干扰方法 和软件抗烦扰方法都作了研究和探讨,提出了一个在嵌入式系统出现 故障时,应采取的调试步骤。

1.3.3. 内容安排

本文按照对 AIS 的协议分析到协议实现的顺序进行组织和编排,从协议分析到总体思路、系统的硬件电路设计、系统地软件系统设计、系统运行过程中的一些问题等都将进行详细的介绍。论文展示了作者的设计思路和一个比较完整的系统实现方案。全文分为 7 章,其结构如下:

第一章对 AIS 的应用现状及发展趋势进行了综述,概述了本文主要研究的 内容及文章的组织结构。

第二章介绍了 AIS 协议的基本概念,主要涉及 AIS 的基本层次结构、数据包结构、时隙等概念,以及系统的三种运行模式的基本内容。

第三章按照开放系统互联结构(OSI)的结构顺序,描述了AIS的硬件结构设计,主要论述了如何实现GMSK调制解调功能和如何实现AIS的帧结构的。

第四章叙述了 AIS 传输层的理论基础与 AIS 的软件系统实现方式,给出了系统软件的流程图,讨论了海面上的 AIS 网络容量变化趋势和 AIS 终端在拥塞状态时应采取的控制策略。

第五章对系统外部的接口及其主要的作用做了论述。该系统的外部接口的作用:一是与 PC 机通信,在本章中给出了 PC 机上的调试程序的处理界面截图,并对该 PC 机调试程序做了描述;二是用于接收 GPS 数据,在本章中对 GPS 信号在 AIS 中的作用作了讨论,给出了对 GPS 数据的处理流程图。

第六章对在系统设计中所采用的可靠性技术和故障处理技术做了一些总结,给出了系统的软硬件抗干扰设计中所采用的措施,并给出了故障调试时的基本步骤。

第七章对研究开发过程作了总结,并对需要进一步研究开发的方向做了一 些探讨。

第二章 AIS 协议概述

2.1 船载 AIS 简介

AIS 是一种时分复用(TDMA)方式的公共海上通信网络协议,AIS 设备能够不断地向附近的船舶和负责海事监督的岸台播发自己的身份识别标志、船舶类型、吨位、载货情况、航线、目的港、估计到达时间、当前船位与速度,同时接收来自岸台的查询和附近船舶的 AIS 信息,并把有关信息以图形和电文方式显示在自己设备的屏幕上。AIS 系统克服了雷达导航的种种弊端,而且免除了频繁的对话、复杂的计算和不确定性很大的推理工作,全部实现自动化,把船舶海上航行和进出港的安全保障提高到一个新的境界。

图 2.1 是 AIS 通信协议采用类似于 ISO 网络七层标准协议的结构。

			., .,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,				
应用层							
表	示月	긎					
对	话月	7	7.78 800				
传	送	쿬					
网	网络层						
信道1	信道2						
链路层LME		链	路层LME				
链路层DLS		链	路层DLS				
链路层MAC		链路层MA					
物理层			物理层				
接收机1 发射	力机	1/2	接收机2				

图 2.1 AIS 台站各层模式(物理层到传送层)以及各个应用层(对话层及应用层) 其中,网络层以下的部分与无线信道有关系,而网络层以上的部分则基本 上只是对接收到的信号进行处理。我们设计的重点是网络层以下的部分,而以 上的部分,可以使用任何 PC 机界面或者是其他设备来完成。

2.2 GMSK 调制方式原理

AIS 的物理层要求采用的调制解调方式是 GMSK 方式。GMSK (Gaussian filtered MSK) 是高斯最小频移键控的简称,是在 MSK 调制信号的基础上发展起来的^[6]。MSK 信号尽管具有包络恒定、相位连续、相对较窄的带宽和能相干解调的优点,但它不能满足某些通信系统对带外辐射的严格要求。为了压缩 MSK

信号的功率谱,在 MSK 调制前增加一级预调制滤波器,从而有效地抑制了信号的带外辐射。由于 GMSK 具有优良的功率谱特性(功率谱旁瓣快衰减特性),在对信号频带严格限制的各种数字通信领域尤其是 VHF(甚高频)和 UHF(超高频)频段的移动通信系统中得到广泛的应用^[7]。目前,GMSK 信号已经成为地面蜂窝移动通信系统的一种标准^[8]。GMSK 调制的原理框图如图 2.2 所示。



图 2.2 GMSK 调制的原理框图

高斯滤波器的传输函数和冲激响应分别为式 2.1 和式 2.2。

$$H(f) = \exp(-\alpha^2 f^2)$$
....(2. 1)

$$h(t) = \frac{\sqrt{\pi}}{\alpha} \exp[-(\frac{\pi}{\alpha}t)^2 \dots (2.2)]$$

式中: a 是与滤波器带宽 B 有关的参数:

$$\alpha B = \sqrt{\frac{1}{2} \ln 2} \cong 0.5887 \dots (2.3)$$

B 为 3dB 带宽。如果输入为双极性非归零矩形脉冲数据序列(如非归零反转码即 NRZI 数据序列):

$$m(t) = \sum_{n=-\infty}^{\infty} a_n b(t - nT_b)$$
 $a_n = \pm 1$ (2.4)

其中:

$$b(t) = \begin{cases} 1 & |t| \le \frac{T_B}{2} \\ 0 & \text{It } \end{cases}$$
 Tb 为码元周期

则高斯滤波器的输出为:

$$X(t) = m(t) * h(t) = \sum a_{n1}g(t - nT_b)$$
....(2.5)

式中 g(t) 为高斯滤波器的矩形脉冲响应:

$$g(t) = b(t) * h(t) = \frac{1}{T_b} \int_{\frac{T_b}{2}}^{\frac{T_b}{2}} b(\tau) h(t - \tau) d\tau \dots (2.6)$$

GMSK 调制信号表达式(即把 X(t)加于压控振荡器调频后的 GMSK 信号):

$$S_{GMSK}(t) = A\cos[\omega_c t + \varphi(t)] = A\cos[\varphi(t)]\cos\omega_c t - A\sin[\varphi(t)]\sin\omega_c t \dots (2.7)$$
 其中:

$$\varphi(t) = K_0 \int_{\infty}^{\infty} X(\tau) d_{\tau} = K_0 \sum_{n} a_n \int_{\infty}^{\infty} g(\tau - nT_b) d_{\tau}$$

$$= K_0 \sum_{n=1}^{\infty} \frac{\pi}{2} a_n \int_{\infty}^{\infty} g(\tau - nT_b) d_{\tau}$$
(2.8)

可以看出,实现时可采用正交相位调制,其中基带信号:

$$I(t) = A\cos[\varphi(t)], Q(t) = -A\sin[\varphi(t)]....(2.9)$$

不归零码经过高斯型低通滤波器,使得基带信号首先形成高斯脉冲,然后再经过最小频移键控(MSK)调制。MSK 信号的频率脉冲是矩形的,而经过高斯型低通滤波器平滑后的基带信号区控制压控振荡器的频率,形成的频率变化波形没有陡峭的边沿,又无转折,因而其相位轨迹得以平滑。GMSK 信号的功率谱比 MSK 信号衰减得快,且几乎没有副瓣;但是 GMSK 的误码性能比 MSK 略差,这是因为双极性码元通过高斯滤波器产生拖尾现象,所以相邻脉冲之间有重迭,造成码间串扰^[9]。对于某一码元,GMSK 信号的频偏不仅和该码元有关,而且和相邻码元有关。相邻码元之间的相互影响程度和高斯滤波器的参数 α 有关,也就是说和高斯滤波器的 3dB 带宽 B 有关^[10]。通常将 3dB 带宽 B 和输入码元宽度 T 的乘积 BT 值^[11]作为设计高斯滤波器的一个主要参数,当信道间隔一定时,BT 值越大,相邻码元之间的相互影响就越大^[12]。理论分析和计算机模拟结果表明,BT 值越小,GMSK 信号的功率谱密度的高频分量衰减越快,主瓣越小,信号所占用的频带越窄,带外能量的辐射越小,邻道干扰也就越小^[13]。

2.3 AIS 数据链路层帧结构

AIS的链路层分为三个子层:

A、**链路管理设施(LME)**:装配AIS电文比特;将AIS电文比特排列成装配发射 包的8bit字节。

- B、**数据链路服务(DLS)**: 计算AIS电文比特的FCS(帧校验序列); 附加FCS至 AIS电文比特,完成发射包内容; 应用比特填充于发射包内容; 完成发射 包装配。
- C、 **媒体访问控制(MAC)**: 提供准许数据传输接入VHF数据链路(VDL)的方法。 以上三个子层实际上完成的工作是完全统一的,就是提供数据包的打包和解 包功能,将数据安全的完成端到端的传输。

2.3.1 超帧结构

AIS 每个信道以 1 分钟作为一个超帧,一个超帧包含了 2250 个时隙,每个时隙内含 256bits (占时约 26.67ms) ^[14].整个超帧的结构如图 2.3。任一通信台站都可以按照一定的时隙选择算法选用一个或者数个时隙发送报文,而接收台站则需要进行时隙同步之后,按照网络时隙进行数据接收。




图 2.3 超帧结构图

2.3.2 帧结构

每个时隙内的数据包是基于HDLC数据包结构改进的结构,它包括这样几个部分,即训练序列、起始标记、数据段、帧校验序列、结束标记和缓冲,整个数据包的结构如下图2.4所示。

训练序列	起始标记	·············数据········	帧校验序列	结束标记	缓冲
			İ		

图 2.4、AIS 数据包总体结构

表 2.1 数据分组功能

数据分组	长度	描述
向上斜坡信号	8 比特	图 6 中的 T0~T1
训练序列	24 比特	为同步所必需須
开始标记	8 比特	根据 HDLC (7eH)
数据	168 比特	缺省设置
循环冗余码校验	16 比特	根据 HDLC
结束标记	8 比特	根据 HDLC (7eH)
缓冲	24 比特	位填充距离延迟、转发器延迟和晃动
总计	256 比特	

分组应自左向右。除训练序列以外,这一结构应该同普通的 HDLC 结构^[15] 完全一样。采用训练序列的目的是为了对 VHF 接收机进行同步调整,预设的分组总长度应为 256bits,相对于一个时间段。各个分组的功能及长度如表 2.1 所示^[16]。

在表 2.1 的分组中,"向上斜坡信号"其实并没有具体数据,其作用是在打 开发射机之后,给予它一定时间以便达到所需要的发射功率。

A、训练序列

训练序列是由交替的 0 和 1 (010101······)组成的比特波形,如图 2.5(a)。在开始标记之前,应先发射 24 比特的序文。由于通信模块要采用不归零倒置 (NRZI)模式组合(也就是差分码),所以物理层数据的比特波形如下图 2.5(b)所示。



图 2.5、训练序列和 NRZI 处理

后面数据包中的其他部分的数据,在经过通信之后,都要经过类似的 NRZI 处理。

B、起始标志和结束标志

起始标记和结束标志完全一致。他们的长度为 8bits,和标准的 HDLC 起始和结束标记一致。其作用为标识数据包的开端。标记由 8bits 长的比特波形组成:01111110 (7eH)。该标记尽管包含 6 个连续(1),但不需要进行位填充。

C、数据

在一个标准数据包中数据部分长度应为 168bits。但是在 **AIS** 中也存在长度不大于 5 个时隙的非标准数据包。

D、帧检验序列 (FCS)

在 AIS 中,FCS 根据[ISO/IEC3309: 1993]的规定,采用循环冗余校验 (CRC)16bit 多项式来计算校验和。在 CRC 计算开始时应将 CRC 码元预设为 1。 CRC 计算中应该只包含包括位填充的数据部分。

E、缓冲

缓冲部分通常为24比特长,包括以下四部分内容:

- 位填充 4 比特(除安全相关电文和二进制电文以外的所有信息)
- 距离延迟 12 比特
- 转发器延迟 2比特
- 同步晃动 6比特

这种缓冲码一般是为了满足实际应用中的各种可能情况对电文长度或者其他对接收方接收数据所产生的影响,比如"位填充",就是为了满足位填充所引起的电文长度的增加(根据统计分析表明,有76%的组合最多需要3bit 位填充)。 其他缓冲类似。各种缓冲码的功能主要如下所述。

距离延迟: 为距离延迟保留的缓冲值为 12 比特。这相当于 202.16 海里(nm)。 这一距离延迟能对 100nm 的传播距离提供保护。

转发器延迟: 转发器延迟为双工转发器提供换向时间,大约等于 $\frac{2bit}{9600bit/s} \approx 0.208$ ms。

同步抖动: 同步晃动码元允许每个时间段有一次晃动的时间,相当于±3 比特,从而保证了 TDMA 数据链的完整性。发射计时误差应在同步源的±104 微秒之内。由于计时误差是累加性的,累计总的计时误差可达到+312 微秒。

比特填充:以上所述各部分字段中,数据部分和 FCS 比特流应受位填充控制。也就是说一旦发现输出位流中连续出现 5 个以上(1) 时,应在该 5 个(1) 后插入 1 个 $0^{[17]}$ 。这种方法适用于除 HDLC 标记(开始标记与结束标记) 以外的所有比特。

2.3.3 帧结构发射功率分析

上述帧结构发射过程中的发射功率分布以及各数据分组的时间分布情况如图 2.6 所示。

传输时序




图 2.6 传输过程中数据分组的时间分布

其中 T0-T5 的具体值如下表 2.2 所示。

表 2.2 数据传输过程中的时间分布列表

T (n)	时间(单位: ms)	说明
To	0.000	时间段开始,使用射频电源。
T _{TS}	0. 832	训练序列的开始。
T ₁	1.000	射频功率和频率稳定时间。
T ₂	3. 328	传输分组的开始(开始标记)。在一级同步源
		(UTC)缺失的情况下,可将其作为二级同步源。
T.	4. 160	时间相位同步标志。
		开始标记的结束,数据的开始。
T ₃	24. 128	传输的结束,开始零位填充。在传输结束之后不
		采用调制。如数据块较短,则传输可较早结束。
T ₄	T3+1. 000	射频功率达到零的时间。
T ₅	26. 670	时间段结束。下一时间段的开端。

我们将发射机打开后发射功率从 0%到达最大值 80%的过程, 称为射频增高时间。发射机射频增高时间应不超过开机讯号(TX-ON)发出之后 1 微秒。上表 2.2 所列举的数据是整个发射过程的参考值,系统实现后应达到该定义值。

整个 256bit 数据中,真正有效的数据是 168 个。但是 AIS 协议中也规定了几种占用多个时隙的数据包结构,对于这些数据包,仅在起始发射和结束发射时才有起始标志,发射功率也是从起始发射,持续到多个时隙之后完成。

图 2.6 中,可以看到在数据包 A 发射结束与数据包 B 发射起始之间有一个过渡环节,该环节要求发射机关闭时间尽量短些,以便不妨碍其它数据包的发射与接收。

2.3.4 AIS 常用数据类型

AIS 中共规定了 22 种消息类型,其中常用的报文类型如表 2.3。

消息 ID 码	肖息 ID 码					
1	船位报告	定时的船位报告				
2	船位报告	分配时间表的船位报告				
3	船位报告	特别船位报告,对询问的回复				
4	基地台报告	基地台的位置、UTC、日期和时隙号码				
5	静态和与航程有关的数据	定时的静态数据和与船舶相关的船舶数据报告				
9	标准搜救飞机位置报告	仅为以 SAR 运行的航空台站使用的位置报告				
10	UTC/日期查询	查询 UTC 时间和日期				
11	UTC/日期冋应	当前的 UTC 时间				
12	编址安全信息	编址通信的安全信息				
13	安全信息确认	确认接收到的编址安全信息				

表 2.3 常用报文类型列表

其中消息 ID 码 (6bit) 被包含在消息数据包中如图 2.7,用以区别消息类型,接收站按照消息 ID 码分析消息中各个数据的意义。具体的消息编码格式,依据消息 ID 码的不同而有所不同。



图 2.7 消息 ID 码在信息中的位置

下面以 AIS 网络中最常见的消息 ID 为 1, 2, 3 的船位报告为例,各个字段的详细分布如下。

序号	参数	比特数	序号	参数	比特數
1	信息识别码	6	10	纬度	27
2	数据终端设备	1	11	对地航向	12
3	数据显示符	1	12	正航首向	9
4	用户识别码	30	13	标时	6
5	航行状态	4	14	转发显示符	2
6	转向率 ROT _{laisi}	8	15	为地区性应用所保留	4
7	对地航速	10	16	备用位	1
8	船位精确度	1	17	通信状态	18
9	经度	28	18	总的比特数	168

表 2.4 电文 3 的比特具体分布列表

各个数据包按上表 2.4 的序号顺序的排列成最终的数据包结构。

2.3.5 AIS 工作模式

AIS 终端设备应当有 3 种运行模式。自主模式应预设为缺省模式,并可根据政府管理部门的要求与其它模式互相转换。

A、自主和连续模式

以自主模式运行的台站应能自行确定其位置信息的发射时间安排,并自动解决与其它台站在发射时间安排上的冲突。

B、分配模式

以分配模式运行的台站应采用政府管理部门的基地台或转发台所指定的 发射时间表。

C、轮询模式

以轮询模式运行的台站应自动回应船只或政府管理部门的询问(信息 15)。 轮询模式的运行不应和其它两种模式的运行发生冲突。回应信息的发射应在接 收到询问信息的频道上进行。

2.3.6 船载 AIS 系统硬件设计方案

在 AIS 中, 物理层性能如下:

- 1、AIS 要求的数据发射比特率为 9600b/s(±50*10e-6)。
- 2、AIS 要求使用的数据编码格式是非归零反转码——NRZI 波形编码,该编码的特性是——当比特流遇到1时,波形在电平上有一变化。
- 3、AIS 定义发射机 RF 启动的时间为 TX-ON 信号后, RF 功率从零电平达到 正常电平的 80%时所经过的时间, 根据 AIS 的规定,该发射机启动时间不能超过 1ms。

4、AIS 要求其发射机的最大输出功率不应超过 25W。根据一些应用要求, 正常功率应该分为两级(高功率,低功率)。正常情况下,两级功率分别为 2W 和 12.5W,冗余量为±20%之内。

5、AIS 调制解调采用了 GMSK/FM。在进行调频发射之前,先将比特流进行 NRZI 编码,然后送 MODEM 进行 GMSK 编码。用于数据接收的 GMSK 解调器的带宽时间分量 (BT),在 25KHz 信道工作时,最大为 0.5; 在 12.5KHz 信道时,最大为 0.3。GMSK 编码后的数据经调频后送 VHF 发射机发射,调制系数为 25KHz 信道上为 0.5,在 12.5KHz 信道上为 0.25。

在上述物理层技术要求的前提下,笔者设计了该课题的总体硬件架构。在本设计中,AIS的核心处理是由增强型8051系列的单片机来完成的,工作频率为36MHz,设计初衷是依靠高速的运行速度来对某一时隙的数据在本时隙内完成处理。因此,要求8051的处理速度能够尽可能的高些,这里选择的36MHz也是为了使硬件工作更加流畅。具体硬件设计的部分,可以在后面的章节中看到。




图 2.8 硬件系统结构框图

图 2.8 是本文设计的 AIS 系统的硬件系统结构图,该系统以 MCU 为核心,由它进行协议处理;采用串行通信控制芯片 Z85C30 实现数据的组帧和解帧获得数据,需要经过 GMSK_MODEM 模块进行 GMSK 调制解调,由于 AIS 是双信道运行,所以需要两个独立的 GMSK 调制解调模块。

在该系统上,除了上述主要部分外,还有两个扩展单元:一个是由 8255 扩展并行口形成的 LED 显示、键盘和打印模块,另一个是由另一片 285C30 扩展的

接口模块,可以提供一个 RS232 接口以及一个 TTL 电平接口,加上 MCU 上已有的一个 RS232 接口,系统总共有两个 RS232 接口,其中一个用于 GPS 信号的接收,另一个用于控制信号的接收与反馈信息的发射。

2.4 小结

在本章中,首先对 AIS 的系统性能和结构做了简单的介绍,然后介绍了 AIS 物理层的核心功能——GMSK 调制解调的基本原理,然后介绍了 AIS 数据链路层的帧结构进行了描述和分析。之后介绍了 AIS 相关的常用数据包类型,以及网络层相关的 AIS 的工作模式,最后给出了本课题中 AIS 系统的硬件设计方案。比较全面的反映了 AIS 相关的基本知识,并且对本课题的硬件系统模块结构做了简要的介绍。

第三章 AIS 硬件电路结构设计

3.1 GMSK 调制解调的硬件实现

AIS 物理层的核心功能就是要对信号进行调制解调,以满足无线信道的要求。基于上述 GMSK 调制的技术性能规定,笔者选择了英国 CML(Consumer Microcicuit Limited)公司出品的 CMX589 芯片作为本课题中的 GMSK 基带 Modem。该芯片内含时钟产生与分频、发送波形形成滤波器、接收滤波器、接收定时提取与数据恢复等功能单元,可以用于无线 Modem、FM 数据通信及数据终端等。其基本特性如下[18]:

- (1)、数据传输速率从 4kbps 到 200kbps;
- (2)、符合最小移频键控调制解调方式的全双工或半双工高斯滤波器和数据恢 复单元设计:
 - (3)、可选择的 BT 值: 0.3 或者 0.5:
- (4)、低功耗:

在 3.0V 的工作电压下,最高可达到 20kbps,典型工作电流为 1.5mA;在 5.0V 的工作电压下,最高可达到 64kbps,典型工作电流为 4.0mA;

3.1.1 CMX589 的内部结构框图




图 3.1 CMX589 功能框图

CMX589的内部功能框图如图 3.1 所示。TX、RX 数字接口都是比特串行数据,与 CMX589产生的 TX、RX 数据时钟同步,TX、RX 各自的电源输入允许它们进行半双工的运行,RX 输入的电平可以通过适当的结合片上的 RX 输入放大器和其

他的外部元件组成 AC 和 DC 电平调整电路来实现[19]。

获取,锁定和 RX 数据信号的保持都可以通过由微处理器使用 RX 控制输入来进行电平锁定、侦测和保持,使用方法简单快捷。TX 的 S/N (信噪比)输出端可以得到一个所接收信号的质量值^[20]。

其中,数据率由输入时钟频率与分频比控制信号 ClkDivA、ClkDivB 决定。 其相互关系如表 3.1。时钟分频比的计算公式如下式所示^[21]。

長 3. 1 🖟	数据率和	1时钟频率以及分频比	的关系							
*1	*V _{DD} >=4.5V,external clock		Xtal/Clock Frequency(MHz)							
	-		24.576	8.192	4.9152	4.096	2.4576	2.048		
Inp	outs	Xtal / Clk Freq				12.288/3	12.288/5	6.144/3		
ClkD	ClkD	Data Rate	Data Rate(kbps)							
ivA	ivB	Daia Rate								
0	0	128	192	64	38.4	32	19.2	16		
0	1	256	96	32	19.2	16	9.6	8		
1	0	512	48	16	9.6	8	4.8	4		

数据率=时钟频率/分频比.....(3.1)

 0
 1
 236
 96
 32
 19.2
 16
 9.6
 8

 1
 0
 512
 48
 16
 9.6
 8
 4.8
 4

 1
 1
 1024
 24
 8
 4.8
 4

 在本课题中,所采用的晶振频率为 4. 9152Hz,需要得到的数据率为 9. 6kbps,

3.1.2 CMX589 的芯片引脚及其功能

CMX589 是一款单片同步高速 Modem, 芯片共有 24 个引脚。

按式 3.1, 可知分频比为 512, 因此杳表 2.3 可知 ClkDivA=1, ClkDivB=0。

其中1,2脚为外部晶体振荡器信号输入,为芯片提供时钟信号;3,4脚为设置 CMX589在不同晶体振荡输入时选择信号发送的波特率,由于AIS系统需要9.6kb/s 波特率,该设计选用4.9152MHz晶体,因此3脚(C1kDivA)接+5V的高电平,4脚 (C1kDivB)接地;5脚控制时钟的提取;6脚设置Rx接收电平测量电路处于获取状态;7脚设置Rx时钟提取电路处于获取状态;8脚设置芯片处于省电状态,当处于省电状态时,输出的接收数据和RxS/N处于"0"电平;9脚为芯片内部电路偏置线,该管脚一定需要1个电容耦合到电源(VSS)供应端,且电容安装时应尽量靠近芯片;10脚为接收信号放大器与接收滤波器的反馈端;11脚为GMSK接收信号的输入端,该信号输入到接收信号(Rx)输入放大器;12脚为信号的接地端;13,14脚通过电容连接到信号的地端;15脚设置芯片的BT值,接高电平时,芯片工作于BT=0.5,接低电平时BT=0.3;16脚GMSK发射调制信号输出;17脚发射信号控制端,当设置为

高电平时芯片处于发射状态,低电平时芯片发射电路不输出发射信号,从而控制信号的发射输出:18脚设置芯片发射时处于节省功率状态:19脚发射数据输入端,该端信号来自信号处理器的发射数据输出:20脚接收解调后的接收数据输出端,它必须与接收信号时钟同步;21脚接收信号时钟同步信号输出:22脚发射时钟同步信号输出端;23脚(RxS/N)为接收信号质量指示端,输出逻辑电平指示此时接收信号的强弱;24脚接芯片供电电源(Vcc+5V)。

3.1.3 调制解调器应用电路设计

AIS要求有两个信道(A路和B路)同步工作,因此,在本设计中使用了两片 CMX589芯片,以满足其双信道工作的要求。

设置15脚BT值是由P1.3(A路)控制,在我国的海域中,一般设置BT=0.5。同时,为了能够得到与AIS要求相一致的通信性能,除了设置BT值以外,对13、14脚的DOC1、DOC2外部的电容值做了设计。取C83^CC86为15nF,C81^CC82为471pF。

要使收发电路输出电平满足TTL电平的需要,需要设计收发电平调整电路。在输出调整电路中选用电阻分压提升电路,为了不影响发射输出滤波器的性能,电阻分压提升电路的电阻应选择较大的阻抗,接收电路同样存在输入滤波的需要,因而电阻分压提升电路的电阻R32、R33取4M,R26、R27取1M,使收发电路的直流电平调整到1V左右。在设计时同时还添加了一些可变电阻,以便在调试过程中方便地变化电阻值,满足系统要求。

其中JP10为4端接插件,用于向FM调制解调模块提供经过CMX589调制的发射信号或者从FM调制解调模块获得需要进行GMSK解调的接收信号。JP10的1脚为A路输入信号,2脚为A路输出信号,3脚为B路输入信号,4脚为B路输出信号。

调制解调器的晶振信号是由X3提供的(如图3.4),如上所述,频率为4.9152MHz,同时又通过21脚RXCLK、22脚TXCLK提供给串行协议控制芯片(SCC) Z85C30作为数据接收和发射的时钟。X6除了提供CMX589所要求的晶振外,还为两块Z85C30提供工作时钟,采用DIP8封装的外部晶振后,可以仅用一个晶振就为四块芯片(两片CMX589和两片Z85C30)提供工作时钟。

为了满足AIS系统技术性能要求,振荡器晶体的稳定度应达到10⁻⁷,所有电阻的误差应在±5%,所有电容的选择误差也应在±10%以内。




图3.2 CMX589应用电路




图3.3 4.9152晶振电路

3.1.4 CMX589 应用电路工作波形

3.1.4.1 CMX589 调制波形

通过计算机循环发送数据,通过示波器测出GMSK调制信号波形如图3.4所示,输出波形稳定,信号的幅度达到TTL电平。




图3.4 GMSK调制信号波形

3.1.4.2 发送信号波形与接收信号波形

系统通过GMSK发送电路发送信号,通过另一接收电路接收,收发信号波形如图3.5所示。




图3.5 发送和接收信号波形

3.1.4.3 发送信号波形与发送信号时钟波形

由于发送信号必须同步,以满足发送信号的稳定,因此,发送时钟必须稳定在 9.6kHz,发送信号与发送信号同步时钟波形如图3.6所示。




图3.6 发送信号和发送信号时钟波形

3.1.4.4 接收信号波形与接收信号时钟波形

由于接收信号必须同步,以满足接收信号的稳定,因此,接收时钟必须稳定在 9.6kHz,接收信号与接收信号同步时钟波形如图3.7所示。




图3.7 接收信号和接收信号时钟波形

3.2 AIS 无线数据基带编码及帧结构实现

Z85C30 芯片是 Zilog 公司出品的一款串行通信控制芯片,它可以满足多种串行通信的协议要求,在按照不同的寄存器设定的初始化下,能够灵活的得到各种通信方式。

Z85C30能够将MCU中送出的数据按照HDLC的格式进行打包,包括能够自动完成添加起始标志(0x7E)、结束标志(0x7E),自动进行FCS和自动进行比特填充^[22]。但是为了完成AIS帧结构的组帧,还需要为这个HDLC方式添加训练序列。

在本课题中,笔者采用该芯片实现了AIS所需要的数据链路层的帧结构编码 和解码功能要求。

3.2.1 Z85C30的内部结构

使用这一系列的控制逻辑。

Z85C30 芯片具有两个结构基本相同的信道(信道 A 和信道 B),两个信道相互之间可以同步工作,相互并不干扰。它能够实现 4 种通信方式,包括:内同步模式,外同步模式,异步模式和 SDLC(Simple Data Link Control)模式,其中 SDLC 模式与所需要的 HDLC 模式是一致的[^{23]}。

其单个信道 A 的内部结构如下图 3.5 所示,其中发送 FIFO 是一个串行与并行相互转换的缓冲区,其大小根据型号的不同也不同。NMOS/CMOS 是 1BYTE,而 ESCC 则是 4 个 BYTES^[24]。发送移位寄存器能够在发送过程中完成数据的编码和 CRC 校验码的生成。接收和发送时钟逻辑用于产生发送接收数据的时钟,该时钟可以是调制解调器产生的时钟,这种方式中使用数字锁相环来锁定发送时钟的相位关系,也可以是 785C30 自身的波特率发生器产生的发送时钟^[25]。

调制解调器逻辑用于对控制调制解调的复杂控制,但是在本课题中,并不需要

接收逻辑用于接收数据,其中接收移位寄存器用于将接收数据移位处理,便于能够将串行数据转换为并行数据,在移位的过程中,数据又经过 CRC 校验的解码器。接收得到的数据将存入接收数据 FIFO,而接收数据过程中产生的接收状态,会被存入 SDLC 帧状态 FIFO^[26],以便由控制单元从外部进行读取。接收数据 FIFO 是用于存储 B 信道与 A 信道结构完全一致,芯片有一时钟输入引脚 PCLK,但是该信号并不一定与接收发送时钟有关系,它所输入的信号仅是为了

A通道内部结构 发送逻辑 发送FIFO 发送移位寄存器 NMOS/CMOS. (数据编码及CRC TXDA 1 byte 校验码生成逻辑) ESCC: 4byte 接收和发送时钟逻辑 €TR XCA *RTXCA 彼特率发生 晶体震荡放 数字锁相环 大器 **ÆTSA** ADCDA 调制解调器控制逻辑 4RTSA ►/DTRA//RECA 掺收逻辑 接收状态 接收数据 接收移位密存器 FIFO FIFO **₩XX**DA CRC校验数据解码 SDLC 帧状态FIFO

该芯片能够正常工作,并且为内部的波特率发生器提供时钟基准。

图 3.8 Z85C30 通道 A 内部结构

3.2.2 Z85C30 的基本工作参数设置

Z85C30 的寄存器包括写寄存器和读寄存器两种,其中,读写寄存器各有 15 个,但有些读写寄存器载内部是指向相同的芯片内部地址的,有些则是读写分别指向不同的芯片内部地址,其具体功能请参阅附录中的写寄存器列表和读寄存器列表。

写寄存器主要用于芯片的初始化操作、可以设置芯片的工作模式。与初始化关系比较紧密的寄存器包括 WR4、WR10、WR5、、WR3、WR6、WR7。

WR6 和 WR7 用于同步字符的设定,在同步方式中,WR6 设置同步字符的低字节,而在 SDLC 工作方式下,WR6 用于设定 SDLC 的地址码。在同步方式下,WR7 用于设置同步字节的高字节,而在 SDLC 工作方式下,WR7 则用于设定为 SDLC 的起始标志和结束标志 OX7E。WR6 和 WR7 的关系如下表 3.2 所示。

10.2	.0 ///		14757	<u></u>												
寄存器		WR7								WR6						
BIT 位	D7 D6 D5 D4 D3 D2 D1 D0						DO	D7	D6	D5	D4	D3	D2	D1	DO	
同步方	同步	同步字节高位(视同步方式的不同,						同,	同步字节高位(视同步方式的不同,				ī,			
式		略有差异)									H	各有多	(异			
SDLC	0	1	1	1	1	1	1	0	SDLC 地址码							
方式																

表 3.2 WR6 和 WR7 的关系

控制位 功能描述 设定值 工作方式 D7D6 该两位设定定 *1 时钟 00 义了时钟与数 01 *16 时钟 据率的关系 10 *32 时钟 11 *64 时钟 设定工作方式 8位同步字节方式 D5D4 00 01 16 位同步字节方式 10 SDLC 方式 (01111110 标志) 11 外同步方式 D3D2 停止位选择 00同步方式使能 1位停止位 01 1 又 1/2 位停止位 10 2 位停止位 11 D1 奇偶校验设定 0 奇校验 偶校验 1 DO. 奇偶校验使能 ٥ 停止校验 使能校验 1

WR4 设置工作方式以及与工作方式相关的参数,具体控制字如表 3.3 所示。 表 3.3 WR4 寄存器设定

其中 D7D6 是用来设定时钟与数据率之间的乘积关系的。在同步模式下,内部强制为 "×1 时钟方式"。在选择外同步方式的时候,这两位就不再有效了。在本课题应用中,笔者都选用了内部模式,即 "×1 时钟方式"。

D5D4 用于设定工作方式, Z85C30 的四种工作方式的设定是由这两位控制的,但设定完成后需要其他寄存器配合设定的工作模式来设定值,比如需要WR6、WR7 设定的同步字符的值。

D3、D2 是在异步的时候用于设定停止位的长度,而 D1、D0 则与奇偶校验 有关,用于设定奇偶校验的功能。

WR10 寄存器是用来设置与发射和接收有关系的混合控制的,表 3.4 列出了其每一位的功能,其中 D7-D5、D3 与 AIS 的波形实现关系密切。其他的设置则基本上是 0。

Z85C30 的 CRC 校验使用累加方式,在该 CRC 校验寄存器中存放着 CRC 校验的结果,当一个新的数据比特接收完成后,CRC 校验逻辑就会进行累加,而将更新结果放到 CRC 校验寄存器中。直到接收到结束标志时(数据接收时)或者是没有数据送进发送缓冲区时(数据发送时),CRC 校验的结果才被返回到状态

位(数据接收时),或者开始发送(数据发送时)。而 CRC 校验寄存器的初始值可以有两种选择——全0或者全1。这个初始值就是由 WR10的 D7设定的。根据 AIS协议规定,在本课题中 CRC 校验值是全1的。

控制位	功能描述	设定值	工作方式
D7	CRC 预设值	0/1	CRC 寄存器初始值为
			0/1
D6D5	编码方式选择	00	NRZ 编码
		01	NRZI 编码
		10	FM1 编码
	•	11	FMO 编码
D4	回环使能控制	0/1	禁止/使能
D3	空闲标志控制位	0/1	Flag 标志/Mark 标志
D2	运行时标志	0/1	Flag/Abort
D1	循环模式使能	0/1	禁止/使能
DO	6位/8位同步标志	0/1	8位同步/6位同步

表 3.4 WR10 寄存器设定

D6 和 D5 是用来设定编码方式的, Z85C30 提供的编码方式, 包括: NRZ, NRZI, FM1 和 FM2。它们的波形如图 3.9 所示。




图 3.9 数据编码方式

在 AIS 中,需要使用的是 NRZI 的编码方式,也就是 D6D5 的设定值为 01。

D3 是用于设定空闲状态发送字符的,可以发送全 1 (Mark 标志),也可以发送 0x7e (Flag 标志)。D2 是用于设定数据发送结束时,发送的数据是 0X7e (Flag 标志),还是发送全 1 (Abort 标志)。D0 可以设置同步字符为 6 位或者为 8 位。但在 SDLC 方式下,该比特位设置被忽略。

WR5 和 WR3 分别是用于接收和发射控制,表 3.5 列出了 WR5 中相关的比特位设置。D7 和 D6 是控制发送的字节中有效数据位数的,本系统中,在向 Z85C30 送入数据的时候,都是 8 位数据,因此将 D7 和 D6 设定为有效数据位位数为 8bits。

D4 是标志发送中断的,当发送了一段数据以后,假如想取消本次发射,可以将该 BIT 位设为 1,芯片将不再发送发送缓冲区中的数据,而转为发送全 1 的中断标志。

D3 是用来使能发送,当 D3 设为 1 时,启动发送;当 D3 为 0 时,发送结束。 D2 用于设定 CRC 校验所使用的编码逻辑,有 CRC-16 方式和 SDLC 方式两种,虽然都是 16 位 CRC 校验,当 CRC-16 所使用的校验式为 X¹⁸+X¹²+X⁵+1,SDLC 方式则是 X¹⁸+X¹⁵+X⁴+X²。方式不同,得到的校验值也有差异。本系统中选用了 SDLC 方式 (根据 AIS 协议规定)。

DO 是发送 CRC 校验使能, 当它设为 1 时, 数据发送结束后将发送 CRC 校验码, 而其为 0 时,则数据发送结束后不发送 CRC 校验码。

<u> α ο. ο π</u> κ	5 句仔萮以正		
控制位	功能描述	设定值	工作方式
D6D5	发送字节长度	00	发送 5BITS 数据/字节
	*	01	发送 6BITS 数据/字节
		10	发送 7BITS 数据/字节
		11	发送 8BITS 数据/字节
D4	发送中断标志	0/1	不发送/发送
D3	发送使能标志位	0/1	禁止/使能
D2	CRC 校验编码方式	0/1	CRC-16/SDLC 方式
DO	发送 CRC 校验使能	0/1	CRC 校验禁止/使能

表 3.5 WR5 寄存器设定

WR3 的功能结构与 WR5 基本相似,但它实现的是接收数据的相关功能,其功能列表如下表 3.6。

控制位	功能描述	设定值	工作方式
D7D6	接收字符有效位控	00	接收5字符/字节
	制	01	接收6字符/字节
	i	10	接收7字符/字节
		11	接收8字符/字节
D4	捕捉模式	0/1	禁止/使能
D3	接收 CRC 校验	0/1	禁止/使能
D2	地址自动搜索模式	0/1	禁止/使能
D1	同步字符装载禁止	0/1	禁止/使能
DO	接收使能	0/1	禁止/使能

表 3.6 WR3 寄存器设定

首先 D7D6 的作用与 WR5 的 D6D5 相似,设定从 Z85C30 送出的接收数据中的 有效位数,在本系统中设定为 8bits。

D4 用于设定捕捉模式,捕捉模式就是指在芯片没有接收到起始标志(0x7E)时,芯片将自动捕捉这一起始标志,直到接收到起始标志为止,将自动从捕捉模式跳出,转为正常接收状态。在每一次接收完成后,又会转为捕捉模式。但是在刚刚启动接收时,需要人为设定这一位为捕捉模式,才能启动接收。

D3 位为接收的 CRC 校验使能,也就是对接收数据进不进行 CRC 校验,并将校验结果返回给 CRC 校验结果寄存器。假如没有使能该位,那么校验结果寄存器中的结果并不有效。

D2 位为地址搜索模式设置,它主要用在对 SDLC 中的地址码进行匹配校验,但是在 AIS 中并没有地址码,所以设定它为禁止。

D1 同步字节加载禁止,这一位是设定是否将同步字节送出到数据线 D0²D7。这一位设为允许,那么接收时将首先把同步字节 0x7e 送到数据线上,然后才是数据,接收完成后,也有同步字节 0x7e 送到数据线。

D0 接收使能, 使能芯片的接收逻辑启动接收, 为 0 时禁止接收。

在读寄存器中,与本系统有关系的是 RRO、RR1、RR3。下面将这几个寄存器的值介绍一下。

RRO 是发送和接收缓冲区状态和外部状态寄存器,其中以下表 3.7 中数据位的关系比较大。

数据位	功能描述	功能
D7	中断/结束	接收到的数据是中断状态还是接收完成状态
D6	发送中/发送结束	发送过程进行中还是发送已经结束
D4	同步/捕捉	接收过程处丁同步状态还是捕捉状态
D3	发送缓冲区空	发送缓冲区是否为空
D1	接收字符是否可用	接收缓冲区字符是否可用

表 3.7 寄存器 RRO 数据位

在表 3.7 中,D7 表示接收到的数据是不是完整的,也就是接收到了结束标志或者是结束的同步字符或者是停止位。而 D6 则表示发送过程处于进行中还是发送已经结束了,当发送已经结束时,相应地会将 CRC 校验码和结束标志发送出去。D4 的同步和捕捉则表示了整个接收过程处于同步状态还是捕捉状态,可以用于查询方式的接收。D3 用于查询方式的发送,表示发送缓冲区是否为空。D1 则是表示接收字符是否可用,用于在接收进行过程中,对接收缓冲区的字符是否有效进行查询。

表 3.8 寄存器 RR1 数据位 功能 数据位 功能描述 帧结束标志 表示接收到了帧的结束标志 **D7** 表示接收到的CRC校验码与本地CRC校验结 CRC 校验错误 **D6** 果不符,数据出错 接收溢出标志 表示接收缓冲区数据溢出 **D5** 奇偶校验出错 表示数据奇偶校验出错 **D4**

RR1 是特殊接收状态寄存器,其常用的数据位如表 3.11。

当数据接收完成或者是数据接收过程中出现非正常接收时,可以引起特殊中断,然后从 RR1 中查询中断的类型,决定相应的处理。

RR3 是中断请求类型寄存器,其内部数据结构如下表 3.12 所示。

数据位	中断类型					
D5	A 通道接收中断					
D4	A 通道发射中断					
D3	A 通道外部中断/状态中断					
D2	B通道接收中断					
D1	B通道发送中断					
D0	B 通道外部中断/状态中断					

表 3.9 寄存器 RR3 数据位

在中断接收方式中,该寄存器首先被读取,相应中断位的中断处理完成后,将被复位。

3.2.3 Z85C30 工作方式及初始化设置

Z85C30 的包括四种工作模式,为了能够实现 AIS 协议,需要将 Z85C30 设置成同步方式和 SDLC 工作方式。

3. 2. 3. 1 同步通信方式的设置

同步通信方式中发送的初始化过程如下表 3.10。

在这些设置中,并没有包含 CRC 校验的设定,在本系统同步通信模式的设置过程中,由于不需要使用 CRC 校验,所以不必将 WR5 的 D0 位置 1。

在初始化过程中,要注意 CRC 校验的启动应该放在同步字节已经发送完成之后,也就是说在启动放送之后需要等待一段时间才启动 CRC 校验码的累加功能,否则就会将同步字符也包含进 CRC 校验码的检验过程中。当然在设置 CRC 校验码时,相关参数的设置也很重要,比如 CRC 校验的类型,CRC 校验寄存器的初始值等。

初始化完成后,就可以设置 WR5 启动发送。如上所述,在 WR5 启动发送之

后,首先发送的将是同步字符,然后才是数据段。

表 3.10 同步通信初始化流程

寄存器	BIT 位	描述
WR4	3 (=0)	选择同步方式
ļ	2 (=0)	
	4 (=0)	选择单同步方式(8BIT 同步字符)
	5 (=0)	<u> </u>
	4 (=1)	选择双同步方式(16BIT 同步字符)
1	5 (=0)	
1	4 (=1)	选择外同步方式(需要外同步信号)
	5 (=1)	
Ì	6 (=0)	选择 1*时钟信号模式
}	7 (=0)	
WR6	7~0	同步字符(低字节)
WR7	7~0	同步字符(高字节)
WR10	1	选择同步字符长度

表 3.11 给出了同步通信方式中接收的初始化过程:

表 3.11 同步接收过程初始化

寄存				BI	位				描述
器	D7	D6	D5	D4	D3	D2	D1	DO	
WR4	0	0	0	X	0	0	0	0	选择*1 时钟: 使能同步方
<u> </u>			ļ						式;无奇偶校验;X=0:8位
									同步,X=1: 16 位同步
WR3	R	X	0	1	1	0	0	0	RX=接收字节有效位;无自动
				!					使能,捕获模式,使能 CRC
									校验,无同步字符屏蔽
WR5	D	T	X	0	0	0	R	1	D=DTR 引脚状态; TX=发送字
								1	符有效位: 使用 CRC-16;
									R=/RTS 引脚状态;CRC 校验
ļ									使能
WR6	X	X	X	X	X	X	X	X	同步字符(低字节)
WR7	X	X	X	X	X	X	X	X	同步字符(高字节)
WR10	С	0	0	0	I	0	0	S	C=CRC 预设值; NRZ 数据; I=
									空闲状态标志;
WR3	R	X	0	1	1	0	0	1	使能接收
WR5	D	T	X	0	1	0	R	1	使能发送
WRO	1	0	0	0	0	0	0	0	重置 CRC 发生器

接收的初始化过程其实与发送过程基本相同,但是需要注意设定在捕捉模式上,而且发送过程中对 CRC 校验的考虑,在接收时就不必了,直接重置一下

CRC 发生起就可以了。

3. 2. 3. 2 SDLC 工作方式的设置

表 3.12 SDLC 通信初始化流程

寄存				BIT	位		描述		
器	D7	D6	D5	D4	D3	D2	D1	DO	
WR4	0	0	1	0	0	0	0	0	选择*1 时钟; SDLC 模式; 使能同
									步模式
WR3	R	X	0	1	1	1	0	0	RX=接收字节有效位书; 无自动使
					l				能;捕获模式;接收 CRC 校验使
•									能;地址搜索;无同步字节
WR5	D	T	X	0	0	0	R	1	D=DTR引脚: TX=发送字节有效位;
	'								使用 SDLC CRC; R=/RTS 引脚状态;
								_	CRC 使能
WR7	0	1	1	1	1	1	1	1	SDLC FLAG
WR6	X	X	X	X	X	X	X	X	接收第二个地址
WR10	0	0	0	0	I	0	0	0	CRC 预置为 0; NRZ 编码格式; I=
					ļ 	}			空闲状态
WR3	R	X	0	1	1	1	0	1	使能接收器
WR5	D	T	X	0	1	0	R	1	使能发送器
WRO	1	0	0	0	0	0	0	0	重置 CRC 发生器

该工作方式的设置如表 3.12 所示, 过程相对复杂。

接收器只有当它处于捕捉模式时才能够搜索以便得到同步,在这种方式下接受器在搜索相符的数据流时是空闲状态的。

当接收器侦测到一个相符的标志(0x7e)时,它能够得到同步,而且按照上面的设定,认为下一个字节是地址码。

通过在 RRO 中的同步/捕捉状态位可以知道当前的同步状态,在同步状态发生变化时(不同步与同步,也就是捕捉状态与同步状态),将产生中断。

在本文的 AIS 协议中,并没有地址码,所以设定值与以上稍有不同。但是 基本初始化过程完全一致。

3.2.4 Z85C30 在系统中的应用

由于AIS数据终端在绝大多数时候处于接收状态,为了提高MCU的利用率,接收采用了中断方式。中断驱动方式通过一个Z85C30内部的中断控制器来实现的。 当Z85C30产生中断之后,其通过INT线,向MCU申请中断,然后MCU查询Z85C30的 RR2中断寄存器状态,对产生的中断做出反应。图3.10是其基本处理过程。

而为了能够很好的形成AIS数据包结构,在发送时,使用了查询方式。也就

是不断查询RR2的状态位,然后根据该状态位的情况作出判定。进行操作,这种方式MCU大量的运行时间用于等待上,但是在本文中,为了实现AIS的链路层帧结构,同时考虑到AIS网络终端的发送时间并不是很多(最快1分钟发送3次),因此,在发送过程中,为了保证帧结构的完整,采用了查询方式。如图3.11。

为了能够将训练序列添加到HDLC数据包前,首先将285C30初始化为




图3.10 Z85C30中断处理过程




图3.11 Z85C30实现AIS帧结构

同步方式,在传送两组0x55的数据后,再将Z85C30初始化为HDLC方式,以便发送完整的数据包。由于对Z85C30的初始化过程需要对该芯片进行约50次读写操作,为了能够在同步方式发送的最后一个字节(大约0.83ms)期间完成对Z85C30的HDLC初始化过程,因此对MCU的读写操作速度有一定要求,实验表明,MCU的晶振频率在36MHz时,能够得到图3.12所示的令人满意的帧结构波形,。

图3.12是一组发送数据的波形,为了能够完整纪录波形,所以数据量并不大,发送的数据为{0x30,0x46,0xA3,0xff,0x56},最后还有两个字节的CRC校验码。

其中,A图:训练波形,采用Z85C30的同步模式得到;B图:HDLC波形起始标

志(0x7E),B-G图数据段(注意数据都是从高位首先发送,最后发送低位数据的),G图: HDLC波形结束标志(0x7E)。




图3.12 实验结果波形图

3.3 小结

在本章中,详细描述了AIS系统的硬件部分相关内容,着重GMSK调制解调原理和AIS帧结构以及对采用CMX589时下GMSK调制解调方式与采用Z85C30完成对AIS数据包帧结构的组包和解包作了详尽的描述。并且给出了实验结果的示波器波形图。实验表明,以上的实现方式是完全可行的,符合AIS协议中对物理层的参数要求的。

第四章 AIS 系统软件系统实现与系统容量分析

4.1 AIS 传输层实现

AIS 的链路层有基本与 TCP/IP 协议相类似的链路层功能^[27]。维持链路的顺利运行,其基本功能包括:准确建立链路(接入)和维护链路(在网运行)两个方面^[28]。而这些功能都与 AIS 的运行模式有关。

AIS 有三种主要运行模式,这三种运行模式中,在接入网络时及接入网络后系统要准确接收当前网络时隙、当前 UTC (Universal time coordinated)时间、其他网络终端在下一发射时隙的偏差值等。以便使 AIS 终端能够顺利得到当前系统的相关信息,然后再进一步决定自己的发射时隙。

固定时隙发射(FATDMA)是指终端在固定的时隙发射数据,每次发射的时隙是固定的。任意时隙发射(RATDMA)是指发射所选取的时隙并无规律可寻,基本上是随机发射,增量时隙发射(ITDMA)是指在发射的数据中带有了下一次发射的时隙信息。

在本设计中,开机后,首先进行初始化,初始化结束,其开始登陆 AIS 网络,这个过程其实就是更新目前 AIS 网络信息的过程,当没有接收到信息时,系统保持,接收查询状态。

当接收到第一条 SOTDMA 信息或者得到 GPS 信息时,系统开始进行相位同步 (将时隙的起始位置与系统时隙的起始位置校准)、帧同步(将自己的系统时隙 与网络时隙进行同步)。之后,开始接收一分钟的网络信息,以了解网络目前的 运行状态,然后进入发射阶段。发射阶段所选用的时隙分配算法,是根据 AIS 协议要求的随机选择算法。

另外,由于选择了采用一块专用的串行通信控制芯片 (SCC) Z85C30 来完成组帧和解帧的过程,因此节约了大量的 MCU 时间,以便用于扩展功能,这是软件组帧无法得到的优点之一。

为了能够将处理过程及时返回一些系统信息,在整个设计中,增加了两个对外通信的 RS-232 扩展口:一个用于 GPS 数据的接收以及控制指令接收和返回信息的发送:另一个用于其他数据信息的传送。

本系统设计中还包括了 4 位 LED 显示器键盘部分,可以扩展一些 LED 显示

信息和键盘输入[29]功能。

单片机程序主要是为了完成对网络的接入、网络的协议处理、发射本设备的数据信号、接收 PC 机对本机状态的设置^[30]等等。下面对程序的几个方面进行说明。

4.1.1 AIS 系统主程序




图 4.1 主程序流程图图

4.2 键盘显示扫描程序

主程序主要是对系统进行初始化,包括计时器 1、2、3,以及串行口。更主要的是对 Z85C30 进行初始化:将 Z85C30 初始化为 HDLC 接收方式。后面的键盘、显示扫描程序或者其他轮询程序主要是为了让 MCU 等待各种中断的产生,主要是 INTO 中断和计时器中断。

其中的键盘显示扫描程序流程如图 4.2 所示。

在键盘扫描显示扫描程序中,加入了检测是否有发送消息需要的子程序,目的是为了减少中断处理的时间,将这些大量占用 MCU 的发射程序放到主程序中,而在中断处理中,只做标示。同时也可以将中断的层次减少,符合 MCU 的性能要求。

4.1.2 时钟信号发生器 T2 的程序

定时器 2 是作为 9600Hz 的时钟信号的发生器,产生的波形由 P1.0 输出, 然后还原 TF2 标志, 其输出波形,被 T0 用作计数基准。

4.1.3 计数器 T0 的程序

T0 中断主要是进行时隙的计数,每接收到 256 个 P10 信号,认为时隙前进1,AIS 中将每一分钟分割成 2250 个时隙,那么为了能够与网络中的时隙同步,需要对时隙按照 AIS 的要求,进行计数。

其中,ProcessID 是表示系统处理到那一个环节了。因为从系统起始,到 完全处理完成,需要记录当前系统所处在的处理环节,所以设置了该变量。

TO 的处理过程基本上就是记录整个处理环节的过程,随着 Process ID 的一步步累加,推动着系统一步步处理。在图 4.3 的流程图中,记录了整个处理的过程。

其中 SlotCount 是用来记录目前系统处于的时隙中的位置。每个时隙被分为 256bits, 由 SlotCount 记录。如图 4.2 所示的定时器 2 的流程图所示。

4.1.4 中断 INTO 处理程序

图 4.5 是中断 INTO 处理程序,主要是对 Z85C30 的接收数据进行处理。并根据接收到的数据,进行子程序的调用。

其中,RSTestB()是B路接收中断处理程序,而RSTestA()是A路接收中断处理程序。

两路信号的处理流程基本相同,图 4.6 是 RSTestA()的流程图。

其中,RecOperA()是整个一个消息段接收完成之后,进行处理用的,主要是提取其中所需要的时隙信息以及需要的其他船舶信息。该程序的流程图如图 4.8 所示。而 ReceiveA()则是用来每接收一个字节,就将该字节转存到 RAM 区。该程序的流程图如图 4.7 所示。

图 4.7 中的数组 RSCHAR_A[]是用来存储接收到的数据的,一般接收到的数据在 1024 个字节以内。图 4.7 中的 T2 启动,主要是为了能够在接收到第一个字节的时候就能够将计时器启动,以便取得与 UTC 同步的时隙起止,即帧同步。只有当接收到数据结尾时,才开始信息的处理,既如图 4.8 所示。

图 4.8 中 ReOperAEnable=1 是表示接收处理过程的变量,而 SlotAdjuct_A() 是用于对通信状态信息处理的子程序,其流程图如图 4.9。




图 4.3 TO 处理流程图图





图 4.5 INTO 处理流程图



4.4 定时器2处理流程图




图 4.6 RSTestA() 处理流程图




图 4.9 SlotAdjuct_A()处理流程图

SlotAdjuct_A()程序就是按照消息类型 SOTDMA、ITDMA、RATDMA、FATDMA 进行消息处理。

4.2 AIS 链路容量分析

AIS 网络容量本身是有限的,特别是在海港,每天进出港、停泊的船舶数量大,随着海上航运的不断发展,AIS 网络中的拥塞情况会越来越明显^[31]。研

究 AIS 网络的拥塞控制,对于维护 AIS 网络的稳定、设计完善的 AIS 通信终端 有重要推动作用。

多个目标(船舶)在同一频道上采用时分制进行数据通信时,设允许单个目标发射子帧的时间为 Ts,在覆盖范围内目标数目为 M,单个目标发射信号的周期为 T,则应满足下列关系^[32]:

$$T_s \leq \frac{T}{M} \quad \dots \qquad (4.1)$$

由式 4.1 得:

$$M \leq \frac{T}{T_{\star}} \dots (4.2)$$

由式 4.2 可以看出,在基于自组织时分多址技术的通信系统中,当移动用户发射信号的平均周期为 T,一个子帧的时间长度为 Ts 时,系统内每个信道移动用户的最大数量应该是 T 与 Ts 的比值。

按照 AIS 超帧结构,设一个时隙的时间长度 $T_{s0} = 0.0267$ (秒)。

设一个子帧占有的连续时隙数为 L,则 AIS 发射一个子帧的时间长度 Ts 为:

$$T_s = L \times Ts = 0.0267L \dots (4.3)$$

代入 4.2 式就可以得到,在 AIS 单个信道中,一个超帧可以容纳的通信终端的数量为:

$$M \le \frac{T}{T} = \frac{1}{0.0267L} \times T$$
(4.4)

根据 AIS 技术标准, AIS 发布的信息一次最多只能占用 5 个时隙,即 Lmax=5;而在绝大多数情况下,仅需一个时隙,即 L=1。即在绝大多数情况下,系统容纳的通信终端数量为:

$$M \leq \frac{1}{0.0267} \times T \dots (4.5)$$

根据 AIS 协议中的规定,AIS 通信终端的工作状态共有 7 种,对应的船舶信息更新周期和报告速率如表 4.1 所示,这里的工作状态是指船舶当时的航行状态,航行状态的不同,需要的报告周期不一样,出现状态变化和高速运行的时候,需要的报告周期相对较短,而报告速率(次/min)是报告周期的倒数。

序号	船舶状态	报告周期(T)	报告速率(次/min)
1	抛锚	3min	1/3
2	速度 0~14 海里	12s	5
3	速度 0~14 海里且正在改变航向	4s	15
4	14 海里~23 海里	6s	10
5	14 海里~23 海里且正在改变航向	2s	30
6	速度大于 23 海里	3s	20
$\phantom{00000000000000000000000000000000000$	速度大于23海里且正在改变航向	2s	30

表 4.1 AIS 动态信息更新周期表

将式 4.2 代入上表 4.1 数据后,可以得到:

$$M_{\text{max}} = \frac{T}{T_{\star}} = \frac{T}{0.0267} \dots (4.6)$$

4.2.1 单个类型 AIS 通信终端在网络中时的最大网络容量

当在网络中只有一种运行状态的船舶,网络的容量可以从式 4.6 中得到。 比如: 当网络中全部都是"抛锚"状态的船舶时,此时网络中每台 AIS 通信终端的报告率从表 4.1 可知都是 T=3min (180s) 报告一次。将 T 值代入 4.6 式,

可得:
$$M_{\text{max}} = \frac{180}{0.0267} = 6750$$

类似的,将表 4.1 的数据代入式 4.6,可得各种类型通信终端的在网络中的单信道最大容纳数量如表 4.2 所示。

船舶状态	最大容量
抛锚	6750
速度 0~14 海里	450
速度 0~14 海里且正在改变航向	150
14 海里~23 海里	225
14 海里~23 海里且正在改变航向	75
速度大于 23 海里	112
速度大于 23 海里且正在改变航向	75

表 4.2 AIS 通信终端在网最大容纳数量

表 4.2 所得到的结果是一种单信道系统容量的理论值,由于 AIS 有两个信道,因此,相应的通信容量可以增加一倍,即以上这种状态通信终端在网络中的最大容纳数量应该是 4.2 中数量的 2 倍。

由于误码以及冲突的存在^[33],经过 MATLAB 仿真可知,实际的通信容量大约 只能达到该理论极限的 80%左右^[34]。因此,实际的网络容纳数量应远小于上述 极限值。进而可以认为,在工程计算中该信道的通信容量,应以信道容量的 80% 作为其工程极限。在如下讨论中,可以认为系统允许占用的最大时隙数为:

$$N_{\star} = 2250 \times 80\% = 1800 \dots (4.7)$$

4.2.2 多种 AIS 通信终端在网络中时的最大网络容量

实际的 AIS 网络中是多种状态的船舶的 AIS 通信终端并存的,此时的网络容量计算需要考虑多种状态船舶上 AIS 的发射周期的不同, 因此, 也更加复杂。

根据概率论分析,当计算一定范围内的 AIS 通信终端的数量时,应该满足式 4.8。

$$N = \sum_{i=1}^{7} \frac{60}{Ts} \times M_i$$
 (4.8)

其中,Mi(i=1,2,……,7)为某种状态的通信终端的数量,i=1,2,……,7 代表了7种不同的船舶运行状态; Ts 为通信终端根据表 1 的发射周期,在每个 超帧中应该占用的时间,而 60/Ts 即为通信终端占用的时隙数。N 即为 Mi 个通 信终端每个超帧所占用的时隙数。

那么,若系统正常工作,应该满足的条件为:

$$N \le N_s = 1800 \dots (4.9)$$

可知该系统可容纳的 AIS 船舶总容量为:

$$M = \sum_{i=1}^{7} Mi$$
(4.10)

分情况论述在不同状态下的网络容量。

4. 2. 2. 1 港口周围海面

在港口周围,船舶数量多,并且多是低速船舶和锚泊船^[35]。根据上海港提供的船舶数据统计,各类船舶在系统中所占的百分比如表 4.3。

船舶状态	所占船舶总量百分比
抛锚	63. 15% (<i>C_i</i>)
速度 0~14 海里	21. 05% (C ₂)
速度 0~14 海里且正在改变航向	8. 42% (C3)
14 海里~23 海里	4. 21% (C ₄)
14 海里~23 海里且正在改变航向	1. 05% (<i>C₅</i>)
速度大于 23 海里	1.06% (C ₆)

表 4.3 各类船舶在系统中的统计百分比

速度大于23海里且正在改变航向

1.06% (C₇)

根据 4.8 式,设船舶总量为 X。则

$$\sum_{H}^{7} C_{f} X \times \frac{60}{Ts} = C_{f} X \times \frac{1}{3} + C_{f} X \times 5 + C_{f} X \times 15$$

$$+ C_{f} X \times 10 + C_{f} X \times 30 + C_{f} X \times 20 + C_{f} X \times 30$$
(4. 11)

将表 4.3 中 C₁-C₇的值代入式 (11), 可以得到结果:

$$N = 3.792X \dots (4.12)$$

将式 4.12 带入式 4.9 中, 得到:

$$3.792X \le 1800 \dots (4.13)$$

$$X \le 475 \dots (4.14)$$

即 AIS 系统的单信道在该种状态下最大容量为 475 个通信终端。当然,上述推算是按照高峰时段的平均值所得到的,由于船舶状态比例的不同,这个容量值略有差别。由于 AIS 有两个信道,因此,相应的通信容量可以增加一倍,即 475×2=950。

4.2.2.2 非港口海面

在非港口海面时,海面船舶以高速航行的船舶为主,因此,系统容量与上述分析不同。其在系统中所占百分比,可以假设如下表 4.4 所示。

表 4.4 各类船舶在系统中的统计百分比

船舶状态	所占船舶总量百分比
抛锚	1. 02% (C _i)
速度 0~14 海里	10. 38% (C ₂)
速度 0~14 海里且正在改变航向	2. 03% (C ₃)
14 海里~23 海里	20. 56% (C ₄)
14海里~23海里且正在改变航向	4. 23% (C ₅)
速度大于 23 海里	58. 78% (C ₆)
速度大于23海里且止在改变航向	3.00% (C ₇)

将表 4.4 中的数据代入式 4.11, 可以得到结果:

$$N = 21.4798X$$
....(4. 15)

将式 4.15 带入式 4.9 中,得到:

$$\frac{21.4798X \le 1800}{X < 83.803} \tag{4. 16}$$

在这种状态下, AIS 系统单信道的最大容量为83个通信终端。由于AIS 有两个信道, 因此, 相应的通信容量可以增加一倍, 即83×2=166。

4.2.3 AIS 网络容量变化情况

由上述两种状态下的系统不同的极限容量,进而可以推论出系统容量的两种极限状态,即:

1、系统容量极大值

AIS 系统网络中全部船舶的运行状态是"抛锚"。

此时的系统理论极限容量由表 4.2 可知为 6750×2=13500 台通信终端。

而工程极限容量为: 13500×80%=10800。

2、系统容量极小值

AIS 系统网络中全部船舶的运行状态是"14海里²³海里且正在改变航向"或者"速度大于23海里且正在改变航向"。

此时的系统理论极限容量由表 4.2 可知为 75×2=150 台通信终端。

而工程极限容量为: 150×80%=120。

综合以上分析,可得系统容量在港口附近的过渡过程如图 4.10 所示。




图 4.10 AIS 网络容量变化分析表

图 4.10 描述了在不同的海域,AIS 网络容量的变化趋势,在一般海面上,高速船舶比较多,容量比较少(207,166);当海域中都是高速船舶时,系统容量达到极小值(150,120);在港口附近海域时,一般的网络极限容量比较大(1187,980);当港口附近全部是停泊状态的船舶时,系统容量达到极大值(13500,10800)。其中,括号中的数据,前一个是其理论极限值,后一个是工程极限值。

4.3 AIS 数据链拥塞控制方法

根据第 4.2 节的分析,可以知道 AIS 网络的极限容量一般为数百台 AIS 设

备,而在世界上的一些繁忙港口中,很有可能在短时间内达到甚至超过这个容量,这个时候,就出现了链路拥塞的情况。这个时候,就需要一种可行的链路 拥塞控制方法,以便网络能够维持稳定的工作状态。

在实际工程实践中,一般采用两种方式进行 AIS 的链路拥塞控制:

一是通信终端有意时隙复用:二是采用指定报告速度的办法解决阻塞。

4.3.1 通信终端有意时隙复用

这种方法是在本终端 GPS 位置可用的情况下使用的。基本思路是选用已经被别人使用,但使用者距离本终端距离较远的通信终端的时隙。

在选择新的时隙发射时,通信终端从其所需选择间隔(SI)中的备选时隙组中进行选择。若备选时隙组少于4个时隙,台站就可以有意复用可用的时隙,使备选时隙组达到4个时隙。但是不能有意复用不带有无位置信息的移动终端的时隙。因此这样可能会出现备选时隙少于4个的情况。有意复用的时隙应该从选择间隔中最远的移动终端中选择。除非基站位于本终端120海里以上,否则不应使用分配的时隙或者基站占用的时隙。当一个远方通信终端被有意时隙复用时,在1帧期间,该远方通信终端应从下一次的时隙复用中被排除。

时隙复用提供备选时隙供随机选择。这种方法试图最多增加 4 个备选时隙。 当备选时隙增加到 4 个,备选时隙选择过程完成。若应用上述规则最终找不到 4 个时隙,则应在发送的信息中报告少于 4 个时隙。

复用备选时隙应从规则1开始,按以下规则进行选择(参见图4.11):

规则 1: 在选择频道上可用, 在另一频道上可用。

规则 2: 在选择频道上可用, 在另一频道上空闲。

规则 3: 在两个信道上可用。

规则 4: 在选择频道上空闲,在另一频道上不可用②。

规则 5: 在选择频道上可用, 在另一频道上不可用²。

在第①种"可用"情况下,是指一个使用自组织时分复用或者增量时分复用算法的移动通信终端或者是 120 海里以外的采用固定时隙算法或者电文 4 得到的基站保留时隙。

在第②种情况下,是指 120 海里以内的采用固定时隙算法或者电文 4 的基站保留时隙或者是没有位置报告的移动台信息。

图 4.11 是适用以上规则的一个例子。




图 4.11 规则示例

图 4.11 中的选择间隔(SI)供有 12 个备选时隙,时隙中的字符代表该时隙的状态(如表 4.5)。

现在考虑从专用于频道 A 选择间隔中有意复用一个时隙,那么从频道 A 和 B 两个频道的选择间隔中时隙应用的当前状况看,选择有意复用的时隙应按如 图 4.12 所示的优先级。

表 4.5 示例符号列表

符号	意义
F	自由时间段
I	内部分配(被本终端分配,未被使用)
E	外部分配(被本终端附近的另一个移动终端分配)
В	由距本终端 120 海里以内的基站分配
T	已 3min 以上未曾被接收的其他正在使用的移动终端
D	由最远的移动终端分配
X	不应使用

 优先級最高
 优先級最低

 NO.1
 NO.2
 NO.5
 NO.6
 NO.3
 NO.4
 NO.7
 NO.8

图 4.12 有意复用时隙优先级

在这里,不应该使用第9,10,11及12号时隙的组合,理由是:

No. 9: 违反相邻时隙规则

No. 10: 违反相邻频道规则

No. 11: 违反相邻时隙规则

No. 12: 违反基站规则

在链路拥塞的情况下,完整的时隙选择流程图如图 4.13 所示。

该流程图描述了当系统后备时隙不满 4 个可选时隙时,所采用的时隙选取方式,从第一条规则开始逐条应用规则,直至找到一个可以被复用的时隙为止。




图 4.13 链路拥塞时时隙选择规则流程图

4.3.2 采用指定报告速度的办法解决阻塞

第二种有效解决链路拥塞的方法是由基站指配除 A 类船载 AIS 移动台以外的所有移动站的报告率,以便解决拥塞问题,从而保护 VHF 数据链的正常运行。而为了解决 A 类船载 AIS 移动台的拥塞问题,基站可以使用时隙指配将 A 类船载 AIS 移动台使用的时隙更改到固定时分复用方式保留的时隙。

该方法是由基站作为主控制台,而将其他所有的移动台作为其控制对象的一种调控方式,调控方法相对比较简单,将所有需要设定的移动台由基站发送控制消息,由移动站台在接收到控制信号后,按照基站的指定,以指配工作模式来进行数据的发送。^[36]这种方法的核心算法是在基站,既可以由基站按照一定的算法,对整个时隙进行随机分配,也可以由基站通过控制台人为分配时隙,各移动台在基站分配给自己的时隙内发射数据。

当移动台接收到"指配模式命令"电文 16 时,台站应分配规定的时隙,并 开始在这些时隙上进行发射。台站应按零时隙时限和零时隙偏置,在自主分配 的时隙上连续发射,直至这些时隙从发射时隙表上消失为止。按照零时隙时限 和零时隙偏置发射,表示这是在该时隙上的最后一次发射,在该时隙间隔(SI) 中不再进行分配。

4.3.3 两种方式的比较

以上两种方式,都是用于在拥塞情况下的链路拥塞控制。但是第二种方式,在算法上,主要是在基站端所实现的,对于设计 AIS 移动终端的要求并不是很多,移动台没有主动性,前一种方式,则对 AIS 移动终端的要求相对较多,需要更多的分析处理,但移动台具有更多的自主性,在无基站或者基站信号不稳定的海域有更多的作用。所以在上述分析中,着重论述了第一种方式的内容,

而在笔者设计的 AIS 移动终端中,也主要以实现了第一种拥塞控制方式,来实现对 AIS 拥塞情况的处理。

4.4 小结

本节首先介绍了本课题中 AIS 终端软件系统的设计策略,给出了软件流程图,然后推算了 AIS 网络的系统通信终端的最大容量,并给出了系统极限容量的变化规律。讨论了 AIS 网络容量在饱和状态下可能出现的拥塞问题,给出了在网络饱和的情况下,避免网络瘫痪的方法和时隙复用的规则,并举例说明了该规则的应用方式,给出了程序流程图。

第五章 系统外部接口与 GPS 信号在 AIS 中的作用

5.1 单片机 RS-232 接口电路的硬件设计

AIS 系统本身并不是一个独立的系统,它应该与外界有一定的接口,以便于系统扩展,而且还可以用于与 PC 机之间的通信。在本系统中所有的扩展接口都是使用 RS-232 接口,但是使用了两种不同的实现方式,本节着重介绍了这两种实现方式。

5.1.1 RS-232 与 TTL 电平转换

单片机内部的电信号是范围在 0V (数字 0) 和 5V (数字 1) 的 TTL 电平信号,这种信号一般只用于 1 米范围内的传输。

而 RS-232 标准是一种适于数据传输速率在 0²00000b/s 范围内信号的通信规程,其对串行通信接口的有关问题,如信号线功能、电气特性都作了明确规定。

其常用的 DB-9 接口定义如下图 5.1 所示[37]。




图 5.1 常用的 9 针 RS-232 连接器

DB-9 有 9 条 RS-232 线,可分为三部分:数据线(TD、RD)、控制线(RTS、CTS、DSR、CD、DTR、RI)、地信号线(SG)。

一般只需要连接数据线(TD和RD)和地信号线(SG)即可,但是要注意使用的接口有两种:公口(针形口)和母口(孔形口)。

在电气特性、逻辑电平和各种信号线的功能上所做的规定如下:

在 TxD 和 RxD 上:逻辑 1 (MARK) =-3V~-15V;逻辑 0 (SPACE) =+3~+15V。

在 RTS、CTS、DSR、DTR 和 DCD 等控制线上:信号有效(接通,ON 状态,正电压)=+3V~+15V。

信号无效(断开, OFF 状态, 负电压) =-3V~-15V。

可见,在 TTL 电平和 RS-232 电平之间的电平并不是完全一样的,因此,需要进行这两个电平的转换,在本课题中,选用了 MAX232 芯片^[36]作为转换芯片,将单片机系统中的 TTL 电平和 RS-232 接口电平进行相互转换。电路图如图 5.2 所示。




图5.2 MAX232接口电平转换芯片

5.1.2 RS-232 帧结构的两种实现方式

在本课题中所采用的 MCU 自身带有了一个串口^[39],但是由于本设计需要保留一定数量的外部接口,所以需要留有一定外部 RS-232 接口,在这里对两种串口实现方式作一点说明。一种是单片机自带串口的实现,另一种则是使用 Z85C30 作为串口通信控制芯片的扩展 RS-232 接口方法。

5.1.2.1 利用单片机自带串口

本课题所采用的是 Winbond 的 W77E58 型芯片^[40],单片机本身带有一组 RS-232 接口,如下图 5.3 所示。




图 5.3 MCU 上的串口

MCU 上的 10 号脚是 RXD, 也就是 RS-232 接口中接收端脚: 11 号脚是 TXD,

也就是 RS-232 接口中的发送端脚。这两个端脚都可以触发 MCU 内部的串口通信 中断,对于串口的中断处理程序如下。




图 5.4 串行口中断处理程序

数据处理子程序主要是按照接收到的数据类型进行不同的变量设定。

5.1.2.2 利用 Z85C30 实现 RS-232 帧结构

在本系统中,也使用了另一种扩展RS232接口的方式。利用Z85C30实现RS-232 帧结构主要是利用Z85C30的异步通信模式。在该模式下,Z85C30每接收到8bits 就会产生一个中断,由MCU将Z85C30种的数据读取出来。

表 5.1 是 Z85C30 异步通信方式的初始化过程。

寄存器	BIT位	描述
WR9	D6D7	硬件或者是信道复位
WR4	D2D3	选择异步模式和停止BIT位数
	DOD1	选择奇偶校验
	D6D7	选择时钟模式
WR3	D6D7	选择每个字节接收位的数目
	D5	选择自动使能模式
WR5	D5D6	选择发送字节的有效位树木
	D1	选择调制解调器控制

表 5.1 异步通信初始化流程

在上述初始化过程以前,其他寄存器应该已经按照硬件电路的设计,比如时钟、I/O方式等等,设置完成。之后经过上述初始化过程后,将 WR5 的 D3 位设置为 1 以启动发送,将 WR3 的 D0 位设置为 1 以启动接收。

在系统设计中,扩展的通信接口模块主要就是用于提供外部通信用的接口, 其由一个Z85C30芯片和一个MAX232接口芯片实现。提供了两个D型九针的接口,

以及一个TTL电平的接口。




图5.5 扩展通信模块中的285C30

在该模块中Z85C30芯片与接收发射模块中的芯片连接基本相同,但是A路只有数据线,没有接收发射时钟连接线,因此,只能进行同步传输,A路数据线通过MAX232的接口线为该系统提供了一个RS232接口,而B路数据线和控制线,则全部被外接到接口上,留待以后作为系统扩充用,为系统保留了一个TTL的外部通信连接。

该芯片可以提供两路RS232接口,在这里,11脚和12脚直接连接到MCU的RXD和TXD,提供一路RS232接口。这一接口主要用于控制数据以及向PC机返回数据时使用。

另一路9脚和10脚连到该模块中的Z85C30上,可以提供另一个RS232接口,该接口主要用于对GPS信号的接收和发送。

RS232的接口均使用D型9针接口,适合普通RS232接口的要求,所以系统的外部扩展模块只要带有RS-232接口就可以接入系统。

5.2 PC 机上串口的系统控制软件

本课题系统中串口的外部通信功能中一个重要的功能就是与 PC 机进行通信,以便反馈系统的相关数据。PC 机上的程序是在 Visual C++6.0^[41]下设计和

检验通过的^[42]。程序主要是通过对单片机和 PC 机之间数据的编解码^[43]来实现对单片机系统的控制的。设计本身是以便于调试为主。

PC 机上的程序主要是为了配合单片机上的程序运行,所以,当参数设定 完成后就通过 RS-232 接口向单片机系统发送指令。指令到达单片机后,由单片 机接收程序进行解码,并按照设定的参数进行系统运行状态的调整。也就是说,PC 机的程序实际上就是一个信息源,主要是为了弥补单片机上显示不够及时和 全面而设计的。

但是,由于向 PC 机上传或者从 PC 机下载数据,总是要占用 MCU 的工作, 所以上传和下载的数据量不敢太大,以最少的数据量以便于调试和程序分析。

5.2.1 通信数据格式

PC 机与单片机通信的数据结构如下图 5.6 所示。

起始标示 ('!')	信息头(标明信息 类型)	信息段长度(标明后 面的信息段的长度)	信息段	结束标志('.')

图 5.6 PC 机与单片机通信数据结构

表 5.2 PC 机控制消息类型列表

信息头	信息长度	信息段内容	功能描述
0x01	根据信息段内	航标名称的 6BIT 编码序	航标名称
	容长度而定	列	
0x02	Ox0A	GPS 是否存在: 1BYTE	GPS 数据相关
}		GPS 设备的类型(真实/	
		虚拟):1BYTE	
		经度设定值: 28BITS	
		纬度设定值: 27BITS	
0x05	0x04	MMSI	MMSI 号码
0x06	0x01	发射频率间隔分钟数	发射频率
0x07	0x06	航标类型(1BYTE)	航标相关设定
		位置精度(1BYTE)	•
		尺寸/位置基准(32BITS)	
0x20	0x00	无	设备暂时停止工作
0x30	0x00	无	立即发送(不考虑时隙)
0x40	0x00	无	仅启动发送
0x50	0x00	无	立即发送(最近可用时
			隙)
0x55	0x00	无	立即发送 (考虑时隙)
0x70	0x00	无	仅启动发送 (连续发送)
0x80	0x00		取消(重新启动设备)

其中,起始标示("!")和结束标示(".")都是以相应的 ASC 码值来由单片机进行消息类型识别的。

具体的 PC 机对单片机控制用的消息类型,如表 5.2 所示。

单片机反馈回 PC 机的程序相对较少,主要是一些系统运行的信息,比如系统当前时隙。具体如下表 5.3 所示。

信息头	信息长度	信息段内容	功能描述
0x01	0x05	系统时隙: 2BYTES	返回系统
ļ	;	处于时隙内 BIT 位: 1BYTE	相关信息
		消息排序号	

其中,系统时隙是指系统在反馈该消息时的系统时隙,而"处于时隙内 BIT 位"是指将每一个时隙均分为 256 个 BITS 之后,发射消息所处于的 BITS 位,是为了能够校验时隙同步时,是否取得同步而设定的。消息排序号是为了确认发送和接收消息是完全一致而设定的。比如发送的是第 10 号消息,然后接收的,也能找到 10 号消息,然后就是观察这两个消息是否能够取得同步。

5. 2. 2 PC 机工作界面

PC 机上的软件功能相对主要用于对单片机系统的调试与设定。

使用前,请在 PC 机与单片机之间连接 RS-232 连接线, 然后设置 PC 机软件中的控制端口,如图 5.7 所示。




图 5.7 端口设定

设定完成后,就可以进行对系统的控制,主要控制项目如下。




图 5.8 基本信息设定

A、基本信息设定

如图 5.8 所示,在该界面,可以设定航标名称、本站 MMSI 号码以及发射频率,可以单项设定,也可以点击"发送以上全部",以一次性完成三项设置。

B、GPRS 相关设定



图 5.9 GPS 相关设定 (a)

在该界面上可以设定 GPS 相关的信息,首先是 "GPS 设备设定",可以设定为配备 GPS 设备,也可以设定为无 GPS 设备,默认状态是无 GPS 设备的。在选择"配备 GPS 设备"后,如图 5.10 所示。




图 5.10 GPS 相关设定(b)

可以选择 PC 机模拟 GPS, 也可以选择实体机。所谓实体机,也就是真实的 GPS 接收装置。选择"PC 机模拟 GPS"后,会出现如图 5.11 所示的对话框。




图 5.11 GPS 发送设定

在该页面上设置完起始发送时间,以及当前的经纬度后就可以启动发送, 然后 PC 机将会按照 GPS 消息的消息格式向单片机发送消息。

如选择"实体机(测试)",那么将出现如下对话框(图 5.12),系统将向单片机发送控制命令,单片机将尝试接收 GPS 信号,假如接收到了,那么将会返回成功的消息框,否则,就返回测试失败的信息框。




图 5.12 测试 GPS

C、其他设定

如图 5.13 所示,是用来设定包括"航标类型"、"位置精度"、"尺度/位置基准"的窗口,设定完成后,点击发送命令即可完成整个对这些项目的设定。




图 5.13 其他设定

D、基本调试




图 5.14 基本调试

在该窗口上可以完成对系统的基本调试功能,包括"设备暂时停止工作"、"立即发送(不考虑时隙)"、"立即发送(最近时隙)"、"立即发送(最近可用时隙)"、"仅启动接收"、"仅启动发送(连续发送)"以及"取消(重新启动设备)"七项功能,这些功能,主要是用于调试用的。

E、数据接收




图 5.15 接收窗口

在窗口的右边是接收窗口,其中上半个文本窗是二进制文本显示区,它会将没有处理过的消息直接反馈并显示出来。而下半个文本框是系统运行消息的显示文本框,它会将系统反馈回来的消息经过处理后,以提示的形式显示出来。

窗口右下侧是几个接收功能按键:

- "清除记录"将把所有接收窗口的数据清除:
- "暂停"将会把所有的显示数据停止更新;
- "通信口设定"则是出现如图 5.7 所示的对话框:
- "关闭"将会退出程序。

5.3 全球定位系统 (GPS) 在系统中的应用

本课题系统中的串口的外部通信功能中另一个重要的功能就是接收GPS信号的数据。

导航卫星定时测距全球定位系统(Navigation Satellite Timing And Ranging Global Positioning System, 简称GPS) 是美国国防部于1973年12月批准研制的巨型空间项目。

GPS 系统就是利用电磁波的传播时间来定位的。在一个空间坐标系中,如图 5.16 所示,有 3 颗卫星,每一颗卫星在相同的时刻发射电磁波,电磁波以卫星为球心,向空间球形辐射。如果用户能计算出每一颗卫星发射的电磁波到达用户的

传播时间, 记为 t_1 , t_2 , t_3 , 即可得到每一颗卫星到用户的距离, 记为 r_1 , r_2 , r_3 。




图 5.16 GPS 测距原理示意图

当已知每一颗卫星的空间坐标,记为:

$$W_1(x_1, y_1, z_1)$$
,

$$W_2(x_2, y_2, z_2)$$
,

$$W_3(x_3, v_3, z_3)$$
.

用户的坐标记为:

$$W(x_0, v_0, z_0)$$

则有:

$$r_{1} = \sqrt{(x_{1} - x_{0})^{2} + (y_{1} - y_{0})^{2} + (z_{1} - z_{0})^{2}}$$

$$r_{2} = \sqrt{(x_{2} - x_{0})^{2} + (y_{2} - y_{0})^{2} + (z_{2} - z_{0})^{2}} \dots (5.1)$$

$$r_{3} = \sqrt{(x_{3} - x_{0})^{2} + (y_{3} - y_{0})^{2} + (z_{3} - z_{0})^{2}}$$

解方程式5.1即求得坐标值W(x₀, y₀, z₀)。

精确计算W(xo, yo, zo)的关键在于建立笛卡尔坐标系和准确定时。

在GPS系统中,采用了一种称做地心地球固连(ECEF)的随地球而旋转的坐标系。该坐标系的原点选在地心。XY平面与赤道面重合,X轴指向0经度,Y轴指向东经90度,Z轴指向地理北极^[44]。

由于GPS用户所需要的结果,一般是经度纬度及海拔值。在求得空间坐标值后,还需要把结果转换为地球上的经纬度和海拔高度值。为此,需要建立标准的地球模型,GPS系统采用了美国国防部建立的标准地球模型(WGS-84)^[46]。该模型中平行于赤道的横截面为圆,此圆半径为6378137千米,垂直于赤道的横截面为椭圆,其短轴取为63567523.142千米。经过计算可用W(x0, x1, x2)表示纬度Φ,经度Δ

和高度h。

整个GPS系统有3部分组成:卫星星座,地面控制/监控网络和用户接收设备。

在本设计中所选用的 GPS 设备是型号为 ZYM-GM11-5U 型的 GPS 接收机,该设备使用了最先进的 GPS 接收芯片,包含一个高速 ARM CPU,能够支持用户在多种应用中使用。其能够同步跟踪 12 颗卫星的信号,还具有防水设计。重要的性能参数如下:

- (1) 允许 12 颗卫星同步跟踪。
- (2) 更新数据率: 每隔1秒。
- (3) 启动速度 (平均值): 热启动 8 秒; 温启动 38 秒; 冷启动 48 秒。
- (4)、位置精度: 位置<10m;速度 0.1m/sec;更新时长 1 秒同步 GPS 时间。
- (5)、动态状况: 高度最大 18,000m; 速度最大 515m/sec (1000 节); 加速度最大 4G。
- (6)、接口:双通道 TTL 电平,可选波特率: 4800bits/s(定义值)、9600 bits/s、19200 bits/s、38400 bits/s。符合 NMEA0183 (3.01 版本)的 ASCII 输出。
- 5.3.1 NMEA-0183 通信标准格式

5.3.1.1 NEMA-0183 格式定义

NMEA-0183 标准是 NMEA(美国国家海事电子协会)于 1983 年制定的。这一标准在兼容 NMEA-0180 和 NMEA-0182 标准的基础上增加了 GPS、罗经方位系统等多种设备的接口和通讯协议定义,同时标准还允许一些特定设备制造商对其设备通信自行定义协议^[46]。由于 NMEA-0183 标准的通用性和灵活性,因而在全世界得到广泛的应用。

NMEA-0183格式数据串的所有字符均为ASCII码,数据传输以"语句"方式进行,每个语句均以"\$"开头,紧接着是"会话ID"和三个字母的"语句ID", 其后是数据体,数据字段以逗号间隔,语句末尾为checksum(可选),以回车换行结束,每行语句最多包含82个字符(包括回车换行和"\$"符号)。

5.3.1.2 NEMA-0183 标准在 GPS 方面的应用

NEMA-0183标准应用于GPS方面时,数据串以"\$GP"开头。应用较多的语句包括表5.4所示。

表5.4 NEMA-0183常用语句

NMEA语句	描述
GPGGA	全球定位系统定位数据
GPGLL	地理位置(经度、纬度)
GPGSA	GNSS DOP和可用卫星
GPGSV	视野内的GNSS卫星
GPRMC	推荐最小化详细GNSS数据
GPVTG	经过地面的速度
GPZDA	数据和时间

在本课题应用中,使用较多的是"GPGGA"语句和"GPRMC"语句。这两个语句的结构如下面的GPS接收数据所示。

例如:

1、CPGGA语句:

\$GPGGA, 161229.487, 3723.2475, N, 12158.3416, W, 1, 07, 1.0, 9.0, M,,,,0000*18 表5.5 GGA 数据格式

数据段名称	描述	单位	描述
消息ID	\$GPGGA		GGA协议头
UTC时间	161229. 487		HHmmss. sss ^[注1]
纬度	3723. 2475		ddmm. mmmm ^(†£2)
北纬/南纬指示符	N		N=北纬,S=南纬
经度	12158. 3416		dddmmm. mmmm ^(†E2)
东经/西经指示符	W		E=东经, W=西经
定点是否可靠指示符	1		见表5.6
可用卫星数量	07		范围在0-12
HDOP	1.0		水平精度损耗
MSL 海拔	9. 0	米	
单位	М	*	
大地水平面距离		米	
单位	М	*	
差分校正时差		秒	当差分GPS ^[47] 未被
			使用时为空
差分参考卫星编号	0000		
校验和	*18		II.

其中, "定点位置是否可靠指示符"有下表5.6所示的一些值,以及其相应 代表的意义。

2、GPRMC语句:

\$GPRMC, 161229. 487, A, 3723. 2475, N, 12158. 3416, W, O. 13, 309. 62, 120598, ,*10

其各部分的意义如下表5.7所示。

表5.6 定位信息指示符意义

值	描述
0	定位不可用或者有缺陷
1	GPS SPS模式定位可用
2	差分GPS, SPS模式定位可用
3	GPS PPS模式定位可用

表5.7 GGA 数据格式

数据段名称	描述	单位	描述
消息ID	\$GPRMC		RMC协议头
UTC时间	161229. 487		HHmmss.sss ^[注1]
状态	Α		A=数据可用,
			V=数据不可用
纬度	3723. 2475		ddmm. mmmm ^[#2]
北纬/南纬指示符	N		N=北纬,S=南纬
经度	12158. 3416		d ddmmm. mmmm ^[注2]
东经/西经指示符	W		E=东经,W=西经
对地速度	0. 13	节	
对地角度	309. 62	度	真值
日期	120598		ddmmyy ^[223]
磁极变化角度	02.6	度	
东向/西向指示符	W		E=东向, ₩=西向
校验和	*10		

[注1]: HI表示是"时"数据段, mm表示是"分"数据段, ss. sss表示是"秒"数据段

[注2]: dd利ddd表示"度"数据段, mm. mmm表示"分"数据段。

[注3]: vv是"年"数据段, mm是"月"数据段, dd是"日"数据段。

5.3.2 AIS 中 GPS 的作用

AIS中的GPS数据有两方面的作用:

- 1、AIS网络提供准确的帧起始时间。由于AIS的一帧以UTC时间中的每一分钟的起始作为其帧的起始,所以为了网络能够顺利运行,就要求网络中的UTC时间统一而且误差极小。而使用GPS提供的UTC时间^[40],是能够得到UTC时间的,最快捷也最稳定的方式^[40]。
- 2、提供当前配备了AIS船舶的位置信息。即当前AIS设备所在GPS定位信息,然后AIS将这些GPS定位信息打包在将要发送的数据中,发送到AIS网络中,供其他船舶参考,并更新其海图。可以有效的避免船舶碰撞。

AIS的消息包中,包含GPS数据的消息ID主要如表5.8所示。

X3.0 C = 0.0 3 X M 13 17 M				
电文ID	名称	说明		
1, 2, 3	位置报告	位置报告(A类船载移动设备)		
4	基站报告	基站位置,UTC,日期,基站时隙数		
9	标准搜救 (SAR) 飞机	仅指SAR作业的机载设备的位置报		
_	位置报告	告		
17	DGNSS广播二进制电文	由基站提供的DGNSS校正量		
18	标准B类设备位置报告	用B类船载移动设备标准位置报告		
19	扩展B类设备位置报告	B类船载移动设备扩展位置报告;含		
		有附加静态信息		
21	航标报告	航标位置与状态报告		

表5.8 包含GPS数据的消息

以上消息大约占到 AIS 网络中总的数据量的 92%,可见 GPS 数据在 AIS 网络中起着十分重要的作用。

5.3.3 软件 GPS 数据读取设计

GPS 模块以 9600 波特的速率不断地串行向外输出数据。其中,有用的 UTC 时间、经纬度及海拔高度信息就包含在其中。单片机的任务就是从中选出有用信息并更新当前的系统时间、定位信息,维持与 GPS 系统的时间一致性。由于 GGA 一组数据包含了 UTC 时间、经纬度及海拔高度的内容, 所以只要找到该组信息就可以从中得到有用信息。软件流程图如图 5.17 所示。由于 UTC 时间信息、经纬度信息和海拔高度信息在 GGA 信息组中占据固定的位置,因此当找到 GGA 信息组的起始位后,就很容易读出经纬度和海拔高度的值。其过程为:

- (1) 找到"\$"了吗?找到了,读下三位数据。
- (2)GGA 的ASCII码之和是OCFH。其它信息组的标识位的ASCII码之和都不是OCFH,据此可判断是否是GGA信息组。
- (3) 找到GGA标识后, 把以下的信息全部按序存储。
- (4) 从第0位起到12位止都是UTC时间的值。按序读出并更新系统相应的系统时间。
- (5) 从第13位起到36位止都是经纬度的值。按序读出并更新系统相应的位置信息。




图5.17 GPS数据读取程序流程图

5.4 小结

本章首先介绍了本系统所使用的外部接口——RS232 接口的基本设计,然后介绍了应用外部接口的两个重要系统组成部分——PC 机上的系统控制软件和GPS 信号在 AIS 系统中的作用。将系统的扩展接口部分的功能较为全面地进行了论述,并且给给出了PC 机上的调试程序界面以及GPS 数据读取的程序流程图。在系统实验中,以上的功能都得到了很好的应用,能够满足系统设计的要求。

第六章 可靠性设计与故障诊断

本章主要分析了在系统设计过程中,积累的对于系统的可靠性设计与故障诊断的一些想法与思路。

6.1 系统可靠性设计

6.1.1 系统硬件可靠性设计

系统在原理图设计完成后,进行了 PCB 布版,并且完成了实物的调试。由于现实环境中,存在着大量的干扰,所以采取了一定的措施,避免各种干扰的影响。主要采取了以下一些措施:

1、抑制干扰源

抑制干扰源就是尽可能地减少干扰源的 du/dt, di/dt。也就是降低干扰源电压电流的过快变化。这是抗干扰设计中最优先考虑和最重要的原则,常常会起到事半功倍的效果。减少干扰源的 du/dt 主要是通过在干扰源两端并联电容来实现。减少干扰源的 di/dt 则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。

抑制干扰源的常用措施如下:

- (1)、电路板上每个 IC 并接一个 0.01Uf[~]0.1uF 高频电容,以减少 IC 对电源的 影响。注意高频电容的布线,连线应靠近电源端并尽可能短,否则等于增大了 电容的等效串联电阻,会影响滤波效果;
 - (2)、布线时避免 90 度折线, 减少高频噪声发射;
- (3)、可控硅两端并接 RC 抑制电路,减小可控硅产生的噪声(这个噪声严重时可能会把可控硅击穿)。

2、切断干扰传播路径

按干扰的传播路径可分为传导干扰和辐射干扰两类。所谓传导干扰是指通过导线传播到敏感器件的干扰。高频干扰噪声和有用信号的频带不同,可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播,有时也可加隔离光偶来解决。电源噪声的危害最大,要特别注意处理。

所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。一般的解决方法 是增加于扰源与敏感器件的距离,用地线把它们隔离和在敏感器件上加屏蔽罩。 切断干扰传播路径的常用措施如下:

- (1)、充分考虑电源对单片机的影响。电源做得好,整个电路的抗干扰就解决了一大半。许多单片机对电源噪声很敏感,要给单片机电源加滤波电路组成 π 形滤波电路。当然条件要求不高时也可用 100Ω 电阻代替磁珠。
- (2)、注意晶振布线。晶振与单片机引脚尽量靠近,用地线把时钟区隔离起来,晶振外壳接地并固定^[50]。
- (3)、电路板合理分区,如强、弱信号,数字、模拟信号。尽可能把干扰源(如电机、继电器)与敏感元件(如单片机)远离^[51]。
- (4)、用地线把数字区与模拟区隔离。数字地与模拟地要分离,最后在一点接于电源地。A/D、D/A 芯片布线也以此为原则。
- (5)、单片机 I/O 口、电源线、电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器、屏蔽罩,可显著提高电路的抗干扰性能。
- 3、提高敏感器件的抗干扰性能

提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声的拾取,以及从不正常状态尽快恢复的方法^[52]。

提高敏感器件抗干扰性能的常用措施如下:

- (1)、布线时尽量减少回路环的面积,以降低感应噪声。
- (2)、布线时,电源线和地线要尽量粗。除减小压降外,更重要的是降低耦合 噪声。
- (3)、对于单片机闲置的 I/0 口,不要悬空,要接地或接电源。其他 IC 的闲置端在不改变系统逻辑的情况下接地或接电源。
 - (4)、对单片机使用电源监控以及看门狗。
- (5)、在速度满足要求的前提下,尽量降低单片机的晶振和选用低速数字电路。
- (6)、IC 器件尽量直接焊在电路板上, 少用 IC 座。

4、其他常用抗干扰措施

- (1)、采用集成直流稳压电源:因为有过流、过压、过热等保护。
- (2)、通讯线用双绞线:排除平行互感。
- (3)、外壳接大地:解决人身安全及防外界电磁场干扰。

- (4)、加复位电压检测电路: 防止复位不充分 CPU 就工作,尤其有 EEPROM 的器件,复位不充分会改变 EEPROM 的内容^[55]。
- (5)、印刷版工艺抗干扰:
 - ①电源线加粗,合理走线、接地,三总线分开以减少互感振荡:
- ②CPU、RAM、ROM 等主芯片, VCC 和 GND 之间接电解电容及瓷片电容, 去掉高、低频干扰信号。
 - ③独立系统结构,减少接插件与连线,提高可靠性,减少故障率。
- ④集成块与插座接触可靠,用双簧插座,最好集成块直接焊在印刷板上,防止期间接触不良故障。

6.1.2 系统软件可靠性设计

在单片机抗干扰设计中,硬件抗干扰与软件抗干扰是相辅相成的,采用软件抗干扰的优点有:不需要增加设备,可靠性高、稳定性好、功能多样、使用灵活,具有许多硬件抗干扰不具备的优点。软件抗干扰的本质,是利用编程技术来抵消干扰的影响。即当干扰使系统出现一定的运行性故障时,能够依靠系统内驻的程序保持系统连续正确地执行其程序和输入输出的功能。因此,软件抗干扰过程实质上是一个干扰容错的过程。

在工程实践中,采用的几种常用的软件抗干扰技术包括:

1、指令冗余

CPU 取指令过程是先取操作码,再取操作数。区别某个数据是操作码还是操作数,完全由取指顺序决定。CPU 复位后,首先取指令的操作码,然后顺序取出操作数。当一条完整指令执行完后,紧接着取下一条指令的操作码,操作数。这些操作时序完全由程序计数器 PC 控制,因此,当 PC 受干扰出现错误,程序便脱离正常轨道,出现"乱飞",出现操作数数值改变及将操作数当作操作码的错误。当程序"乱飞"到某个单字节指令上时,便自己自动纳入正轨;当"乱飞"到某双字节指令,若取指令时刻落在操作数上,误将操作数当作操作码,程序将出错。若"飞"到了三字节指令,出错几率更大。在关键地方认为插入一些单字节指令,或将有效单字节指令重写称为指令冗余。通常是在双字节指令和三字节指令后插入两个字节以上的 NOP。这样即使乱飞程序飞到操作数上,由于空操作指令 NOP 的存在,避免了后面的指令被当作操作数执行,程

序自动纳入正轨。此外,对系统流向起重要作用的指令如 RET、RETI、LCALL、LJMP、JC 等指令之前插入两条 NOP,也可将乱飞程序纳入正轨,确保这些重要指令的执行。^[64]

2、拦截技术

所谓拦截,是指将乱飞的程序引向指定的位置,再进行出错处理。通常用 软件陷阱来拦截乱飞的程序。因此先要合理设计陷阱,其次要将陷阱安排在适 当的位置。

(1)、软件陷阱的设计

软件系统中通常有一些未使用的中断区和未使用的 EPROM 区,非 EPROM 芯片空间以及中断服务区等,当乱飞程序进入这些区域时,冗余指令便无法起作用。通过软件陷阱,拦截乱飞程序,填充空操作指令并周期性写入一条引导指令强行将程序引向一个指定的地址,在那里有一段专门对程序出错处理的程序,以便引导程序进入正常的运行状态^[65]。软件陷阱是指用来将捕获的乱飞程序引向复位入口地址 0000H 的指令。通常在 EPROM 中非程序区填入以下指令作为软件陷阱:

NOP

NOP

LTMP 0000H

其机器码为 0000020000。

(2) 陷阱的安排

通常在程序中未使用的 EPROM 空间填 0000020000。最后一条应填入 020000, 当乱飞程序落入到此区,即可自动入轨。在用户程序区各模块之间的空余单元 也可填入陷阱指令。当使用的中断因干扰而开放时,在对应的中断服务程序中 设置软件陷阱,能及时捕获错误的中断。如某应用系统虽未用到外部中断 1, 外部中断 1 的中断服务程序可为如下形式:

NOP

NOP

RETI

返回指令可用"RETI",也可用"LJMP 0000H"。如果故障诊断程序与系统自动恢复程序的设计可靠、完善,用"LJMP 0000H"作返回指令可直接进入故障诊断程序,尽早地处理故障并恢复程序的运行。考虑到程序存储器的容量,软件陷阱一般 1K 空间有 2-3 个就可以进行有效拦截。

3、软件"看门狗"技术

若失控的程序进入"死循环",通常采用"看门狗"技术使程序脱离"死循环"。通过不断检测程序循环运行时间,若发现程序循环时间超过最大循环时间,则认为系统陷入"死循环",需进行出错处理。"看门狗"技术可由硬件实现,也可由软件实现。在工业应用中,严重的干扰有时会破坏中断方式控制字,关闭中断。则系统无法定时"喂狗",硬件看门狗电路失效。而软件看门狗可有效地解决这类问题。

在实际应用中,一个比较切实可行的方法是可以采用环形中断监视系统:用定时器 T0 监视定时器 T1,用定时器 T1 监视主程序,主程序监视定时器 T0。采用这种环形结构的软件"看门狗"具有良好的抗干扰性能,大大提高了系统可靠性。对于需经常使用 T1 定时器进行串口通讯的测控系统,则定时器 T1 不能进行中断,可改由串口中断进行监控。这种软件"看门狗"监视原理是:在主程序、T0 中断服务程序、T1 中断服务程序中各设一运行观测变量,假设为M_Watch、T0_Watch、T1_Watch,主程序每循环一次,M_Watch 加 1,同样 T0、T1 中断服务程序执行一次,T0_Watch、T1_Watch 加 1。在 T0 中断服务程序中超过检测 T1_Watch 的变化情况判定 T1 运行是否正常,在 T1 中断服务程序中检测 M_Watch 的变化情况判定主程序是否正常运行,在主程序中通过检测 T0_Watch 的变化情况判定主程序是否正常运行,在主程序中通过检测 T0_Watch 的变化情况判别 T0 是否正常工作。若检测到某观测变量变化不正常,比如应当加 1 而未加 1,则转到出错处理程序作排除故障处理。当然,对程序最大循环周期,定时器 T0 和 T1 定时周期应予以全盘合理考虑。

以上是在本课题中采用的一些比较常见的软件抗干扰策略,在实际应用中, 有效地维护了系统的顺利运行。

6.2 系统故障诊断处理

- 一个经过精心设计的单片机控制系统在设计完成后,难免还是会出现故障,如何迅速地找到和排除系统出现的故障,是一个需要经验和策略的问题。笔者在本课题进行过程中得到的另一个基本方法和思路:
- (1) 当系统出现故障时,应立即关机,并将其撤离可能对其造成影响的环境;
- (2)首先对系统进行静态检查,从外观上检测系统内有无异常现象:有无断线、碰线、虚焊:有无元器件过热;有无烧焦的怪味等;
- (3)、然后对切换下来的系统进行加电检查,用万用表测 CPU、EPROM 和其他芯片的电源引线是否符合要求,RESET 信号能否正常产生;
- (4)、用示波器观察 CPU 的时钟信号源是否正常, P0、P1、P2 和 P3 端口上是 否有信号, 必要时也可更换一片新的 CPU 芯片;
- (5)、用数字逻辑笔对逻辑信号和各控制信号进行追踪,判断驱动门和逻辑门 电路的工作是否正常;
- (6)、对 EPROM 进行加电检查,读出和累加其中的信号,并把累加和同已存储的累加和进行比较。若两者相同,则 EPROM 中的程序和数据是正确的; 否则就要对 EPROM 进行程序和数据的重写;
- (7)、采用前述的故障诊断方法对系统各部分进行逐级和逐段的检查,找出并排除所有故障。

以上方法在对课题系统调试中,十分有效,能够快速的查出并且排除故障, 所以总结下来以供大家参考。

6.3 关于抗干扰技术的结论

在工程实践中通常都是几种抗干扰方法并用,互相补充完善,才能取得较好的抗干扰效果。从根本上来说,硬件抗干扰是主动的,而软件抗干扰是被动的。细致周到地分析干扰源,硬件与软件抗干扰相结合,完善系统监控程序,设计一稳定可靠的单片机系统是完全可行的。但软件抗干扰在于"抗",而不在于"拒"。此外,它抗持续强干扰的效果并不理想。因此,它并不能取代硬件抗干扰。硬件抗干扰在于"拒",即把干扰"拒"于系统之外,使系统免受干扰的影响,达到稳定运行的目的。但是,硬件抗干扰措施无论如何完善,彻底消除

干扰是不可能的。只有同时采用硬件和软件相结合的办法,才能取得最佳的抗 干扰效果。

第七章 总结与展望

7.1 总结

船舶自动识别系统(AIS)是一种新型的助航系统及设备。AIS 的正确使用有助于加强海上生命安全、提高航行的安全性和效率。AIS 技术在国外已经发展成熟,国内也正在开始对 AIS 协议以及相关产品的研究和开发。考虑到 AIS 对航行及海事管理的影响和重要性,我国应该加强对 AIS 的研究和开发工作,以便满足我们国家海运事业的迅猛发展。

本文中,所使用的 MCU 结合其他协处理器芯片所实现的系统具有成本低廉、系统利用率高,功能完善的特点,是通过对 AIS 协议的深入研究之后所设计的行之有效的实现方式,对于推动国内对 AIS 设备的研究,生产价格低廉的国产设备是一次有意的实践。

在本课题的研究过程中,以开放互连结构(OSI)的层次模型为主线,以实现各层的协议功能为主要目标。本人的主要工作集中在以下几个方面;

- 1、AIS 物理层和数据链路层的实现。包括 GMSK 数字调制方式的实现和串行数据通信的实现。介绍了本课题中如何选用 GMSK 调制解调器芯片 CMX589 实现 AIS 所要求的 GMSK 调制解调的。对 AIS 协议规定的比特流编码方式做了详细的说明,提出了采用 Z85C30 作为本系统链路层编解码实现的解决方案。
- 2、AIS 的协议实现。设计了完善的 AIS 软件系统,实现了对 AIS 完整数据 类型的处理,使设备能够在 AIS 网络中成功接入并连续运行。实现了对 AIS 网 络运行模式的控制,使其能够在自组织发射状态、固定时隙发射状态、任意时 隙发射状态和指配发射状态之间相互顺利转换。
- 3、提出了 AIS 网络容量的变化趋势,给出了 AIS 网络拥塞的控制策略。 对 AIS 网络的网络容量变化趋势作了分析,论述了如何在拥塞情况下,保持网络的顺利运行,给出了两种切实可行的方法,并且在课题中得到了应用。
- 4、系统可靠性设计和故障诊断。通过本课题,详细描述了在本单片机控制 系统可能出现的各种干扰的解决方法,提出了硬件抗干扰的一些行之有效的措施,对软件抗干扰的几种方法进行了探讨,给出了解决单片机系统故障诊断的

思路和方法。

在本课题进行过程中,笔者熟悉了单片机、PC 机之间的接口技术,不仅对单片机的硬件设计有了很深刻的理解,而且对于单片机的软件程序编制方法有了自己的体会和总结。对于系统调试过程中遇到的诸如时钟频率、同步、地址译码之类的细节性问题都通过思考、查书以及请教导师和同学,问题都得以解决。发现问题和解决问题的过程中,知识随之增长,专业技能有了很大的提高。这是本论文带给作者的最大收获。

7.2 展望

本课题设计的 AIS 无线传输系统是针对 AIS 物理层通信的数字部分进行的 研究,其后续部分就是模拟通信,也就是将上述 GMSK 基带信号进行调频,然后送发射机发射。

随着单片机以及外围接口芯片不断更新换代,本论文所设计的系统性能必然会越来越好,成本也会越来越低。对于现在的设计系统,我们还需要在 AIS 网络中进行调试和研究,才能够了解自己的设计是否符合 AIS 标准的要求,并且进一步完善自己的设计。

采用软件无线电技术和 FPGA、DSP 联合处理的技术是现代通信技术的一个方向,同样地,采用上述技术实现 AIS 协议,也是我们的一个研究方向,在技术和成本都能够接受的条件下,采用新的技术,能够得到更好的调制解调效果,同样也能够得到更多的应用空间。因此,作为技术发展的方向,在以后对该系统的研究过程中,适时采用新的技术,是我们的发展方向之一。

参考文献

- [1]. El-Asmar,M.;Design and realization of a RF Transceiver for marine identification system[C].In:IEEE.Electrical and Computer Engineering, 2004. Canadian Conference.

 May 2004:535-538
- 【2】. 陆林生. AIS-海事通信和导航的里程碑[J], 上海造船, 2003 年; 第 1 期:52-54
- 【3】. 张京娟 陈实如 郝燕玲. 船舶自动识别系统的研究[J], 中国航海, 2002 年; 第 4 期 总第 53 期:57-63
- [4] . Tetreault,B.J.;Use of the Automatic Identification System(AIS) for maritime domain awareness(MDA)[C].In:MTS/IEEE.OCEANS,2005,Proceedings of MTS/IEEE.17-23. U.S.:IEEE, Sept.2005:1590-1594 Vol.2
- 【5】. 郑道昌 周江华 刘桂云. AIS 的主要功能及其使用技术分析[J], *航海技术*, 2002 年; 第 1 期: 32-33
- 【6】. 张树京.通信系统原理[M].北京:中国铁道出版社,1992.5:200
- [71]. Borowski, J.; Feher, K.; Nonobvious Correlation Properties of Quadrature GMSK, A Modulation Technique Adopted Worldwide [J], Broadcasting, IEEE Transactions on Volume 41, Issue 2, June 1995 Page(s):69-75
- [8]. Al-Dhahir,N;Saulnier,G; A High-Performance Reduced-Complexity GMSK Demodulator[J], Communications, IEEE Transactions on Volume 46, Issue 11, Nov. 1998 Page(s):1409 1412
- [19] . Zhi Ding;Ge Li.;Single-Channel Blind Equalization for GSM Cellular Systems[J], Selected Areas in Communications, IEEE Journal on Volume 16, Issue 8, Oct. 1998 Page(s):1493 - 1505
- [10]. Gee L.Lui; Kuang Tsai Zhong Ye.Sam Dolinar and Kenneth Andrews. Coded Performance of a Quaternary GMSK Communication System[C]. In: Military Communications Conference, 2003, MILCOM 2003. IEEE Volume1, 13-16 Oct. 2003: 36-40
- [11] . Jie Wu; Saulnier, G.J.; A Two-Stage MSK-Type Detector for Low-BT GMSK Signals [J].

 Vehicular Technology, IEEE Transactions on Volume 52, Issue 4, July 2003

- Page(s):1166-1173
- 【12】. 彭国祥. 典型船用 MSK 调制解调的组成和工作原理分析[J], 世界海运, 2004 年;第 27 卷:46-48
- 【13】. 罗来源 肖先赐. 基于线性近似的 GMSK 信号调制[J], *信号处理*, 2002 年; 第 18 卷第 4 期: 363-365
- [14]. RECOMMENDATION ITU-R M.1371 TECHNICAL CHARACTERISTICS FOR A UNIVERSAL SHIP BORNE AUTOMATIC IDENTIFICATION SYSTEM USING TIME DIVISION MULTIPLE ACCESS IN THE VHF MARITIME MOBILE BAND.1998[S].1998
- 【15】. 蔡秀珍. 高级数据链路控制 (HDLC) 协议[J], 福建电脑, 2005 年; 第7期: 35-36
- [16] . Radiocommunication Study Group 8.DRAFT REVISION RECOMMENDATION ITU-R M.1371,ITU[S].2001
- [17]. JOONG S.MA.; On the Impact of HDLC Zero Insertion and Deletion on Link Utilization and Reliability[J], Communications, IEEE Transactions on [legacy, pre-1988] Volume 30, Issue 2, Feb 1982 Page(s):375-381
- [18]. Consumer Microcircuits Limited.CMX589 GMSK Modem[M].CML Microcircuits,

 April 2002
- 【19】. 包雄关 庞宪良. 船载 AIS 中 GMSK 基带调制解调的实现[J], 浙江海洋学院学报(自然科学版), 2005 年;24(1):54-76
- 【20】. Wickert,M.A.;Sward,W.S.;Limiter Discriminator-Detected GMSK with FM and GMSK Interference in a Land Mobile Channel[J].Communications, IEEE Transactions on Volume 47,Issue 11, Nov.1999 Page(s):1693-1700
- 【21】. 陈朝阳 邵哲平 郑佳春. AIS 通信系统设计及调制器实现[J], 中国航海, 2003 年; 第2期总第55期:65-69
- 【22】. 任续渊. 基于 Z85C30 的多协议串行通信设计[J], 单片机与嵌入式系统应用, 2003; 第 10 期:34-66
- [23] Zilog. SCC/ESCC User's Manual.[M]. Canada:Zilog.Inc,2001:93-102
- 【24】. 谢谦、吴波、安建平, 串行通信控制器 Z85C30 及其应用[J], 电讯技术, 2001 年; 第

6期:71-74

- [25] Funk,G;Message Error Detecting Properties of HDLC Protocols[J].Communications, IEEE Transactions on [legacy, pre-1988]Volume 30, Issue 1, Part 1, Jan 1982 Page(s):252-257
- 【26】. Yuanlin Lu,Zhigong Wang,Lufeng Qiao, Bin Huang. Design and Implementation of Multi-channel High Speed HDLC Data Processor[C].In: Communications, Circuits and Systems and West Sino Expositions, IEEE 2002 International Conference on Volume 2, 29 June-1 July 2002 Page(s):1471 - 1475 vol.2
- 【27】. Transport layer security over Stream Control Transmission protocol[S].Internet Request For Comments(RFC)3436,December 2002.
- [28] Caro, A.L., Jr.; Amer, P.D.; Stewart, R.R. Transmissions Layer Multihoming for Fault Tolerance in FCS Networks[C].In: Military Communications Conference, 2003.
 MILCOM 2003. IEEE, Volume 2, 13-16 Oct. 2003 Page(s):949 953 Vol.2
- 【29】. 胡汉才. 单片机原理及系统设计[M]. 北京: 清华大学出版社. 2002 年 1 月
- 【30】. 马忠梅. 单片机的 C 语言应用程序设计[M]. 北京: 北京航空航天大学出版社. 1999 年
- [31] . Shwu-Jing Chang. Vessel identification and monitoring systems for maritime security [C]. In: IEEE. Security Technology,2003.Proceedings,IEEE 37th Annual 2003 International Carnahan Conference on 14-16.U.S.:IEEE, Oct.2003:66-70
- 【32】. 郑佳春. 船舶航行信息自动收发系统[C]. 见:中国航海学会通信导航专业委员会编. 大连海事大学校庆暨中国高等航海教育 90 周年论文集(船舶导航分册). 大连: 大连海事大学出版社, 1999. 181-186 页
- 【33】. 王飞舟. 自动识别系统 (AIS) 性能综合评价[J], 中国航海, 2001 年; 第 1 期: 14-17 页
- 【34】. 张宇. 通用自动识别系统的 SOTDMA 通信模型初探[J], *航海工程*, 2003 年; 第 6 期:41-43 页
- [35]. Chang,S,J.Development and analysis of AIS applications as an efficient tool for vessel traffic service[C].In:MTS/IEEE.OCEANS'04.MTS/IEEE TECHNO-OCEAN'04

- Volume 4.U.S.:IEEE, 2004: 2249-2253 Vol.4
- [36]. Yang Zeng;Imazu, H. Algorithm for Cooperative Collision Avoidance through Communication with Automatic Identification System[C].In:IEEE.Computation Intelligence for Modelling, Control and Automation, 2005 and International Conference on Intelligent Agents, Web Technologies and Internet Commerce, Internationa Conference on Volume 1 28-30.U.S.:IEEE, Nov. 2005:1084-1088
- 【37】. 胡剑凌 徐盛. 数字信号处理系统的应用和设计[M]. 上海: 上海交通大学出版社, 2004 年
- [38]. Maxim Integrated Producs.Maxim +5V-Powered, Multichannel RS-232 Drivers/
 Receivers[M].USA: Maxim Integrated Producs,2000
- 【39】. 马中梅. 单片机的 C 语言应用程序设计[M]. 北京: 北京航空航天大学出版社,1999年
- [40]. Winbond Electronics Corp.W77E58 8bit microcontroller[M].Taipei: Winbond Electronics Corp ,July 13,2001
- 【41】, 侯俊杰, 深入浅出 MFC[M], 武汉: 华中科技大学出版社, 2001 年
- 【42】. [美]David J. Kruglinski 著 潘爱民 王国印译. VC++6. 0 技术内幕 [M]. 第四版. 北京:清华大学出版社, 1999 年
- 【43】. 程文斌 王一行. MicrosoftC/C++和 Visual C++/C 库函数和 MFC 库类详解[M]. 北京, 北京航空航天大学出版社, 1995 年
- [44]. Siebert,G.;The impact of expected satellite availability on global positioning system(GPS) accuracy[C].In:Satellite Systems for Mobile Communications and Navigation, 1988., Fourth International Conference on 17-19 Oct 1988 Page(s):178-180
- [45] Yavasoglu, H.; Tari, E.; Sahin, M.; Karaman, H.; Erden, T.; Bilgi, S.; Erdogan, S.; Applications of Global Positioning System (GPS) in Geodynamics: With Three Examples From Trukey [C]. In: Recent Advances in Space Technologies, 2005. RAST 2005. Proceedings of 2nd International Conference on 9-11 June 2005 Page (s): 385-389
- 【46】. 何香玲 郑钢. GPS 通信的 NEMA 协议及定位数据的提取[J], 计算机应用与软件, 2004 年 12 月, 21 (12):121-122

- [47] Wilson, T.C., Jr.; Barth, J.A.; Pierce, S.D.; Kosro, P.M.; Waldorf, B.W.; A Lagrangian drifter with inexpensive wide area differential GPS positioning [C]. In: OCEANS '96.

 MTS/IEEE. Prospects for the 21st Century'. Conference Proceedings Volume 2, 23-26
 Sept. 1996 Page(s):851-856 vol.2
- [48]. Lewandowski, W.; Azoubib, J.; Klepczynski, W.J.; GPS: Primary Tool for Time

 Transfer[J]. Proceedings of the IEEE Volume 87, Issue 1, Jan. 1999 Page(s):163-172
- [49] . Jefferson, D.C.; Lichten, S.M.; Young, L.E.; A Test of precision GPS clock synchronization [C]. In: Frequency Control Symposium, 1996. 50th., Proceedings of the 1996 IEEE International. 5-7 June 1996 Page(s): 1206-1210
- 【50】. 吴秀清 周荷琴. 微型计算机原理与接口技术[M]. 合肥: 中国科学技术大学出版社, 2001年: 375-377
- 【51】. 梁海珊. 抗电磁干扰 (EMI) 技术[J], *杭州电子工业学院学报*, 2002, 22 (3):59-62
- 【52】. 刘光斌 刘冬. 单片机系统实用抗干扰技术[M]. 北京:人民邮电出版社,2003年:1-4
- 【53】. 刘光斌 姚志成. 单片机系统实用抗干扰技术[M]. 北京: 人民邮电出版社, 2003 年: 5-7
- [54] . Zhu,H,Patick Hall.P.;May.J.;Software Unit Test Coverage and Adequacy[C].In: ACM Computing Surveys,1997,29(4)
- [55]. Phyllis, G.F, etc; Evaluation Testing Methods by Delivered Reliability [J]. IEEE,

 Transactions on Software Engineering, 1998, 24(8):586-601

作者在攻读硕士学位期间公开发表的论文

- 【1】.AIS.网络数据链路容量分析及拥塞解决方法[J]. (计算机测量与控制) 北京:(已录用)
- 【2】.基于 Z85C30 芯片的 AIS 协议帧结构实现[J].《中国航海》上海:中国航海协会(已 · 录用)

申请专利: 【1】.微处理器的片上动态跟踪方法 专利申请号: 200610030754.7

作者在攻读硕士学位期间所作的项目

- 【1】. 上海大学、上海海英信息有限公司: AIS 协议分析与系统实现
- 【2】. 上海市科委自然科学基金项目: 机器视觉及其芯片实现研究(02DJ14034)

致 谢

本文是在导师胡越黎副教授的悉心指导和关怀下完成的。整个论文的完成凝聚了导师大量的心血和智慧。导师严谨治学的态度和平易近人、悔人不倦的工作作风给我留下了深刻的印象,特别是导师孜孜不倦、精益求精的科学钻研精神深深地触动了我,并将使我终生受益。在此,谨向胡老师致以深深的敬意和由衷的感谢。

作者还要感谢韩小白老师、感谢他在生活和学习中对我的支持。感谢师妹 计慧杰硕士、刘颖硕士,因为她们和作者分担了该课题的部分工作,使我能够 克服研究中遇到的困难,找到正确的途径。


感谢我的父母,他们在生活上给予我很大的支持和鼓励,是他们给予我努力学习的信心和力量。

同时衷心感谢 317 实验室的全体师兄师姐、师弟师妹们,大家共同营造了 友好、融洽的学习氛围,使作者心情愉悦,在良好的环境中完成了硕士期间的 研究工作!


最后,感谢所有关心我、支持我和帮助过我的同学、朋友、老师和亲人。 在这里,我仅用一句话来表明我无法言语的心情:感谢你们!

同样感谢即将评审本文的各位专家、教授!


附 录




附图 1 系统顶层图




附图 2 处理与控制模块电路图




附图 3 接收和发送模块电路图



附图 4 扩展通信模块电路图



附图 5 显示、打印及键盘模块电路图



附图 6 AIS 系统 PCB 版图

附表 1 CMX589 外部引脚说明

引脚	信号	类型	描述
1	XTALN	输出	片上时钟晶振输出
2	XTAL	输入	片上时钟信号的输入。时钟晶振或者是外部时钟输
			入
3	ClkDivA	输入	时钟分频比控制信号输入
4	ClkDivB	输入	同上
5	RxHoldN	输入	接收电平检测与定时提取 PLL 工作状态控制。若
			RxHoldN=0, PLL 反馈环断开,时钟处于非锁相状态
			或电平检测充电电容断开,使输出处于保持状态;
! 			若 RxHoldN=1,则进入搜索与跟踪状态。
6	RxDCacq	输入	接收电平检测状态控制。若 RxDCacq=0, 处于保持
į			」或慢速跟踪状态;若 RxCacq=1,则处于快速跟踪或
			搜索状态。
7	PLLacq	输入	定时提取 PLL 控制。PLLacq=0,为非锁相状态或者
		44.2	窄带工作状态: PLLacq=1, 为中带或搜索状态。
8	RxPS	输入	接收电路电源控制。RxPS=1,接收电路(除RxClock)
			进入待用状态,RxData和Rx S/N 输出变为零。
9	VBIAS		片内偏置电压,等于 1/2V ₁₀ , 应在此端与 V ₁₅ 间接滤
10	D. DD	-	波电容。
10	RxFB	#A 1	接收输入放大器的输出端
11	RxSignal	输入	接收放大器的输入端
12	In Vss	电源	负电源,信号地
13	Doc1	1 电源	接收电平检测电路连接端,通常应接电容到 Vss。
14	Doc2	<u> </u>	按权电子位例电路连接编,通常应接电各到 VSS。 同上
15	BT	输入	枸工
16	TxOut	输出	发送信号输出端
17	TxEnable	输入	发送信号输出允许端。TxEnable=1,输出允许;
11	IXEHADIE	初八	XXEnable=0, TxOut 端经高阻篏至 V _{Blas} 。
18	Tx PS	输入	发送电路电源控制。TxPS=1,发送电路(除TxClock)
10	1 1 1 5	1109/	进入待用状态
19	TxData	输入	发送数据输入,应与 TxClock 同步
20	RxData	输出	接收数据输出,与RxClock 同步
21	RxClock	輸出	接收时钟输出,与数据率同频
22	TxClock	输出	发送时钟输出
23	Rx S/N	輸出	指示接收信号质量的 S/N 输出(逻辑电平)
24	V _{oo}	电源	正电源(+5V)
	1 100	-CIVA	III. GWA C.O.L.

附表 2 Z85C30 写状态寄存器

寄存器	功能描述
WRO	寄存器指针
WR1	发送接收中断使能,WAIT/DMA 命令
WR2	中断矢量
WR3	接收参数和控制模式
WR4	发送和接收模式和参数
WR5	发送参数和控制模式
WR6	同步字符和 SDLC 地址
WR7	同步字符或者 SDLC 标志
WR7'	扩展特性和 FIFO 控制
WR8	发送缓冲区
WR9	主中断控制和重置命令
WR10	混合发送接收控制字符
WR11	接收和发送所用的时钟模式控制
WR12	波特率发生器的低字节
WR13	波特率发生器的高字节
WR14	混合控制字
WR15	外部状态中断使能控制

附表 3 Z85C30 读状态寄存器

寄存器	功能描述
RR0	发送和接收缓冲区状态和外部状态
RR1	特殊接收状态
RR2	修正中断矢量(仅 B 信道),未修正中断矢量(仅 A 信道)
RR3	中断请求(仅A信道)
RR4	发送和接收模式、参数(WR4)
RR5	发送参数和控制模式(WR5)
RR6	SDLC FIFO字节计数器低字节(仅当被使能后)
RR7	SDLC FIFO 字节计数器高字节 (仅当被使能后)
RR8	接收缓冲区
RR9	接收参数和控制模式(WR3)
RR10	混合状态字
RR11	混合发送和接受控制字
RR12	波特率发生器时间常数低字节
RR13	波特率发生器时间常数高字节
RR14	扩展特性和 FIFO 控制 (WR7')
RR15	外部状态中断信息