

Vitis Vision SAD-BM / StereoBM FPGA IP 核与电路数据流


默认源码配置：1920×1080 · XF_8UC1 → XF_16UC1 (Q12.4) · WSIZE=11 · D=32 · PU=32 · NPPC1 · USE_URAM=0 · sweep=1

结构尺度：源码可证 | 器件资源：仓库 U200 报告

a 整核数据流：stereolbm_accel() / HLS DATAFLOW



b xFSADBlockMatching 电路结构 (默认 sweep=1)



c 器件规模与解读边界

源码可精确数出的主要结构

- 预处理 : 2 套 Sobel 3×3 + clip ; 每套 3 行缓存
两套 Sobel 行缓存原始容量合计 92,160 bit
- BM 行缓存 : 339,680 bit ; 滑窗 : 4,664 bit
- 32 路 SAD 主状态 : 6,656 bit
- WTA : 32 输入、31 比较节点、5 级树
- 逻辑像素工作量 : 最多 352 个 abs-diff/列周期

U200 整核实现报告 (不是子模块拆分)

LUT	FF	BRAM	DSP
19,380	20,670	13	7

FHD · NPPC1 · PU=32 · D=32 · 300 MHz → 135 FPS

报告只给出 kernel 总量，无法准确倒推各框的 LUT / BRAM 占用。

不应误读为“精确子模块器件数”

- 数组 bit 容量 ≠ BRAM 块数 ; HLS 会映射到 BRAM / LUTRAM / FF , 也可消除无效状态
- “352 abs-diff/列”是 ll=1 下的逻辑工作量，实体共享、重定时和关键路径以 csynth 为准
- 仓库未随附当前配置的层次化 csynth 报告，所以只能准确标注整核总资源
- minDisparity 虽传入，当前核心实际仅搜索 0...31