


Vitis Vision SGBM FPGA IP 核：电路结构与数据流

源码配置：1920×1080 · XF_8UC1 · NPPC1 · Census 5×5 · D=64 · PU=32 · R=4 · P1/P2=20/40



a 平台与接口口径

默认设备 / 构建行为

L2 默认：PLATFORM=vck190, TARGET=hw_emu

VCK190 分支请求 100 MHz；默认不是实体板运行

L2 allowlist：vck190、u200

U200 分支请求 300 MHz（请求值，不代表已收敛）

AXI：gmem0 左图 · gmem1 右图 · gmem2 输出

控制：AXI4-Lite；内部算法固定 NPPC1

b 源码可确定的结构规模

结构规模（不是综合后的资源分摊）

- 双路 Census：2 × [5×1920×8-bit] BRAM 行缓存
加 2 × 5×5 局部窗口；每路形成 24-bit 描述子
- Hamming：64×24-bit 右图历史；32 路并行，2 批/像素
- SGM：32 PU × 4 path 完全展开；每候选执行 min4/惩罚/累加
- 路径 BRAM 原始状态：365.625 KiB (Lr + Lr_min)
- WTA：32 输入最小树，遍历两批得到 8-bit disparity

HLS 可能共享、重定时或映射逻辑；结构数 ≠ LUT/DSP 实例数。

c 仓库给出的总核估算

仓库 API 文档：整核资源估算

LUT	FF	BRAM_18K	DSP48E
19,102	11,856	205	141

条件：FHD · 5×5 · D=64 · PU=32 · 1 pixel/clock · 200 MHz

性能估计：42 ms/frame (约 23.8 FPS)

注意：文档未注明目标 FPGA/工具版本，也没有各子模块资源分摊。