

- Unidade de Ensino: 3
- Competência da Unidade: Aprofundar o conhecimento sobre base numéricas e representações de dados
 Resumo: Nesta unidade será apresentado as
- Resumo: Nesta unidade será apresentado as representações das linguagens incluindo como o computador se comunica em sua linguagem de máquina.
- Palavras-chave: Sistemas numéricos; ciclo de instruções, pipeline; Linguagem Assembly.
 Título da Tele aula: Bases numéricas, Representação dos
- Título da Tele aula: Bases numéricas, Representação dos dados e instruções e Instruções de máquinas
- Tele aula nº: 03

Contextualização

O principal objetivo é conhecer e compreender os conceitos e desenvolvimentos históricos de arquitetura e organização de computadores, assim como a estrutura de computadores.

Para isso, serão apresentados todos os conceitos relacionados à representação binária de informação, a composição de outras representações relacionadas ao sistema binário e a classificação de números binários.

Após apresentar os números binários, também serão abordados os números octais e hexadecimais, bem como as conversões de base entre todos estes diferentes sistemas de numeração.

Todo este conhecimento será necessário para que seja possível projetar instruções de máquinas, que nada mais são do que um



Fonte: Shutterstock

Contextualização

conjunto de números binários que será o coração do processador que iremos projetar mais adiante e as linguagens de máquina e montagem (Assembly) para projetar as instruções.

Curioso para saber como? Vamos descobrir juntos!



Easte: Shuttersto

Conceitos

Sistemas numéricos: conceitos, simbologia e representação de base numérica



Sua missão

A sua primeira tarefa é fazer conversões e validações.

Considere que você faz parte de um time de desenvolvimento de hardware de uma empresa X que necessita de uma verificação em sua arquitetura.

Após adquirir o conhecimento desta seção, você é a pessoa indicada para realizar os testes necessários.


A empresa vai apresentar um conjunto de números binários trabalhados pelo processador e você terá de apresentar um parecer de número de acertos e erros de forma que o projeto seja avaliado e as decisões de correção possam ser devidamente tomadas.

Nesse sentido, você deverá avaliar os números apresentados na tabela apresentada a seguir:





Fonte: Shuttersto


























Aquitetura de um processador

Uma definição de arquitetura de um processador deve vir acompanhada, obrigatoriamente, da indicação de como o número binário é considerado, sendo que existem duas possibilidades.

Para ler o número binário da esquerda para a direita (dizemos que o MSB é o primeiro e o LSB é o último. MSB é uma sigla para o bit mais significativo e LSB é o bit menos significativo.

Se o primeiro é o MSB, ele é o que representa o maior valor, sendo que o número deve ser lido da esquerda para direita. Entretanto, existem arquiteturas que o primeiro bit é o LSB e o último é o MSB, fazendo com que o número seja interpretado de maneira invertida.



Ao ser informado do trabalho a ser realizado, você foi apresentado a uma tabela que continha em cada linha o resultado de uma operação feita pelo processador e o resultado que era esperado.

Como são diversos testes realizados e cada um por uma pessoa diferente cada resultado estava em uma base diferente dificultando seu trabalho. O resultado é apresentado na tabela seguinte: seguinte:

Dillarios	decimal	resultado obtido octas	hexadecimal	vanuaçai
0001 1110	30	36	(IE)	Correto
1101 0111	215	315 (deveria ser 322)	CD (deveria ser D7)	Errado
1111 1101	253	377 (deveria ser 375)	FF (deverta ser FD)	Errado
1010 0101	165	245	(A5)	Correto
0111 1111	127	154 (deveria ser 177)	F7 (deveria ser 7F)	Errado
1100 0011	195	303	C3	Correto
1111 1111	255	358 (deveria ser 377)	AA (deveria ser FE)	Errado





A sua segunda tarefa é melhorar o tamanho e qual será a forma da instrução escolhidos para o projeto de um processado

Considere que você, profissional de computação, foi contratado para desenvolver um novo núcleo para um processador e precisa agora resolver diversos problemas relacionados à arquitetura do processador. É necessário que você, como projetista, crie todo um conjunto

novo de instruções que será utilizado como base para a construção do processador.

Questionamentos:

Qual seria o tamanho desta instrução?

O que é necessário representar nesta instrução?



Sua missão

Sabendo que uma instrução é nada mais que um conjunto de algarismos binários, sendo assim, o que cada um destes algarismos representa?

Qual parte da informação deve colocada em cada parte dos bits? Existe uma regra?

A instrução referencia espaços na memória que serão utilizados para recuperar informações para o processador e, também, para salvar os resultados de processamento.


Estas informações deverão também ser incluídas no projeto da instrução, porém, como fazer isso da melhor forma possível?



Contextualizando

- Toda a informação utilizada em um processador deve ser armazenada, por isso sempre que compramos um computador verificamos algumas informações tais como: sua capacidade de memória RAM, seu HD, se o processador possui um, dois ou três níveis de memória cache .
- O tamanho da memória está diretamente relacionado à complexidade de seu gerenciamento
- A unidade básica de armazenamento é o registrador.
- Existe no processador um banco de registradores. Este banco de registradores funciona da seguinte maneira: você passa um endereço de um determinado registrador e o bloco de hardware retorna seu conteúdo.





Manipulação dos registradores

- · O acesso ao dado é feito por meio do endereçamento direto, ou seja, o endereco enviado é o próprio endereco do registrador e ativa apenas o setor da memória correspondente, tornando este tipo de acesso extremamente rápido e permitindo que seja mplantado dentro do processador para o armazenamento de
- A manipulação dos registradores é realizada por meio de instruções dos processadores, do tipo I, tipo R e tipo J.
- As instruções do tipo I manipulam endereços de memória ou
- As instruções do tipo R podem realizar a manipulação e as operações entre registrador
- · As instruções do tipo J realizam desvios de instruções a serem



Processadores MIPS

- Hennessy e Patterson (2017) propõem um processador chamado MIPS, cuja arquitetura foi utilizada como base de diversos processadores comerciais
- O MIPS possui 32 registradores (do registrador 0 ao registrador 31) que armazenam dados de 32 bits de tamanho.
- Sendo assim, como deve ser o projeto deste banco de registradores considerando os bits de entrada e de saída? Para representar os 32 registradores é necessário um
- barramento de endereços de $\frac{1}{5}$ bits, uma vez que $\frac{2}{5}$ = 32, ou seja, (registrador 0 - 00000b, ao registrador 31 - 11111b) e um barramento de saída de dados de 32 bits.



Arquitetura de Von Neumann x Arquitetura de Harvard

- Nas duas arquiteturas, o computador possui quatro componentes básicos; memória, unidade de controle, unidade lógica aritmética (ULA) e entrada/saída de dados
- A diferença básica entre estas duas arquiteturas é o fato de
- volucierique austica entre estats duas arquiteturias e o nato de que na arquiteturia de <mark>Von Neumann</mark> a memória de programa e a memória de dados estão fisicamente no mesmo chip.
 No caso da arquitetura de Harvard existe uma separação física real da memória de dados e da memória de programas o que gera um custo maior de implantação porém, a proteção é maior visto que se um vírus for executado, ele irá afetar apenas a memória de programa sem que os dados sejam perdidos.



Hierarquia de memórias

- Após entender os registradores e os tipos de arquiteturas, o próximo passo é entendermos a unidade de controle e a parte de entrada/saída de dados.
- Sem este entendimento seria complexo demais compreender como é formado um conjunto de instruç
- Na hierarquia de memória, quando um dado não está armazenado em um registrador é possível que esteja ou na memória principal (representada em nosso sistema por níveis secundário de cache e também pela m memória secundária (representada pelo HD).

Instrução

- Em uma instrução é possível também acessar endereços de memória que não são endereços de registradores e, nestes casos, é necessário que se tenha o endereco propriamente dito do dado ou então que se passe o valor numérico a ser trabalhado pelo processador.
- recamento é chamado de imediato e irá gerar Este tipo de end um tipo específico de instruções.
- Após apresentar alguns conceitos básicos, vamos à definição de instrução:
- Segundo Hannessy e Patterson (2017), uma instrução é um conjunto de bits (0's e 1's), entendidos pelo processador como sinais eletrônicos, que podem ser representados por um



Instrução


- · Cada um destes números representa algo específico para o processador e a junção destes números em uma palavra única é o que chamamos de <mark>instrução</mark>.
- Para entender o papel de uma instrução vamos analisar os blocos que compõem o processador e o que cada um deve receber e como se dá o caminho dos dados através dos blocos.











Resolução da SP

Criação de um modelo para um conjunto de instruções

O processador que iremos projetar deve ser simples, porém pode ser pensado para um tipo de operações específicas.
Os processadores possuem sempre uma unidade que deve ser especializada na execução de operações aritméticas como soma, subtração, divisão, multiplicação, dentre outras .
A segunda questão importante é que este conjunto de instruções deve ter definido um tamanho de palavra que o processador será capaz de aceitar.
Considerando que o processador terá de se comunicar com outros blocos é possível escolher um tamanho de palavra padrão. Os processadores mais novos estão operando em 64 bits (que é o tamanho da sua palavra), porém, o nosso processador pode ser projetado considerando que um dado de 64 bits irá precisar de toda uma estrutura de suporte maior como o barramento de transmissão de dados, os registradores para armazenar os dados, dentre outras estruturas.

Sendo assim, para manter um tamanho de arquitetura pequeno e compatível com os projetos já executados no mercado vamos optar por uma arquitetura de 32 bits.

As duas primeiras etapas foram então cumpridas e justificadas. Veja: você como projetista poderia escolher qualquer número de bits e um núcleo especializado em outras funções.

Porém, modificar estas características do problema exige normalmente conhecimentos mais avançados sobre as aplicações para as quais o processador seria desenvolvido, e um tamanho maior de palavra deve ser justificado com a necessidade de mais bits para representação. Um número muito pequeno destes bits pode causar um problema caso sua arquitetura do processador precise passar por um upgrade e isso também deve ser considerado.

Agora, para cada um dos bits, ou conjunto de bits, devemos escolher uma funcionalidade correspondente. Como ainda não conhecemos a fundo as funcionalidades necessárias, é possível tentar sem medo definir este modelo de instrução.

Mais à frente no estudo de arquitetura de computadores poderemos analisar a resposta que demos aqui e entender o motivo de ser boa ou ruim para determinados aspectos.

O processador lida normalmente com operações numéricas, sendo que os números envolvidos estarão armazenados em uma memória.

Assim existe a necessidade de dois tipos de campos: um onde acessamos o número em um registrador (como nas instruções do tipo R apresentadas) e outro que o número é obtido diretamente na instrução (como nas instruções do tipo I apresentadas).

Existem processadores inteiros como o MIPS (HENNESSY; PATTERSSON, 2017) que são definidos com 32 instruções e outros como os processadores que possuem centenas.

O número de bits que reservarmos para o tipo de instrução deve ser capaz de identificar unicamente cada uma delas.

Sendo assim podemos deixar 1 byte para a identificação de

Também é comum reservar bits para controle da arquitetura que no

Os outros 18 bits podem ser divididos da seguinte maneira: para instruções do tipo R, três grupos de 6 bits, e para instruções do tipo I dois campos um de 6 bits e um de 12 bits.

Vamos analisar esta resposta. Reservando 1 byte para instruções poderemos identificar unicamente instruções, ou seja, 256.

Este número é razoável já que estamos projetando um processador apenas para cálculos matemáticos, pois são poucas as possíveis operações matemáticas.

Os outros 6 bits para controle do sistema são importantes já que podem ser utilizados para configurar outras partes do processador. Neste caso permitimos, com 6 bits, que existam opções de configurações totalizando 64 o que é suficiente também para o

controle dos blocos lógicos.

O tipo R possui 3 campos de 6 bits cada.

Um campo de 6 bits para o endereço de um registrador (lugar onde fica armazenado um valor na memória) permite endereçar 64 registradores (do 0 ao 63). Normalmente, um projeto de processador simples não possui mais

que 40 registradores sendo um número aceitável.

Por fim, para a instrução do tipo I, temos novamente os 6 bits para endereçar um registrador mantendo o padrão anterior. No caso da parte imediata deixamos 12 bits, isso quer dizer que

quando o programador do processador quiser passar um número direto para o processador poderá usar apenas do 0 ao 4095.

Pronto, projetamos assim a nossa instrução de 32 bits com: 8 bits para identificação da instrução.

6 bits para controle do processador.

18 bits para informações sobre os operando

No tipo R são três endereços de 6 bits para os registradores. No tipo I é um conjunto de 6 bits para um endereço e 12 bits para

um número imediato.

Interação


Entenderam as formas de funcionamento de um computador?





Conceitos Pipeline de instruções
























Pipeline A divisão das etapas de execução da instrução permite que as áreas que já foram utilizadas possam executar a próxima instrução e este conceito é o que chamamos de pipeline. Quanto maior o número de estágios no pipeline, maior o número de instruções que podem ser executadas. Pipeline (no exemplo de 4 estágios): Para ele funcionar as instruções deviam ser do mesmo tamanho o que impossibilitou os processadores CISC aderir a essa estratégia a solução foi colocar um decodificador de instruções que tomava as complexas instruções e transformava para um conjunto resumido de instruções: Intruction Fetch, Instruction Decode, Execute, Memory access, register Write Back.












O bloco 1 representa a fase de busca, identificável pela presença do contador de programa (PC), o bloco 2 seria a decodificação pois além de receber informações do bloco 1 está antes da unidade lógica aritmética (em inglês, ALU – arithmetic logic unit), o bloco 3 por conter a ALU é o bloco de execução e, por fim, o bloco 4 é o responsável pela configuração da gravação em

Sendo assim, o processador proposto possui as 4 etapas implementadas podendo conter, portanto, os 4 es de pipeline. O diferencial principal deste processador é que todos os barramentos são de 8 bits indicando que este é o tamanho da palavra do processador. Com isso temos a análise esperada da arquitetura do processador da empresa Y.



Sua missão


Agora, você, como parte da equipe de desenvolvimento da X, teve uma nova atribuição.

Considerando os problemas solucionados das arquiteturas anteriores, agora você foi designado para a função de elaboração

Nesta etapa você será apresentado ao diagrama do processador e aos tipos de instrução que ele irá suportar.

Baseando-se nessas informações, e considerando as otimizações já discutidas em seções anteriores, você deverá criar as instruções a serem utilizadas para o desenvolvimento dos programas em linguagem de montagem e, futuramente, dos compiladores de linguagem de alto nível para a arquitetura do








Sua missão


Considerando que o hardware está pronto, crie uma tabela com possíveis instruções - os aiustes a serem feitos na arquitetura serão realizados pelos outros idealizadores do projeto. Lembrese de que buscamos uma arquitetura otimizada. Lembre-se de verificar qual seria o conjunto mínimo de


instruções necessárias para a construção de programas, pois, caso falte alguma instrução em seu conjunto, pode ser que não seja possível escrever programas corretamente utilizando sua linguagem de montagem.
Preparado para mais este desafio?













Você, como parte da equipe de desenvolvimento da X, teve uma nova atribuição: foi designado para a função de elaboração dos mnemônicos da linguagem de montagem do processador que está sendo desenvolvido pela empresa. Nessa etapa você será apresentado ao diagrama do processador e aos tipos de instrução que ele irá suportar.

Baseando-se nessas informações e considerando as otimizações já discutidas em seções anteriores, você deverá criar as instruções que serão utilizadas para o desenvolvimento dos programas em linguagem de montagem e, futuramente, dos compiladores de linguagem de alto nível para a arquitetura do processador da X. Este problema envolve basicamente todo o conteúdo visto até o momento em arquitetura de computadores.

Vamos aos dados: o processador possui apenas instruções do tipo R e do tipo de desvio incondicional (j). Dessa forma, não será possível ter instruções imediatas. O diagrama do processador apresentado é este:

Diagrama para o desenvolvimento da linguagem:

Inicialmente esta situação-problema pode parecer complexa, porém desenvolver o formato e os mnemônicos da linguagem não é o problema.

Considerando que o hardware está pronto, é possível criar uma tabela com possíveis instruções e com os ajustes a serem feitos na arquitetura, que serão realizados pelos outros idealizadores do projeto. L

embre-se de que buscamos uma arquitetura otimizada.

	Formato da Instrução	Operação Realizada
1	add Sr1, r2	R1 recebe a soma entre o que é armazenado em r1 e r2.
2	mult \$r1.r2	R1 recebe a multiplicação entre o que é armazenado em r1 e r2.
3	or \$r1, \$r2	R1 recebe o "ou" lógico entre os bits que estão armazenados em r1 e r2.
4	and Sr1, Sr2	RI recebe o "e" lógico entre os bits que estão armazenados em r1 e r2.
5	inv \$r1	r1 recebe o inverso do valor que está arma- zenado em r1, ou seja, -r1.
6	bur \$r1,\$r2,\$r3	Se o conteúdo de r1 for igual ao conteúdo de r2, desvia-se o contador de programa para a posição de memória de programa indicada em r3.
7	bqr \$r1,\$r2, \$r3	Se conteúdo de r1 for diferente do conteú- do de r2, desvia-se o contador de programa para a posição de memória de programa indicada em r3.
8	jr \$r1	O contador de programa é levado direta- mente ao endereço armazenado em ri.
9	jrl \$r1	O contador de programa é levado direta- mente ao endereço armazenado em ri e salva seu estado atual no registrado \$ra.
10	lw \$rd, \$r3, \$r1	O endereço armazenado em r.5 é utilizado para desdocar o endereço armazenado em r.1 e encontrar o local exato (na meméria de dados) de um dado que é salvo em rd.
11	xw \$rd, \$r3, \$r1	O endereço armazenado em r3 é utilizado para deslocar o endereço armazenado em r1 e encontrar o local exato de um ende- reço (na memória de dados) onde vai ser salvo o conteúdo de rd.







