# Demoprojekt Direct Memory Access (DMA) anhand einer Fast Fourier Transform (FFT)

# Sebastian Wagner

# February 15, 2025

# Contents

1	Aufgabenstellung	2
2	Verwendung / Quick-Start guide 2.1 Verwendungsablauf	3 3 5
3	Direct Memory Access	6
4	Fast Fourier Transform	7
5	Blockaufbau der benutzten IP.Cores 5.1 FFT IP-Core 5.1.1 FFT-Implementation 5.1.2 FFT Konfugurationsanschluss über Konstanten 5.2 DMA IP.Core 5.2.1 DMA-Implementation	9 11 12
6	Gesamtes Vivado Hardware Design	14
7	Vitis Software Design	16
$\mathbf{L}^{:}$	st of Figures	
	Wezterm Befehl um sich mit einem Port zu verbinden	3

2	Erwartete Ausgabe; Einlesen der Signaldatei auf SD Karte	4
3	Erwartete Ausgabe; FFT Rohausgabe	4
4	Erzeugte Beispielssignaldatei	5
5	Einseitige FFT-Transformation	6
6	Port-Beschreibung FFT IP-Core	8
7	Wirklich vergebene Anschlüsse	9
8	Konfiguration FFT IP-Core	10
9	Implementation FFT IP-Core	10
10	Konfigurations Feld FFT IP Block	11
11	Konstanten für die Konfigurationsfelder der FFT	12
12	Block Diagram des AXI DMA IP-Cores [AMD24a, p. 7]	12
13	Implementations DMA Vivado	13
14	Konfiguration des DMA IP-Cores	14

# List of Equations

## 1 Aufgabenstellung

Das in diesem Dokument beschriebene Projekt befasst sich mit der Erstellung eines Demoprojekts zur Hardware basierten Berechnung einer FFT, mittels direktem Speicherzugriff, über einen DMA-Controller. Der dazu benötigte Code wurde in Vivado (für die Beschreibung der Hardware) und Vitis (für die Beschreibung der Software) erstellt. Das Projekt wurde für ein Cora-Z7-7 (!) Entwicklungsboard erstellt. Falls ein anderes Entwicklungsboard verwendet werden soll muss möglicherweise die Hardwareplatform in Vivado neu erstellt werden. Es wurden folgende Teilziele behandelt:

- Erstellen eines Blockdesigns in Vivado zur Beschreibung der Harware Platform.
- Generierung eines Signals im Zeitbereich durch ein Python Skript, mit entsprechender Visualisierung.
- Erstellen des Standalone Codes in Vitis, der auf dem ARM Kern des Coras läuft.
- Auslesen des generierten FFT Signals und anschließende Visualisierung über ein Python Skript.

### 2 Verwendung / Quick-Start guide

#### 2.1 Verwendungsablauf

Der grundsätzliche Anwendungsablauf des Programms sieht wie folgt aus: Eine Signaldatei mit dem Namen signal.bin, die sich auf einer SD Karte befindet wird über den SD Kartenslot des Cora-Z7-7 Entwicklungsboards eingelesen. Anschließend wird die Signaldatei in dem internen DDR Speicher des Coras gespeichert. Der DMA Controller greift auf diesen Speicher zu und übergibt die Daten dem FFT Core. Nachdem der FFT Core fertig ist, wird das fertige Signal in einer Datei, mit dem Namen FFT.bin auf der SD Karte abgespeichert.

Debug Nachrichten, sowie Rohdaten der SD Karte und des FFT Cores werden während des Programms ausgegeben. Um auf den entsprechenden Port auf Windows zuzugreifen kann z.B. ein Terminalemulator wie Wezterm verwendet werden. Der Befehl, um sich beispielsweise mit Port 4 zu verbinden, wird in Abbildung 1 gezeigt. Die Baudrate ist hierbei 115200.




Figure 1: Wezterm Befehl um sich mit einem Port zu verbinden

Das Programm kann innerhalb der Vitis Entwicklungsumgebung gestartet werden. Die Plattform und die Applikation sollten bereits gebuildet sein. In den folgenden beiden Abbildungen, findet man die erwarteten Terminalausgaben, insofern keine Fehler auftreten.

#### 2.2 Mitgelieferte Dateien

In dem Projektordner lassen sich das Vivado Prjekt, das Vitis Projekt (mit Hardware Platform & Standalone Application) und zwei Python Skripts zur Signalgenerierung und Visualisierung finden. Außerdem sollte ein bereits erstelltes Signal mit dem Namen **signal.bin** und zwei Ausgabedatein mit den

#### Namen $\mathbf{FFT.bin}$ und $\mathbf{FFT2.bin}$ mitgeliefert sein.




Figure 2: Erwartete Ausgabe; Einlesen der Signaldatei auf SD Karte



Figure 3: Erwartete Ausgabe; FFT Rohausgabe

# 2.3 Erstellung eigener Signaldateien und Visualisierung der FFT Dateien

Um eigene signal.bin Dateien zu erstellen, findet man in dem Projektverzeichnis ein Python Skript, mit dem Namen GenerateSignal.ipynb. Dieses Progamm erstellt Signaldateien. Dabei werden eine zufällige Menge an Consinus Funktionen, mit entsprechend zufällig gewählten Frequenzen, aufaddiert und anhand von Parametern wie Signallänge und Abtastrate evaluiert. Der Verlauf des Signals wird zudem geplottet und als RealValueInput.png & ImaginaryValueInput.png gespeichert. Für eine, beispielhaft erzeugte, Signaldatei wird dies in Abbildung 4 veranschaulicht.




Figure 4: Erzeugte Beispielssignaldatei

Ähnlich dazu gibt es auch zur Visualisierung der FFT-Ausgabedatei ein Python Skript. Das Skript mit dem Namen *PlotFFT.ipynb*, plottet das einseitige Spektrum der FFT und speichert dieses wieder als png Datei. Das einseitige FFT Spektrum, des in Abbildung 4 gezeigten Spektrums wird in der nachfolgenden Abbildung veranschaulicht.




Figure 5: Einseitige FFT-Transformation

# 3 Direct Memory Access

Direct Memory Access beschreibt die Möglichkeit einer Komponente direkt auf ein gewisses Speichersegment zuzugreifen, ohne direkte Beteiligung der CPU. Großer Vorteil dieses Features ist, dass dadurch die CPU nicht ausgelastet wird. In unserem Fall wird die Berechnung einer 64 Point FFT nicht von der CPU selber durchgeführt, sondern die hierfür benötigte Arbeit wird auf einen dafür ausgelegten Hardwarebaustein durchgeführt. Der ARM CPU Kern muss dadurch nurnoch die jeweilige Aufgabe an eine Hardware Adresse delegieren. Um DMA verwenden zu können muss ein IP-Core in die PL eingebunden werden. Der dafür konkret verwendete IP-Core, lautet AXI DMA Controller.

#### 4 Fast Fourier Transform

Eine Fast Fourier Transform ist ein Algorithmus zur schnelleren Berechnung einer Diskreten Fourier Transformation. Im Vergleich zur normalen DFT beträgt die Berechnungscomplexität der FFT nur  $O(\log(N)*N)$ , anstatt  $O(N^2)$ . Aufgrund der Bedeutsamkeit, und der vielzähligen Anwendungen der FFT, gilt diese als einer der wichtigsten Algorithmen.

#### 5 Blockaufbau der benutzten IP.Cores

In diesem Abschnitt wird eine Übersicht der verwendeten IP-Cores und deren Anschluss- sowie Konfigurationsmöglichkeiten gegeben.

#### 5.1 FFT IP-Core

Es wird der standardmäßig vorhanden IP-Core zur Berechnung von FFTs verwendet. Die folgende Abbildung zeigt das Blockblid des IP-Cores.




Figure 2-1: Core Schematic Symbol

Figure 6: Port-Beschreibung FFT IP-Core

Zusätzlich zu den hier gezeigten Anschlussmöglichkeiten, lasst sich der IP-Core auch über eine AXI-Stream Schnittstelle steuern. Diese Herangehensweise wurde in diesem Projekt auch gewählt, da man ohne größeren Aufwand die FFT- und DMA IP-Cores mittels der AXI Schnittstelle verknüpfen kann. Die dadurch, wirklich zu vewendenden Anschlüsse, sind in der nachfolgenden Abbildung 7 zu sehen. Außer dem eigentlichen Datenanschluss, müssen noch Clock, Reset, sowie zwei Config Ports verbunden werden.




Figure 7: Wirklich vergebene Anschlüsse

#### 5.1.1 FFT-Implementation

Der FFT IP-Core wurde wie folgt konfiguriert. (Tab Configuration)

• Number of Channels: 1

• Transform Length: 64

• Target Clock: 250 Mhz

• Target Data Throughput: 50 MSPS

• Architechture Choice: Automatically Select

Der FFT IP-Core wurde hauptsächlich auf seinen standardmäßig Einstellungen gelassen. Sofern in späteren Arbeiten eine konfigurierbare Transformlänge einstellbar sein soll, kann man dies in diesem Reiter auch einstellen. Dabei zu beachten ist, dass dann eine Transformlänge von  $2^N...MaxTransformlength$  einstellbar ist. [AMD24b, p.16] Außerdem erhöht sich dann auch das Konfigurationsfeld. Unter dem Reiter Implementation des IP-Cores wurde als Datenformat Floating Point ausgewählt. Als Input Data Width 32 und als Phase Factor Width 24. Unter Control Signals wurde ARESETn ausgewählt. Als Output Ordering wurde Bit Reversed ausgewählt. Die beiden Einstellungen zu Konfiguration und Implementation können in der folgenden Abbildung abgelesen werden.



Figure 8: Konfiguration FFT IP-Core

Figure 9: Implementation FFT IP-Core

Wie sich die einzelnen Konfigurationsfelder zusammen setzen kann in [AMD24b, p.16] nachgelesen werden. Allgemein müssen nur Ports angeschlossen werden, die nach der Konfiguration des FFT IP-Cores auch wirklich Verwendung finden. Diese sind auch unter *Implementation Details* innerhalb des customize IP Fensters zu sehen. Die folgende Abbildung zeigt welche Daten konfiguriert werden müssen.




Figure 10: Konfigurations Feld FFT IP Block

#### 5.1.2 FFT Konfugurationsanschluss über Konstanten

Da sich während der Laufzeit der Anwendung keine config-Daten ändern, wurden diese hier durch Konstanten realisiert. Beide Konstanten haben den Wert 1, was bei FWD\_INV eine Forwärts FFT bedeutet und bei SCALE\_SCH eine Skalierung von 1.




Figure 11: Konstanten für die Konfigurationsfelder der FFT

#### 5.2 DMA IP.Core

In der folgenden Abbildung ist das Blockdiagramm des DMA IP-Cores zu sehen.




Figure 12: Block Diagram des AXI DMA IP-Cores [AMD24a, p. 7]

#### 5.2.1 DMA-Implementation

Konzeptuell erhält das DMA Modul jeweils einen gemappten Speicherbereich für die Inputs des FFTs (in unserem Fall 64 complex floats) und einen Speicherbereich für die Ausgänge des FFTs (auch wieder 64 complex floats), eine Control Axi Schnittstelle und zwei Streams für die Daten für und von der FFT. Diese Zusammenhänge sollen in der folgenden Abbildung nochmal veranschaulicht werden.




Figure 13: Implementations DMA Vivado

Die Konfiguration des DMAs ist der nächsten Abbildung abzulesen.





Figure 14: Konfiguration des DMA IP-Cores

# 6 Gesamtes Vivado Hardware Design

Im folgenden Abschnitt ist der Block Design der Hardware zu als pdf zu sehen.



#### 7 Vitis Software Design

In Vitis wurden hauptsächlich die bereits vorhandenen Beispielprojekte zu DMAs verwendet. Die eigentlichen FFT rohdaten werden von einer SD-Karte ausgelesen und dann wieder abgespeichert. Aufschlussreicher ist hierbei das konkrete Vitis Projekt einzusehen. Oberflächlich betrachtet werden folgende Schritte abgearbeitet:

- Einstellen von Baseaddressen aufsetzen von Interrupt Controller, DMA-Controller und SD-Karten Controller
- Auslesen einer Rohdatei aus der SD-Karte (BIN Datei Größe 64(Anzahl Dateneinträge)\* sizeof(complex float)) -> in TxBuffer für DMA abspeichern
- Simple DMA-Transfer (ohne Scatter Gather siehe mehr [AMD24a]) Zynq -> DMA und DMA -> Zynq
- Warten auf Interrupts von DMA (Lesen und Schreiben vollendet)
- Abspeichern des RxBuffers (fertige FFT Transformation) auf SD-Karte

# References

[AMD24a] AMD. Axi dma logicore ip product guide (pg021). https://docs.amd.com/r/en-US/pg021\_axi\_dma, 2024.

[AMD24b] AMD. Fast fourier transform logicore ip product guide (pg109). https://docs.amd.com/r/en-US/pg109-xfft, 2024.