# THỰC HÀNH NHẬP MÔN MẠCH SỐ - LỚP PH002.N14.2 BÀI THỰC HÀNH 1: LÀM QUEN VỚI DE2 KIT VÀ KHẢO SÁT CÁC CỔNG LUẬN LÝ CƠ BẢN

| Giảng viên hướng dẫn  | Đỗ TRÍ NHỰT    |          | ÐIĒM |
|-----------------------|----------------|----------|------|
| Sinh viên thực hiện 1 | LẠI QUAN THIÊN | 22521385 |      |
| Sinh viên thực hiện 2 |                |          |      |
| Sinh viên thực hiện 3 |                |          |      |
| Sinh viên thực hiện 4 |                |          |      |

#### 1. Mục tiêu

- Giới thiêu DE2 KIT.
- Giới thiệu phần mềm Quartus II: cách vẽ schematic, mô phỏng mạch ở mức chế độ functional, và nạp thiết kế xuống DE2 KIT.
- Khảo sát các cổng luận lý cơ bản và mạch số đơn giản.


#### 2. Nội dung

### a. Thực hành trên lớp (làm theo nhóm)

Câu 1: Sinh viên quan sát giảng viên hướng dẫn sử dụng phần mềm Quartus II v13.0. Có thể theo dõi tệp tin SchematicEditorOnQuartusIIv13.0.PDF nếu cần.

#### Câu 2: Khảo sát các cổng luận lý cơ bản

Vẽ sơ đồ mạch trên Quartus:



- Mô phỏng và vẽ lại dạng sóng mô phỏng trên Quartus:

| F 2            |   | <br><u> </u> |  |  |
|----------------|---|--------------|--|--|
|                |   |              |  |  |
| CWILOI         |   |              |  |  |
| SW[0]          | , |              |  |  |
|                |   |              |  |  |
| ~              |   |              |  |  |
| SW[1]          |   |              |  |  |
|                |   |              |  |  |
|                |   |              |  |  |
| LEDR[8]        |   |              |  |  |
| L-J            |   |              |  |  |
|                |   |              |  |  |
| LEDR[6]        |   |              |  |  |
| <b>DDD</b> Rej |   |              |  |  |
|                |   |              |  |  |
| LEDR[4]        |   |              |  |  |
| DDDK[7]        |   |              |  |  |
|                |   |              |  |  |
| LEDR[2]        |   |              |  |  |
|                |   |              |  |  |
|                |   |              |  |  |
| TEDDIO         |   |              |  |  |
| LEDR[0]        |   |              |  |  |

- [Tùy chọn] Nạp thiết kế xuống DE2 KIT và điền kết quả thực nghiệm vào bảng sau:

| SW[1] | SW[0] | LEDR[8] | LEDR[6] | LEDR[4] | LEDR[2] | LEDR[0] |
|-------|-------|---------|---------|---------|---------|---------|
| 0     | 0     | 1       | 1       | 1       | 0       | 0       |
| 0     | 1     | 1       | 0       | 1       | 1       | 0       |
| 1     | 0     | 0       | 0       | 1       | 1       | 0       |
| 1     | 1     | 0       | 0       | 0       | 1       | 1       |


- [Tùy chọn] Nhận xét kết quả mô phỏng và kết quả thực nghiệm:
  - + Kết quả mô phỏng giống với kết quả thực nghiệm.
  - + Mỗi output ứng với các phép toán logic sau:
  - 1. LEDR[0] = SW[0] . SW[1]
  - 2. LEDR[2] = SW[0] + SW[1]
  - 3. LEDR[4] = (SW[0] . SW[1])
  - 4. LEDR[6] = (SW[0] + SW[1])'
  - 5. LEDR[8] = (SW[0])

## Câu 3: Khảo sát mạch số đơn giản

- Vẽ sơ đồ mạch trên Quartus:



- Đóng gói và vẽ mới sơ đồ mạch trên Quartus:



- Mô phỏng và vẽ lại dạng sóng mô phỏng trên quartus:


| SW[1]   |  |  |  |
|---------|--|--|--|
|         |  |  |  |
| SW[0]   |  |  |  |
|         |  |  |  |
| LEDG[0] |  |  |  |

- [Tùy chọn] Nạp thiết kế xuống DE2 KIT và điền kết quả thực nghiệm vào bảng sau:

| SW[1] | SW[0] | LEDG[0] |
|-------|-------|---------|
| 0     | 0     | 0       |
| 0     | 1     | 0       |
| 1     | 0     | 0       |
| 1     | 1     | 1       |

- Nhận xét chức năng của mạch:
  - + Trước tiên, ta được biểu thức của  $Y = ((A \cdot B)' \cdot (A \cdot B)')'$
  - + Ta thấy rằng, output (Y2) của mạch khi qua cổng NAND thứ 2 đã được đảo ngược so với khi qua cổng NAND thứ 1 (Y1) (xem hình ảnh)
  - + Do đó, có thể viết lại biểu thức của Y như sau: Y = A. B
  - => Mạch cho ra kết quả tương tự cổng logic AND nhưng cho phép thực hiện một phép toán logic trên một hoặc nhiều logic đầu vào, và tạo ra một kết quả đầu ra duy nhất => Thi công mạch dễ dàng và tiết kiệm chi phí hơn.

| Α | В | <b>Y1</b> | <b>Y2</b> |
|---|---|-----------|-----------|
| 0 | 0 | 1         | 0         |
| 0 | 1 | 1         | 0         |
| 1 | 0 | 1         | 0         |
| 1 | 1 | 0         | 1         |



# CÂU 3

