浙江水学

本科实验报告

课程名称:		数字逻辑设计	
姓	名:	王浩雄	
学	院:	竺可桢学院	
	系:	混合班	
专	业:	计算机科学与技术	
学	号:	3230106032	
指导教师:		马德	

2025 年 3 月 13 日

浙江大学实验报告

课程名称:	数字逻辑	设计	实验类	₹型:		
实验项目名称:		EDA 实验平	台与实验玩	<u> 不境运用</u>		
学生姓名:	王浩雄	专业:	混合班	学号:	323010	06032
同组学生姓名:		无		诗老师:	:马德_	
实验地点:	紫金港东	€ 4-509	实验	公日期:	2025 年 3	月 13 E

一、 实验目的和要求

- ① 熟悉 Verilog HDL 语言并能用其建立基本的逻辑部件,在 Xilinx ISE 平台进行输入、编辑、调试、行为与仿真与综合后功能仿真;
- ② 熟悉掌握 SWORD FPGA 开发平台,同时在 ISE 平台上进行时序约束、引脚约束及映射布线后时序仿真:
- ③ 运用 Xilinx ISE 将设计验证后的代码下载到实验板上,并在实验板上验证。

二、 实验内容和原理

1、实验内容

- ① 熟悉 ISE 工具软件的运行环境与安装过程:
- ② 设计简单组合逻辑电路,采用图形输入逻辑功能描述,建立 FPGA 实现数字系统的 Xilinx ISE 设计管理工程,并进行编辑、调试、编译、行为仿真,时序约束、引脚指定(约束)、映射布线后时序仿真及 FPGA 编程代码下载与运行验证;
- ③ 设计简单时序逻辑电路,采用 Verilog 代码输入逻辑功能描述,建立 FPGA 实现数字系统的 ISE 设计管理工程,并进行编辑、调试、编译、行为仿真,时序约束、引脚约束、映射布线后时序仿真及 FPGA 编程代码下载与运行验证。

2、实验背景

问题 1:某三层楼房的楼梯通道共用一盏灯,每层楼都安装了一只开关并能独立

控制该灯, 请设计楼道灯的控制电路。

问题 2:增加控制要求,灯打开后,延时若干秒自动关闭,重新设计楼道灯的控制电路。

三、 主要仪器设备


- ① 装有 ISE 14.7 的计算机 1 台
- ② SWORD 开发板 1套

四、 操作方法与实验步骤

1、实验环境的搭建

为了进行实验准备和数据记录,我决定在自己的笔记本电脑上安装 ISE 14.7 软件。由于该软件较为老旧,无法完全兼容 Windows 11 系统,我通过 VMware Workstation 17.0 虚拟机安装了 Windows 7 SP1 操作系统,并成功在虚拟机中完成了 ISE 14.7 的安装。

然而,虚拟机对 USB 驱动的支持有限,导致无法直接使用 ISE 14.7 的内置插件将比特流文件下载到开发板。为此,我采取了以下解决方案:首先在虚拟机内的 ISE 14.7 中生成比特流文件,然后将该文件拷贝到物理机,最后通过物理机上已安装的 Vivado 2024.2 将比特流文件下载到开发板,从而成功解决了 USB 驱动兼容性问题。




2、图形方式输入逻辑描述

① 结合设计要求,给出本器件的真值表如下:

S1	S2	S3	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

② 新建 Schematic 文件, 绘制电路连接图如下:




③ 由电路连接图生成的硬件描述代码如下:

```
`timescale 1ns / 1ps
module LampCtrl(S1, S2, S3, F, LED);
  input S1;
  input S2;
  input S3;
  output F;
  output [6:0] LED;
  wire XLXN 1;
  wire XLXN 2;
  wire XLXN 3;
  wire XLXN 4;
  wire XLXN 11;
  wire XLXN 18;
  wire XLXN_19;
  AND3 XLXI 1 (.I0(XLXN 19),.I1(XLXN 18),.I2(S1),.O(XLXN 1));
  AND3 XLXI 2 (.I0(XLXN 19),.I1(S2),.I2(XLXN 11),.O(XLXN 2));
  AND3 XLXI 3 (.I0(S3),.I1(XLXN 18),.I2(XLXN 11),.O(XLXN 3));
  AND3 XLXI 4 (.IO(S3),.I1(S2),.I2(S1), .O(XLXN 4));
  OR4 XLXI 5 (.IO(XLXN 4),.I1(XLXN 3), .I2(XLXN 2),
              .13(XLXN_1),.0(F));
  INV XLXI 6 (.I(S1), .O(XLXN 11));
  INV XLXI 7 (.I(S2),.O(XLXN 18));
  INV XLXI 8 (.I(S3),.O(XLXN 19));
  VCC XLXI 9 (.P(LED[6]));
  VCC XLXI 10 (.P(LED[5]));
  VCC XLXI 11 (.P(LED[4]));
  VCC XLXI 12 (.P(LED[3]));
  VCC XLXI 13 (.P(LED[2]));
  VCC XLXI 14 (.P(LED[1]));
  VCC XLXI 15 (.P(LED[0]));
endmodule
④ 新建仿真激励文件 LampCtrl sim. tbw 如下:
module LampCtrl_LampCtrl_sch_tb();
  reg S1;
  reg S2;
  reg S3;
  wire F;
  LampCtrl UUT (.S1(S1),.S2(S2),.S3(S3),.F(F));
  initial begin
      S1 = 0;
      S2 = 0;
```

```
S3 = 0;
   #50
      S1 = 1;
   #50
      S1 = 0;
      S2 = 1;
   #50
      S1 = 1;
   #50
      S1 = 0;
      S2 = 0;
      S3 = 1;
   #50
      S1 = 1;
   #50
      S1 = 0;
      S2 = 1;
   #50
      S1 = 1;
   #50
      S1 = 0;
      S2 = 0;
      S3 = 0;
   end
endmodule
```


⑤ 运行仿真,得到如下的仿真波形。该波形与预期相符,其规律可概括为:任意切换奇数次开关都会改变灯的开关状态,而任意切换偶数次开关不会改变灯的开关状态。



⑥ 下板,按真值表(上文已给出)进行验证。得到如下的结果。该结果与真值表和仿真波形相符。

测试组别	开关 1	开关 2	开关3	LED	
1	断	断	断	灭	
2	通	断	断	亮	
3	通	通	断	灭	
4	通	通	通	亮	
	(其它测试组别均与预期相符,此处省略)				

测试照片(节选):



3、Verilog 代码输入逻辑描述

① 新建 Verilog 文件如下。为了便于截取仿真波形,我将参数 C MAX 调整得小 了一些。

```
`timescale 1ns / 1ps
module LampCtrl(
   input wire clk,
   input wire S1,
   input wire S2,
   input wire S3,
   output wire F
   );
   parameter C_NUM = 8;
   parameter C_MAX = 8'h10;
   reg [C NUM-1:0] count;
   wire [C NUM-1:0] c next;
   initial begin
      count = C_MAX;
   end
   assign w=S1||S2||S3;
   assign F = (count < C_MAX) ? 1'b1 : 1'b0;</pre>
   always@(posedge clk)
   begin
      if(w == 1'b1)
          count = 0;
      else if(count < C_MAX)</pre>
          count = c next;
   end
   assign c_next = count + 8'b1;
endmodule
```

② 新建仿真激励文件 LampCtrl_sim. tbw 如下。

```
module LampCtrl sim;
   reg clk;
   reg S1;
```

```
reg S2;
   reg S3;
   wire F;
   LampCtrl uut (.clk(clk), .S1(S1), .S2(S2), .S3(S3), .F(F));
   initial begin
      clk = 0;
      S1 = 0; S2 = 0; S3 = 0;
      #600 S1 = 1;
      #20 S1 = 0;
      #2000 S2 = 1;
      #20 S2 = 0;
      #2000 S3 = 1;
      #20
          S3 = 0;
   end
   always begin
      #10 clk = 0;
      #10 clk = 1;
   end
endmodule
```

③ 运行仿真,得到如下的仿真波形。该波形与预期相符,表示任意按下开关都可以使灯点亮,并支持延时熄灯。



五、 实验结果与分析

(请见上方分析)

六、 讨论、心得

在本次实验中,我使用画图和编写 Verilog 代码等两种方式实现了楼道灯控制电路的设计,并成功通过仿真和上板验证的方式验证其正确性。由于我曾经修读过《计算机组成》课程,所以本次实验对于我是十分容易的。