



河南大學  
HENAN UNIVERSITY

# 第8章 输入输出系统

---

8.1 CPU与外设的信息交换方式 ——了解

8.2 程序查询方式 ——理解

8.3 程序中断方式 ——掌握

8.4 DMA方式 ——掌握

## >>> 8.1 CPU与外设的信息交换方式

---

8.1.1 I/O接口与端口

8.1.2 I/O操作的一般过程

8.1.3 外设的速度分级

8.1.4 CPU与I/O接口之间的数据传送方式

## >>> 8.1.1 输入输出接口与端口

- 端口（Port）：接口电路中可以被CPU直接访问的寄存器
  - 命令口：接口内用于接收来自CPU等主控设备的控制命令的寄存器
  - 状态口：接口内向CPU报告I/O设备的工作状态的寄存器
  - 数据口：接口内在外设和总线间交换数据的缓冲寄存器
- 接口（Interface）：若干端口加上相应的控制逻辑电路

## >>> 8.1.1 I/O接口与端口

接口与外设一一对应，  
通过状态、控制信号，  
保持二者状态同步。


### ➤ I/O接口


- CPU与所有外设都需有转换连接电路；
- 负责数据缓冲、速度匹配、信号转换等工作。

### ➤ I/O端口

- 接口电路中能被CPU直接访问的寄存器；
- 一个接口电路由若干个端口及其他控制电路组成。

◆ 端口的类型只有三种：数据端口、状态端口、控制端口。





# >>> CPU与I/O系统

- 所有的外设与CPU通信均通过I/O系统中的特定接口；
  - 所有接口及相关控制联络统称为I/O系统，所有端口都有一个唯一的I/O地址；
  - CPU由I/O地址译码电路选择I/O接口，以此访问相应的外设；
- 串行与并行（数据总线宽度）
  - 接口与CPU之间的连接均为并行；
  - 接口与外设之间的连接视外设的数据传输能力而定；
- CPU与I/O系统之间的数据总线上传输：
  - CPU与外设之间所需传送的数据字；
  - CPU获取外设的状态时，读取状态端口中的状态字；
  - CPU设置接口/外设工作模式时，写入命令端口的命令字；

串行外设的接口电路具有  
数据的串-并转换能力

# >>> CPU与IO系统

## ➤ 一般，接口电路的组成

- 数据端口：缓冲CPU与外设之间传送的数据；
- 状态端口：接受外设状态信号，按一定格式保存，供CPU访问或用于控制电路中；
- 命令端口：接受并解释CPU发来的工作模式命令（以命令字形式传输），用于设置当前接口电路的工作方式；
- 控制电路：配合完成该外设所需的功能；
  - ◆ 例如：中断控制接口产生中断请求信号；



# >>> I/O端口的编址方式

## 统一编址方式


- 将I/O系统与主存系统作为一个整体进行编址;

- 优点:

- 访问I/O端口可使用访存指令, 使用灵活;
- I/O端口有较大的编址空间;

- 缺点:

- 占用了主存的实际空间;
- 指令字长较长, I/O访问速度慢。



## 独立编址方式

- 将I/O系统与主存系统分别单独编址;

- 特点:

- I/O系统不占用主存空间;
- 使用专用I/O指令, 指令字长短, 执行速度快;



2012年考研408真题第21题

下列选项中，在I/O总线的数据线上传输的信息包括（ ）。

- I. I/O接口中的命令字
- II. I/O接口中的状态字
- III. 中断类型号


- A

仅I、 II
- B

仅I、 III
- C

仅II、 III
- D

I、 II、 III




提交

## 2021年考研408真题第20题


下列选项中不属于I/O接口的是（ ）。




磁盘驱动器



打印机适配器



网络控制器




可编程中断控制器

提交

## >>> 8.1.2 CPU的I/O操作一般过程

### ➤ 输入/输出操作的两个传输阶段

- I/O接口与外设间的数据传送
- CPU与I/O接口之间的数据传送



### ➤ 输入过程。

- CPU发出地址线到总线上，选择某一个输入设备
- CPU等候输入设备数据成为有效：
- CPU读数据，存放于相应寄存器；

### ➤ 输出数据

- CPU发出地址线到总线上，选择某一个输出设备
- CPU把数据放在数据总线上
- 输出设备认为数据有效，取走

## >>> 8.1.2 CPU的I/O操作一般过程

➤ CPU完成I/O操作由指令完成。

○ 输入指令： 以8086指令为例

IN AL/AX , PORT/DX

○ 输出指令：

OUT PORT/DX , AL/AX


◆ 端口由PORT/DX指定；

PORT——8位端口地址；

DX——存放16为端口地址；

◆ CPU的AL/AX与IO端口交换数据；

### 程序控制的数据输入输出过程



## >>> P257 例8.1

假设有一个运行时间为100s的基准程序，其中90s是CPU时间，剩下的是I/O时间。如果在以后的5年中，CPU速度每年提高50%且IO时间保持不变，那么5年后运行该程序需要耗费多少时间？

| 第n年后 | CPU时间(s)        | IO时间(s) | 总时间(s) | IO占比(%)             |
|------|-----------------|---------|--------|---------------------|
| 0    | 90              | 10      | 100    | $10 / 100 = 10\%$   |
| 1    | $90 / 1.5 = 60$ | 10      | 70     | $10 / 70 = 14.28\%$ |
| 2    | $60 / 1.5 = 40$ | 10      | 50     | $10 / 50 = 20\%$    |
| 3    | $40 / 1.5 = 27$ | 10      | 37     | $10 / 37 = 27.03\%$ |
| 4    | $27 / 1.5 = 18$ | 10      | 28     | $10 / 28 = 35.71\%$ |
| 5    | $18 / 1.5 = 12$ | 10      | 22     | $10 / 22 = 45.45\%$ |

## >>> 8.1.3 外设的速度分级

如何使CPU与外设同步工作—  
定时方式

➤ 根据外设的工作速度，CPU与外设的定时方式有以下3种：

### ① 速度极慢或简单的外围设备

如：机械开关、发光二极管

- ◆ 无条件传送模式

- ◆ CPU直接接收或发送数据。

### ② 慢速或中速的外围设备

如：键盘、显示器

询问信号  
应答信号

- ◆ 采用异步定时方式，或称为应答式数据交换；

- ◆ CPU与外设之间通过两个相互的联络信号来决定开始数据传送的时间。

### ③ 高速的外围设备

如：主存、辅存

- ◆ 采用同步定时方式；

由时钟脉冲控制

- ◆ CPU以等间隔的速率执行输入 / 输出指令。

## >>> 8.1.4 CPU与I/O接口之间的数据传送方式

### CPU直接控制的数据传送方式（程序实现）

#### 无条件传送方式

CPU直接使用输入/输出指令

#### 程序查询传送方式

CPU先查询外设状态，  
再使用输入/输出指令

#### 程序中断传送方式

CPU接到外设中断请求后，  
再使用输入/输出指令

### CPU不直接参与的数据传送方式（硬件实现）

#### 直接内存访问传送方式

由DMAC控制数据传送过程

#### IO通道方式

IO通道控制数据传送；  
具有专用的通道指令和  
程序。

#### IO处理器 外围处理机 传送方式

专用设备控制IO系统；



## >>> 8.1.4 CPU与I/O接口之间的数据传送方式 (1/2)

### 程序查询方式 早期计算机中使用

- 数据传送过程由CPU主导;
  - CPU检查外设状态, 若外设未就绪, 则继续查询等待, 直至外设就绪, 完成数据传送。
- 特点
  - 接口内需有状态端口 (始终与外设同步);
  - CPU执行程序完成数据传送;
  - 数据传送量不大 (每次一个字/字节);
- 适用场合
  - CPU不太忙, 且对数据传送速度要求不高的系统。

### 程序中断方式

- 数据传送由外设主动申请;
  - 外设就绪后, 由接口电路向CPU发出中断请求, 以中断服务形式完成数据传送。
- 特点
  - 硬件开销较大, 接口中应有中断控制电路;
  - 外设未请求, CPU可执行其他工作;
  - 数据传送量不大 (每次一个字/字节);
- 适用场合
  - CPU与慢速外设之间的随机数据传送。

## >>> 8.1.4 CPU与I/O接口之间的数据传送方式 (2/2)

### 直接内存访问 (DMA) 方式

- CPU不直接控制数据传送，由DMA控制器（DMAC）负责数据传送过程；
- 特点
  - 需新增DMAC，具备系统总线的控制能力，控制DMA传送时需向CPU申请总线；
  - 数据传送在外设与存储器之间进行，数据不经过CPU中转；
  - 每次可完成大量数据传送；
- 适用场合
  - 包含有高速外设的系统。


### 通道方式

- CPU将IO控制的权利下放给通道，由通道统一管理所有的输入输出操作。
- 特点
  - 需新增IO通道（IO处理器，IOP）；
  - IO通道完全接管与IO的各项事务，是一个具有特殊功能的处理器；
  - 以硬件代价换取高数据传输效率；
- 适用场合
  - 高性能要求的系统。
- 进一步发展为**外围处理机方式**，独立于主机控制与外设的数据传送。

## >>> 8.2 程序查询方式 (程序控制/IO方式)

### ➤ 查询方式数据传送程序流程

- 外设工作前, CPU写命令字启动外设;
- CPU获取外设的状态;
  - ◆ 使用IN指令, 读接口电路中状态端口的状态字;  
(状态字随外设的工作情况而更新)
- 判断状态字的对应位, 决定程序流向;
- 若外设就绪, 则进行数据传送;
  - ◆ CPU使用IN/OUT指令读写接口电路的数据端口;



# >>> TEC-XP实验教学机的串口

➤ TEC-XP机的状态端口格式为：



| 略     |       |       |       | $R_XRDY$ | $T_XRDY$ |
|-------|-------|-------|-------|----------|----------|
| $D_7$ | ..... | ..... | $D_2$ | $D_1$    | $D_0$    |

○ TxRDY：发送就绪状态

- ◆ 1：发送就绪，表示PC机显示器已就绪，TEC-XP可以发送数据进行输出显示；
- ◆ 0：发送未就绪，表示PC机显示器未就绪，TEC-XP需等待，暂不发送数据。

○ RxRDY：接收就绪状态

- ◆ 1：接收就绪，表示PC机键盘已完成一个数据的输入，TEC-XP可以由串口读取；
- ◆ 0：接收未就绪，表示PC机键盘未完成新数据输入，TEC-XP需等待，暂不能读入数据。



# >>>TEC-XP程序查询传送示例

➤ TEC-XP的输入查询程序

| 略              |       |       |                | R <sub>X</sub> RDY | T <sub>X</sub> RDY |
|----------------|-------|-------|----------------|--------------------|--------------------|
| D <sub>7</sub> | ..... | ..... | D <sub>2</sub> | D <sub>1</sub>     | D <sub>0</sub>     |

若要在TEC-XP实验箱中完成

“在PC显示器上输出显示 ‘0’

到 ‘9’ 十个数字符。”，则

数据传送控制程序应如何编制？

RDY=1,

2005: OUT 80


认为显示器  
可以直接输出

2006: RET ✓

## TEC-XP程序传送总结

- 输入时，键盘属于慢速外设，CPU速度快，执行IN指令时必须确认输入数据已到达接口中，**总是需要查询等待**；
- 输出时
  - 若**单个数据输出**时，可直接使用OUT指令，将数据送往接口；
  - 若**连续多个数据输出**时，需要查询等待状态就绪，以免后一个数据将前一个还没来得及输出的数据覆盖，而导致丢失；

# >>> 程序查询方式下接口的工作过程



## 数据输入（外设→CPU）

- ① CPU向接口写入控制字;
- ② 接口启动外设;
- ③ 外设开始准备数据，并提供到外部数据总线;
- ④ 外设工作完成后，发回响应信号给接口;
- ⑤ 接口接收数据到内部，并设置就绪状态;
- ⑥ CPU读到的就绪状态，执行输入指令，读入数据;


# >>>多设备系统的程序查询流程

## ➤ CPU需要传送数据时

- ① 逐次查询各设备的状态字;
- ② 若就绪, 则执行相应的传送程序;
- ③ 若未就绪, 则查询下一设备;
  - ◆ 不循环等待某一设备;
- ④ 重复检查完所有设备, 返回。

## ➤ 特点

- 优先权控制灵活;
  - ◆ 改变查询顺序修改设备的优先权;
- CPU工作效率低;



## >>> 8.3 程序中断方式

---

8.3.1 异常和中断的基本概念

8.3.2 中断处理过程（中断服务程序入口地址获取）

8.3.3 程序中断方式的基本IO接口

8.3.4 单级中断

8.3.5 多级中断




## >>> 8.3.1 异常和中断的基本概念

### ➤ 异常、中断

- 因一些特殊情况，使系统暂停当前程序的执行，转去先处理这些请求的机制；
- 异常判断条件：和CPU指令流相关
- 中断判断条件：非CPU指令流导致的

|      | 异常                                         | 中断                                    |
|------|--------------------------------------------|---------------------------------------|
| 起因   | <b>CPU内部</b> 程序错误<br>如除法错、访存错误等            | <b>外部</b> 事件或内部预设事件<br>如：外设数据传送、主板定时器 |
| 特点   | <b>同步事件</b> ，与指令执行有关<br>一条指令终止执行后产生，系统内部产生 | <b>异步事件</b> ，与指令执行无关<br>外部设备随机产生      |
| 可屏蔽性 | <b>一般不可屏蔽</b>                              | 分为 <b>可屏蔽</b> 和 <b>不可屏蔽</b> 两种类型      |
| 可返回性 | 异常处理后 <b>不一定</b> 返回原程序                     | 中断处理后均 <b>返回</b> 原程序                  |
| 用途   | 用于程序调试、错误处理、系统稳定性保障等领域，提高程序的可靠性和稳定性        | 用于操作系统、设备驱动程序、实时系统等领域，提高系统的灵活性和响应速度   |

# >>>异常和中断的类型



## 2015年考研408真题第22题

内部异常（内中断）可分为故障（fault）、陷阱（trap）和终止（abort）三类。下列有关内部异常的叙述中，错误的是（ ）

- ☐ A 内部异常的产生与当前执行指令相关
- ☐ B 内部异常的检测由CPU内部逻辑实现
- ☐ C 内部异常的响应发生在指令执行过程中
- ☒ D 内部异常处理后返回到发生异常的指令继续执行

提交

## 2019年考研408真题第14题

下列关于缺页处理的叙述中，错误的是（ ）

- ☐ A 缺页是在地址转换时CPU检测到的一种异常
- ☐ B 缺页处理由操作系统提供的缺页处理程序来完成
- ☐ C 缺页处理程序根据页故障地址从外存读入所缺失的页
- ☒ D 缺页处理完成后回到发生缺页的指令的下一条指令执行

提交

缺页中断是指令执行期间发现数据不在内存时所产生的中断，  
并保证最后能返回到缺页中断产生前的缺页中断指令处继续执行

## 2020年考研408真题第18题

下列关于“自陷”（Trap，也称陷阱）的叙述中，错误的是（ ）。

- ☒ A 自陷是通过陷阱指令预先设定的一类外部中断事件
- ☐ B 自陷可用于实现程序调试时的断点设置和单步跟踪
- ☐ C 自陷发生后CPU将转去执行操作系统内核相应程序
- ☐ D 自陷处理完成后返回到陷阱指令的下一条指令执行

提交

## 2021年考研408真题第21题

异常事件在当前指令执行过程中进行检测，中断请求则在当前指令执行后进行检测。下列事件中，相应处理程序执行后，必须回到当前指令重新执行的是（ ）

☐ A 系统调用


☒ B 页缺失

☐ C DMA传送结束

☐ D 打印机缺纸

提交

# >>> 关于中断



## ➤ 定义:



○ CPU正常运行程序时，由**中断事件**引起，CPU**暂停**当前程序的执行，**转去**为该事件服务的程序中执行，服务完毕后，再**返回**原程序继续执行的过程。

## ➤ 注意:

- 中断是一个CPU执行程序的**变化过程**;
- 中断事件包含系统非预期事件、预先安排好的事件，称为**中断源**;
- **中断服务程序**是预先设置好的，用于处理中断事件;
  - ◆ 外部中断的中断服务程序需要用户自行编写、保存、设置;
- 结束中断时，要以**原状态返回**暂停处继续执行。



# 中断过程示意





## >>> 8.3.2 中断处理过程

1. 中断请求：CPU在结束一个指令周期后，检测中断请求信号；

2. 中断响应

- 关中断；→ 保护断点现场；→ 判断中断源，获取中断向量；
- 根据中断向量转入中断服务程序执行；

中断周期  
硬件自动完成

3. 中断服务

- 保护CPU现场；→ 执行中断服务程序；→ EI指令；→ 恢复CPU现场；

EI指令

4. 中断返回


- 恢复断点现场，返回主程序继续执行；

IRET指令

对中断服务程序中用到的内部寄存器进行保护与恢复；  
由中断服务程序的编写者通过入/出栈指令完成。

# >>> 8086系统的中断向量设置

- 中断向量      中断服务程序的入口地址
  - 4个字节，为中断服务程序的段地址和偏移地址；
- 中断向量表      集中存放所有中断向量的存储区
  - 物理地址为0~3FFH的主存区域，共1024个单元；
- 中断类型号      中断向量在中断向量表中的序号
  - 共256个中断向量，中断类型号分别为0-255；
- CPU响应中断的过程
  - ① 中断响应期间，由中断源提供中断类型号n；
  - ② CPU获得n，计算 $n \times 4$ ，得到向量地址；
  - ③ 查中断向量表，获得中断向量；
  - ④ 使用中断向量为CS、IP赋值，CPU即转向中断服务程序执行；



# >>> TEC-XP实验箱的中断向量设置

## ➤ 实验箱共提供3个外部中断源

- 实验箱右下角有三个无锁按键，从左到右分别为P1、P2、P3，优先级依次升高；

## ➤ P1、P2、P3中断向量采用向量地址法产生

- 向量地址分别为2404H、2408H、240CH；
- 对应地址中存放一条转移指令，转向对应的中断服务程序；

## ➤ CPU响应中断的过程

- P1、P2、P3按键被按下时，即产生中断请求；
- 若对应中断未被屏蔽，CPU访问对应的向量地址获取向量（转移指令）；
  - ◆ 中断请求产生前需根据中断服务程序的位置，修改该转移指令；
- CPU执行该条转移指令，即转向中断服务程序进行中断服务；



# >>> 中断处理过程中的问题（4个）

## ➤ 第一个问题：中断请求问题

- CPU只有在**一条指令执行完毕**时，才能处理中断请求。每个中断源的请求状态由一个**中断请求触发器**记录。

## ➤ 第二个问题：中断返回问题

中断返回时再恢复断点状态

- 为了保证中断服务程序执行完毕后，能够正确地返回到原断点位置，则必须**保存PC和当前CPU的状态到堆栈中**。

## ➤ 第三个问题：中断优先权管理问题

对中断源的优先权管理

- CPU在**中断响应期间**，为了避免其他中断请求导致系统混乱，系统中必须有**中断屏蔽触发器**，屏蔽其他外设中断请求。

## ➤ 第四个问题：软硬件配合问题

- 中断处理过程是由**硬件和软件**结合来完成的；
- 中断请求与响应由硬件实现，中断处理与返回由软件实现。

## >>> 8.3.3 程序中断方式的基本I/O接口

### ➤ 接口内部组成

- 数据缓冲寄存器;
- 就绪触发器RD;
- 忙状态触发器BS;
- 允许中断触发器EI;
- 中断向量产生逻辑;

### ➤ CPU的相应部件

- 中断请求触发器IR;
- 中断屏蔽触发器IM;

### ➤ 程序中断的数据传送过程:

CPU启动外设, 随后执行主程序


→ 外设准备就绪后, 向CPU请求中断

→ CPU响应中断, 执行中断服务程序完成数据传送

→ 传送完成, 接口复位状态标志, CPU继续执行主程序。



程序  
中断  
方式  
数据  
传送  
示意  
图



## >>> 程序中断方式数据传送过程

- ① CPU向接口发送控制命令，使忙状态置位，就绪状态复位；
- ② 接口向外设发送启动信号，外设开始准备数据；
- ③ 外设将准备好的数据送入接口；
- ④ 数据传送完成，外设向接口发回结束信号，使就绪状态置位；
- ⑤ 若接口允许触发器有效，则产生中断请求，提交给CPU；
- ⑥ CPU执行完成一条指令，检测中断请求信号；
- ⑦ 若CPU允许该中断响应，则发回响应信号中断响应期间，同时硬件自动关中断；
- ⑧ 接口向CPU提供中断向量；
- ⑨ CPU执行中断服务程序，将数据读入；
- ⑩ 中断返回后，接口内部的就绪状态、忙状态复位；同时CPU复位该设备的屏蔽位。

# >>> 中断处理的策略

➤ 根据计算机系统中断处理的策略的不同，可分为：

- 单级中断系统

所有的中断源都属于同一个级别，不允许有中断嵌套；

- 多级中断系统

中断源分为不同的级别，可以发生中断嵌套，高优先权的中断源请求可以打断低优先权的中断服务；

➤ 实现方法


- 进入中断服务时的中断屏蔽设置；



## >>> 8.3.4 单级中断


➤ 单级中断系统中，所有中断源属于同一个级别，不允许发生中断嵌套。

○ 一旦有中断响应，则在该中断服务结束前，所有中断请求都不接受。



## >>> 8.3.5 多级中断

- 当CPU正在执行某个中断服务程序时，系统中又出现了新的中断请求，CPU再次响应新中断请求；
  - 暂停当前的中断服务程序，转去执行新的中断服务程序；
  - 前提：新请求中断优先级更高；
- 多级中断需要优先权的控制和判断。



# >>> 一维多级中断结构

## ➤ 一维多级中断结构

- 每级仅有一个中断源;

## ➤ 中断屏蔽触发器IM

- 决定对应级别中断源是否能够被响应;

## ➤ 当某中断源请求被响应时


- 设置同级和低级中断源的IM=1, 不能嵌套;

- 设置高级中断源的IM=0, 可以嵌套。

- 当设备A的请求被响应时,  $IM_2IM_1IM_0=111$ ;

当设备D的请求被响应时,  $IM_2IM_1IM_0=011$ ;


当设备G的请求被响应时,  $IM_2IM_1IM_0=001$ ;



# >>> 二维多级中断结构

## ➤ 二维多级中断结构

- 每级包含多个中断源;
- 同级中断源不能嵌套;
- 若设备E、F、H同时请求;
  - 先响应设备E;
- 此时, 若设备D请求中断;
  - 不响应设备D;
- 若设备B请求中断;
  - 则暂停设备E的中断服务, 嵌套响应设备B的请求;



# >>> 中断请求/屏蔽寄存器

- 每一级中断源，中断管理系统中都会有一个对应中断请求触发器和中断屏蔽触发器，用于管理当前该中断源的状态；
  - 中断请求触发器：1——有请求；0——无请求；
  - 中断屏蔽触发器：1——被屏蔽；0——未被屏蔽；
- 若系统中共有 $n$ 级中断，则有两个 $n$ 位中断请求寄存器和中断屏蔽寄存器；
  - CPU响应中断时，系统需要进行优先权控制，实现正常的中断嵌套；
    - ◆ 置“1”（关闭）本级和低级的中断屏蔽触发器；
    - ◆ 清“0”（开放）更高级的中断屏蔽触发器；

## >>> 课本P272 【例8.2】

如图8.12(b)的二维中断系统中。问：


1. 中断情况下，CPU和设备的优先级如何考虑？  
请按降序排列各设备的中断优先级。

○在中断情况下，CPU的优先级最低；

○各设备的优先次序为

$(A \rightarrow B \rightarrow C) \rightarrow (D \rightarrow E \rightarrow F) \rightarrow (G \rightarrow H \rightarrow I) \rightarrow \text{CPU}$

**\*\*括号中的为同级中断源，不可进行中断嵌套，但同时请求时，由连接顺序决定响应优先权；**




## >>> 课本P272 【例8.2】

如图8.12(b)的二维中断系统中。问：

2. 若CPU现执行设备B的中断服务程序，则 $IM_2$ 、 $IM_1$ 、 $IM_0$ 的状态是什么？

如果CPU执行设备D的中断服务程序，则 $IM_2$ 、 $IM_1$ 、 $IM_0$ 的状态又是什么？

- 由于设备B的优先权最高，则在执行设备B的中断服务时要禁止同级和低级所有中断源的请求，因此 $IM_2IM_1IM_0=111$ ；
- 若执行设备D的中断服务，则设备A、B、C均可发生中断嵌套，因此 $IM_2IM_1IM_0=011$ ；





## >>> 课本P272 【例8.2】

如图8.12(b)的二维中断系统中。问：

3. 每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么措施可以实现？


○ 每一级的IM只能对同级所有设备进行屏蔽，无法实现对个别设备的单独屏蔽；

○ 若要单独屏蔽个别设备，则可在该设备的接口中实现，将接口内的EI（中断允许标志）清0；

4. 若要使设备C一提出中断请求，CPU立即响应，则应如何调整？

○ 使设备C的优先级最高，即可满足题目要求；

○ 可将设备C单独设置为第3级中断，并令 $IM_3=0$ 即可。





## 2010年考研408真题第21题

单级中断系统中，中断服务程序执行顺序是（ ）

I、保护现场

II、开中断

III、关中断

IV、保存断点

V、中断事件处理

VI、恢复现场

VII、中断返回

**A** I → V → VI → II → VII

**B** III → I → V → VII

**C** III → IV → V → VI → VII

**D** IV → I → V → VI → VII

提交

## 2017年考研408真题第22题

下列关于多重中断系统的叙述中，错误的是（ ）

- ☐ A 在一条指令执行结束时响应中断
- ☒ B 中断处理期间CPU处于关中断状态
- ☐ C 中断请求的产生与当前指令的执行无关
- ☐ D CPU通过采样中断请求信号检测中断请求

提交

# >>> 多级中断的中断屏蔽技术

## ➤ 关中断

- 即使存在中断请求，CPU也不会响应；

  - ◆ CPU关中断的条件：置IF=0（STI指令实现）

- 仅对可屏蔽中断源而言；

## ➤ 中断屏蔽

- 用程序方式有选择地封锁某些中断源，而允许另一些中断响应。

## ➤ 实现多级中断的条件

由屏蔽字决定是否有权中断

- ① 提前设置“开中断”指令。

- ② 优先级高的中断请求**有权**中断优先级低的中断服务。

# >>> 多级中断的中断屏蔽技术

## ➤ 中断屏蔽的实现方法：

- 设各中断源优先级从高到低依次为：L7、L6、L5、L4、L3、L2、L1、L0；

- 当响应L3中断时，L3的中断屏蔽字为：00001111

  - ◆ 即屏蔽L3~L0的请求，允许L7~L4的中断嵌套；

## ➤ 改变优先级的方法：修改屏蔽字

- 欲使中断源L2的优先权高于L3；

- 则可设置L3的屏蔽字设为：00001011

  - L2的屏蔽字设为：00001111

# >>> 中断屏蔽技术举例

例：某机有5个中断源L0~L4，按中断响应优先级从高到低为L<sub>0</sub>→L<sub>1</sub>→L<sub>2</sub>→L<sub>3</sub>→L<sub>4</sub>，现要求将中断处理次序改为L<sub>1</sub>→L<sub>3</sub>→L<sub>4</sub>→L<sub>0</sub>→L<sub>2</sub>，请写出各中断源的屏蔽字。

| 中断源            | 屏蔽字 (M <sub>0</sub> M <sub>1</sub> M <sub>2</sub> M <sub>3</sub> M <sub>4</sub> ) |
|----------------|-----------------------------------------------------------------------------------|
| L <sub>0</sub> | 10100                                                                             |
| L <sub>1</sub> | 11111                                                                             |
| L <sub>2</sub> | 00100                                                                             |
| L <sub>3</sub> | 10111                                                                             |
| L <sub>4</sub> | 10101                                                                             |

## 2011年考研408真题第21题

某计算机有五级中断 $L_4 \sim L_0$ ，中断屏蔽字为 $M_4M_3M_2M_1M_0$ 。若中断响应优先级从高到低的顺序是 $L_0 \rightarrow L_1 \rightarrow L_2 \rightarrow L_3 \rightarrow L_4$ ，且要求中断处理优先级从高到低的顺序是 $L_4 \rightarrow L_0 \rightarrow L_2 \rightarrow L_1 \rightarrow L_3$ ，则 $L_1$ 的中断处理程序中设置的中断屏蔽字是（ ）

A 11110

B 01101

C 00011

D 01010

提交

## 8.4 DMA方式

---

(Direct Memory Access, 直接内存访问)

8.4.1 DMA的基本概念

8.4.2 DMA传送方式

8.4.3 基本的DMA控制器

8.4.4 DMAC的类型

## >>>8.4.1 DMA的基本概念

### ➤DMA方式 磁盘与主存之间的数据传送

- 完全由硬件（DMA控制器，DMAC）控制的主存与外设之间直接数据传送；
- DMAC取代CPU，接管系统总线的使用权，负责DMA传送的全过程；
- 主存和外设之间直接利用系统总线传送数据，所交换的数据不经过CPU。

### ➤DMA特点

- 以增加硬件的复杂性和成本为代价来提高数据传送效率的；
- 速度快，但硬件复杂度高。

### ➤适用场合

- 适用于需要高速大批量数据传送的系统中；



# >>> DMAC的两种工作状态

## ➤ DMAC的被动态

○ DMAC没有获取总线控制权时的状态；

◆ DMAC和系统中其他设备一样，也是系统的受控者；

○ 被动态下，CPU对DMAC的操作：


◆ DMA传送之前，CPU设置DMAC的工作模式（写命令字）；

◆ DMA传送之后，CPU读取DMAC的工作状态（读状态字）。

## ➤ DMAC的主动态

○ DMAC取代CPU，获取总线控制权时的状态；

○ DMAC使用系统总线控制存储器、外设之间的数据传送。



# >>> DMA传送的过程

## ①总线申请阶段

- DMA传送之前，DMAC向CPU申请总线使用权；

## ②总线响应阶段


- 总线建立阶段——CPU将总线使用权转让给DMAC；

## ③数据传送阶段

- DMAC利用系统总线控制数据传送；

## ④传送结束阶段

- DMA传送结束，DMAC归还系统总线使用权；



# >>> DMA方式和中断控制方式的区别

## ➤ 数据传送的实现方式

○ 中断——程序传送；DMA——硬件实现；

## ➤ CPU响应请求的时间

○ 中断——一个指令周期结束；DMA——一个总线周期结束；

## ➤ 请求的目的

○ 中断——CPU的服务；DMA——总线的使用权；

## ➤ 是否需要保护现场

○ 中断——需要；DMA——不需要（CPU不参与数据传送）；

## ➤ 对于不需要访存的现行程序的影响

○ 中断——延迟现行程序的执行；DMA——无影响（但影响CPU访存）；

## ➤ DMA的优先权高于中断的优先权。

## >>> 8.4.2 DMA传送方式


### (1) 停止CPU访问方式（连续方式）

#### ➤ 工作过程

- DMA传送期间，由DMAC长期占用总线，CPU不能访存；

#### ➤ 特点

- 控制简单，适用于高速外设的数据成组传送；




### (2) 周期挪用方式（单字节方式）

#### ➤ 工作过程

- 通过多次挪用一个或几个主存周期，分别完成成块数据传送。

#### ➤ 特点：

- 主存使用效率较高，外设较CPU具有更高的访存优先权；
- 每次挪用主存周期都需要重新申请总线；



## >>> 8.4.2 DMA传送方式

### (3) DMA与CPU交替访存方式

#### ➤ 工作过程


- 将CPU的工作周期一分为二，分别用于DMA和CPU访存；

#### ➤ 特点：

- 对主存的访问时间不会发生冲突，也不需要总线控制权的申请建立和归还过程；

#### ➤ 透明DMA方式


- DMA传送不影响CPU的工作；



## >>> 8.4.3 DMA控制器

### ➤ DMAC的工作:

- 接受外设的DMA请求，并向CPU申请总线使用权；
- 接管系统总线使用权后，利用总线，控制主存和外设之间的直接数据传送；
- 完成数据传送后，交还总线使用权给CPU。



# >>> DMAC的组成部件

## ➤ 地址寄存器和字节计数器

- CPU对DMAC初始化时，写入初值；
- DMA传送时，由此控制DMA传送的位置和字节数；

## ➤ 数据暂存器

- 外设与主存交换数据时，直接通过数据总线传送，不用该暂存器；
- 主存与主存交换数据时，数据需要在DMAC内部中转，使用该暂存器；

## ➤ DMA请求标志

- 记录DMAC所管理外设的DMA请求信号；

## ➤ DMA传送终止机制


- DMAC内部字节计数值为0时，产生传送完成信号EOP。

## >>> 8.4.4 DMAC的类型

### 1. 选择型DMAC

#### ➤ 特点

- 物理上，可以连接多个设备；
- 逻辑上，只允许连接一个设备；
- 选择型DMAC相当于增加了一个逻辑开关；
- 只增加少量硬件，可实现为多个设备服务的目的；
- 适用于数据传输率很高的设备；







# >>> 多路型DMAC

## ➤ 特点

- 物理上，可以连接多个设备；
  - 逻辑上，也允许多个设备同时工作；
- 各设备以字节交叉方式进行数据传送；
- DMAC内部需要多组寄存器；
- 设备对DMAC的请求可采用链式，或独立请求方式；



## 2011年考研统考第22题

某机主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次至少500时钟周期。设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O时间占整个CPU时间的百分比至少是（ ）

☐ A 0.02%

☐ B 0.05%

☒ C 0.20%

☐ D 0.50%

提交

## 2020年考研408真题第22题

若设备采用周期挪用DMA方式进行输入和输出，每次DMA传送的数据块大小为512字节，相应的I/O接口中有一个32位数数据缓冲寄存器。对于数据输入过程，下列叙述中，错误的是（ ）

- ☐ A 每准备好32位数据，DMA控制器就发出一次总线请求
- ☐ B 相对于CPU，DMA控制器的总线使用权的优先级更高
- ☒ C 在整个数据块的传送过程中，CPU不可以访问主存储器
- ☐ D 数据块传送结束时，会产生“DMA传送结束”中断请求

提交

## >>> 2009年考研408真题第43题

43. (8分) 某计算机主频为500MHz，CPI为5(即执行每条指令平均需要5个时钟周期)。假设某外设的数据传速率为0.5MB/S，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。
- (1) 在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？
  - (2) 当该外设的数据传输率达到5MB/S时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？

# >>> (1) 在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？

➤ CPU每次中断所需的时钟周期数为：

○  $(18+2) \times 5 = 100$

➤ 外设数据传输率0.5MB/s，每次中断传送32位数据；

○ 外设每秒申请中断的次数为：

$$0.5\text{MB} / 4\text{B} = 125000$$

➤ 1秒钟内用于中断的时钟周期数为：

○  $100 \times 125000 = 12.5\text{M}$

➤ CPU用于外设I/O的时间占整个CPU时间的百分比：

○  $12.5\text{M} / 500\text{M} = 2.5\%$

➤➤➤ (2) 当该外设的数据传输率达到5MB/S时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？

➤ 1秒钟内需产生的DMA次数为：

○  $5\text{MB}/5000\text{B}=1000\text{次}$

计算机主频  
为500MHz

➤ 1秒钟内CPU用于DMA处理的总时钟周期数为：

○  $1000*500=0.5\text{M个时钟周期}$

➤ CPU用于外设的时间占整个CPU时间的百分比为：

○  $0.5\text{M}/500\text{M}=0.1\%$

# >>> 本章小结

- 了解IO系统的作用和基本结构，能够对应到计算机系统中实物设备；
  - 接口与端口；CPU对IO设备访问过程中接口和端口的作用；
- 理解IO系统基本数据传送方式的原理和特点；
  - 程序查询传送方式、程序中断传送方式、DMA方式；
- 能够使用不同的指令系统编写程序查询传送方式的数据传送程序；
- 掌握中断系统的原理、中断处理过程，及单级、多级中断特点；
  - 识别并分类中断源；理解中断向量的作用；清楚中断处理过程中开关中断的状态；
- 理解DMA传送过程，清楚三种不同的DMA传送方式的特点；
- 能够计算不同IO传送方式的数据传送效率；