数季电路与逻辑设计

Digital circuit and logic design

● 第八章 可编程逻辑器件

主讲教师 何云峰



■提纲





可编程只读存储器PROM



可编程逻辑阵列PLA



其他低密度可编程逻辑器件





低密度可编程逻辑器件

可编程逻辑阵列PLA



PLA: Programmable Logic Array



对于大多数逻辑函数而言,并不需要使用全部最小项



PROM的"与" 阵列固定地产生n个输入变量的全部最小项



"与"阵列没有获得充分利用,芯片面积造成浪费





PLA的逻辑结构



"与"阵列 + "或"阵列



"与"阵列和"或"阵列都是可编程的



n个输入变量的"与"阵列通过编程提供需要的P个"与"项



"或"阵列通过编程形成"与-或"函数表达式



由PLA实现的函数式是最简 "与-或"表达式



PLA的存储容量



与输入变量个数和输出端个数有关



还和它的"与"项数(即与门数)有关



描述方式: n(输入变量数)—p(与项数)—m(输出端数)



容量为3-6-3,表示3个输入,3个输出,能够产生6个与项



常见的容量



16-48-8




14-96-8






容量为3 - 6 - 3的PLA的逻辑结构图和阵列图







逻辑结构图

阵列图










相对PROM而言, PLA更灵活、更经济、结构更简单



PLA设计组合逻辑电路



根据最简表达式中的不同"与项"以及各函数最简"与-或"表 达式 确定"与"阵列和"或"阵列,并画出阵列逻辑图







用PLA设计一个代码转换电路,将一位十进制数的8421码转换 成余3码。





ABCD----表示8421码



WXYZ----表示余3码





列出真值表

8421码	余3码
ABCD	WXYZ
0000	0011
0001	0100
0010	0101
0011	0110
0100	0111
0101	1000
0110	1001
0111	1010

8421码	余3码
ABCD	WXYZ
1000	1011
1001	1100
1010	dddd
1011	dddd
1100	dddd
1101	dddd
1110	dddd
1111	d d d d







$$W = A + BC + BD$$




$$X = \overline{B}C + \overline{B}D + B\overline{C}\overline{D}$$

$$Y = CD + \overline{C}\overline{D}$$

$$Z = \overline{D}$$

阵列逻辑图





$$W = A + BC + BD$$



$$X = \overline{B}C + \overline{B}D + B\overline{C}\overline{D}$$




$$Y = CD + \overline{C}\overline{D}$$



$$Z = \overline{D}$$







数季电路与逻辑设计

Digital circuit and logic design

● 谢谢,祝学习快乐!

主讲教师 何云峰



■提纲





PLD概述



低密度可编程逻辑器件



高密度可编程逻辑器件

