数季电路与逻辑设计

Digital circuit and logic design

● 第五章 同步时序逻辑电路

主讲教师赵贻竹



本章知识要点





■提纲





时序逻辑电路概述



同步时序逻辑电路分析



同步时序逻辑电路设计






若逻辑电路在任何时刻产生的稳定输出信号不仅与电路 该时刻的输入信号有关还与电路过去的输入信号有关,则称 为时序逻辑电路。









■ 时序逻辑电路一般结构









- 输出信号: Z_1, \ldots, Z_m
- "状态" : y₁,... , y_s



时序逻辑电路的状态 y_1 ,... , y_s 是存储电路 对过去输入信号记忆的结果



随着外部信号的作用而变化




在对电路功能进行研究时,通常将某一时刻 的状态称为"现态",记作 y^n ,简记为y




将在某一现态下,外部信号发生变化后到达 的新的状态称为"次态",记作 y^{n+1}





- 输入信号: X_1, \ldots, X_n
- 輸出信号: Z₁,..., Zm
- "状态": y₁,..., y_s
- 激励信号: Y_1, \dots, Y_r
- 时钟脉冲信号:CP
 - 2 是否存在取决于时序逻辑电路的类型







时序逻 电路输出 电路的工 输入信号 辑电路 对输入的 的分类 作方式 的形式 依从



按照电路的工作方式分类


电路中有统一的定时信号, 存储器件采用时钟控制触发器,电路状态在时钟脉冲控制下同时发生转换

同步时序逻辑电路:


电路中没有统一的时钟信号同步, 电路输入信号的变化将直接导致电路状态的变化


异步时序逻辑电路:













在研究同步时序逻辑电路时,通常不把 同步时钟信号作为输入信号处理,而是将它 当成一种默认的时间基准。



同步时序电路中的现态与次态是针对某个时钟脉冲而言的

态 现 (present state)

指时钟脉冲作用之后电 路到达的状态


> 次 态 (next state)



指时钟脉冲作用之前电 路所处的状态



同步时序电路中的现态与次态是针对某个时钟脉冲而言的





同步时序逻辑电路对时钟的要求









按照电路输出与输入的依从关系分类























数字电路 与逻辑设计

















Moore型电路则是将 全部输入转换成电路 状态后再和输出建立 联系

出之间存在直接联系

时序逻辑电路没有专 门的外部输出信号, 而是以电路状态作为 输出

Moore型电路 所有的输入 —— 状态y —— 输出




按照电路输入信号的形式划分



脉冲型



电平型









典型的 时序逻辑电路



数季电路与逻辑设计

Digital circuit and logic design

● 谢谢,祝学习快乐!

主讲教师赵贻竹

