# 数季电路与逻辑设计

Digital circuit and logic design

● 第七章 中规模通用集成电路及其应用

主讲教师 何云峰



# 本章知识要点



# ■提纲





# 常用中规模组合逻辑电路



常用中规模时序逻辑电路



常用中规模信号产生与变换电路



# ■提纲





# 常用中规模组合逻辑电路

二进制并行加法器

译码器


编码器

多路选择器

多路分配器



常用中规模组合逻辑电路







#### ■ 常用中规模组合逻辑电路

# 二进制并行加法器



一种能并行产生两个二进制数算术和的组合逻辑部件

#### 按进位方式分类

串行进位二进制并行加法器

超前进位二进制并行加法器




# 串行进位二进制并行加法器



由全加器级联构成



高位的进位输入依赖于低位的进位输出




# 串行进位二进制并行加法器




由全加器级联构成



高位的进位输入依赖于低位的进位输出





#### 构成思想



由全加器的结构,第i位全加器的进位输出函数表达式为

$$C_i = \overline{A_i} B_i C_{i-1} + A_i \overline{B_i} C_{i-1} + A_i B_i \overline{C_{i-1}} + A_i B_i C_{i-1}$$

$$=(A_i \oplus B_i)C_{i-1} + A_iB_i$$



令 
$$A_i \oplus B_i \to P_i$$
 (进位传递函数)

$$A_iB_i \to G_i$$
 (进位产生函数)



则有 
$$C_i = P_i C_{i-1} + G_i$$





$$C_i = f(P_i, G_i, C_0)$$



 $C_i$ 只跟 $A_i$ ,  $B_i$ ,  $C_0$ 有关,可同步生成各位进位



$$C_1 = P_1 C_0 + G_1$$

$$C_2 = P_2 C_1 + G_2 = P_2 P_1 C_0 + P_2 G_1 + G_2$$

$$C_3 = P_3C_2 + G_3 = P_3P_2P_1C_0 + P_3P_2G_1 + P_3G_2 + G_3$$


$$C_4 = P_4 C_3 + G_4 = P_4 P_3 P_2 P_1 C_0 + P_4 P_3 P_2 G_1 + P_4 P_3 G_2 + P_4 G_3 + G_4$$





# 典型芯片



#### 四位超前进位并行加法器74283








74283芯片的逻辑符号














二进制被加数  $---A_4$ 、 $A_3$ 、 $A_2$ 、 $A_1$ 










二进制被加数  $---A_4$ 、 $A_3$ 、 $A_2$ 、 $A_1$ 



二进制加数——  $-B_4$ 、 $B_3$ 、 $B_2$ 、 $B_1$ 





# 输入




二进制被加数  $---A_4$ 、 $A_3$ 、 $A_2$ 、 $A_1$ 



二进制加数——  $-B_4$ 、 $B_3$ 、 $B_2$ 、 $B_1$ 



来自低位的进位输入 $---C_0$ 





# 输入



二进制被加数  $---A_4$ 、 $A_3$ 、 $A_2$ 、 $A_1$ 



二进制加数——  $-B_4$ 、 $B_3$ 、 $B_2$ 、 $B_1$ 




来自低位的进位输入 $---C_0$ 

# 输出



和  $---F_4$ 、 $F_3$ 、 $F_2$ 、 $F_1$ 



# 输入



二进制被加数  $---A_4$ 、 $A_3$ 、 $A_2$ 、 $A_1$ 



二进制加数——  $-B_4$ 、 $B_3$ 、 $B_2$ 、 $B_1$ 



来自低位的进位输入 $---C_0$ 


#### 输出



和  $---F_4$ 、 $F_3$ 、 $F_2$ 、 $F_1$ 



向高位的进位输出---FC4









分

析

用4位二进制并行加法器设计一个将8421码转换成余3码的代码转 换电路。



余3码是由8421码加3后形成的代码



用4位二进制并行加法器实现



输入端A4、A3、A2和A1接8421码




输入端B4、B3、B2和B1接二进制数0011(3)




进位输入端C0接上"0"













分

析

用4位二进制并行加法器设计一个4位二进制并行加法/减法器。



被加数(或被减数):  $A = a_4 a_3 a_2 a_1$ 



加数(或减数):  $B = b_4b_3b_2b_1$ 





功能选择变量M: M=0, A+B= a<sub>4</sub>a<sub>3</sub>a<sub>2</sub>a<sub>1</sub> + b<sub>4</sub>b<sub>3</sub>b<sub>2</sub>b<sub>1</sub> + 0

M=1,  $A-B=a_4a_3a_2a_1+b_4b_3b_2b_1+1$ 






和(差):

$$S = s_4 s_3 s_2 s_1 = a_4 a_3 a_2 a_1 + (M \oplus b_4)(M \oplus b_3)(M \oplus b_2)(M \oplus b_1) + M$$

# 逻辑电路图







用一个4位二进制并行加法器和六个与门设计一个乘法器 实现A×B,其中 A =  $a_3a_2a_1$ , B =  $b_2b_1$ 





Max(A) = 111



Max(B) = 11




 $Max(A \times B) = 10101$ 




输出: Z<sub>5</sub>Z<sub>4</sub>Z<sub>3</sub>Z<sub>2</sub>Z<sub>1</sub>



# 两数相乘求积过程











用4位二进制并行加法器设计一个用余3码表示的1位十进制数加法器





两个余3码相加,可产生正确进位,但需对结果进行修正



若相加结果无进位产生,则"和"需要减3 (+1101)



若相加结果有进位产生,则"和"需要加3 (+0011)

析



两片4位二进制并行加法器





一片相加



-片修正







# 数季电路与逻辑设计

Digital circuit and logic design

● 谢谢,祝学习快乐!

主讲教师 何云峰

