数季电路与逻辑设计

Digital circuit and logic design

● 第四章 组合逻辑电路

主讲教师赵贻竹



■提纲











组合逻辑电路设计




组合逻辑电路的险象













延迟时间



信号经过任何逻辑门和导线都会产生时间延迟



当电路所有输入达到稳定状态时,输出并不是立即达到稳定状态

与信号经过的门的级数有关与具体逻辑门的时延大小有关

与导线的长短有关







■竞争现象与险象的产生




由于延迟时间的影响,输入信号经过不同路径到达输出端的时间有先有后的现象。



广义理解: 多个信号到达某一点有时差的现象







■竞争现象与险象的产生




由竞争导致的错误输出信号。

- 组合电路中的险象是一种瞬态现象
- 表现为在输出端产生不应有的尖脉冲,暂时地破坏正常逻辑关系
- 一旦瞬态过程结束,即可恢复正常逻辑关系











析



$$F = AB + \bar{A}C$$





假设输入变量B=C=1, $F=A+\bar{A}$



当考虑时间延迟时


实际输入、输出关系又将怎样呢?



















当A由高电平变为低电平时,同样在e和g处发生竞争



e和g同时为低电平,使输出F产生一个负脉冲







静态险象



在输入变化而输出不应发 生变化的情况下,输出端 产生的短暂的错误输出

险象的分类



在输入变化而输出应该发 生变化的情况下,输出在 变化过程中产生的短暂的 错误输出

动态险象



■险象的分类


按错误输出脉冲信号的极性划分







■险象的分类





数季电路与逻辑设计

Digital circuit and logic design

● 谢谢,祝学习快乐!

主讲教师 赵贻竹

