数季电路与逻辑设计

Digital circuit and logic design

● 第六章 异步时序逻辑电路

主讲教师 赵贻竹



提纲





时序逻辑电路概述



脉冲异步时序逻辑电路分析与设计



电平异步时序逻辑电路分析

脉冲异步时序电路和同步时序电路共同点

电路对过去输入信号的记忆由触发器的状态体现

逻辑门加反馈回路

电路状态的转换是在脉冲 作用下实现的

- 在同步时序电路中,电路的状态转换 受统一的时钟脉冲控制
- 脉冲异步时序电路中规定输入信号为脉冲信号,即控制电路状态转换的脉冲由电路输入端直接提供



电平信号



电平信号是指信号的"0"值和"1"值的持续时间是随意的,它以电位的变化作为信号的变化




脉冲信号的"1"值仅仅维持一个固定的短暂时刻,它以脉冲信号的有、无标志信号的变化

脉冲信号










• 电平异步时序逻辑电路的结构特点





组成



逻辑门加反馈回路



• 电平异步时序逻辑电路的结构特点



输入信号: $x_1,...$, x_n



输出信号: $Z_1,...$, Z_m



激励状态: Y_1, \dots, Y_r




二次状态: y_1, \dots, y_r



反馈回路中的时间延迟:

 $\Delta t_1, \ldots, \Delta t_r$



构 特 结 点




电路的二次状态和激励状 态仅仅相差一个时间延迟



二次状态y是激励状态Y 经过延迟∆t后的"重现"



稳定状态下,激励状态与 二次状态相同,即y=Y



构 特 结 点




输入信号的一次变化可能 引起二次状态的多次变化




电路在状态转换过程中存 在稳定状态和非稳定状态

稳定状态: Y = y

非稳定状态:Y≠y








输入信号的约束



不允许两个或两个以上输 入信号同时发生变化 因为客观上不可能有准确的"同时", 而微小的时差都可能使最终到达的状态 不确定







输入信号的约束



不允许两个或两个以上输 入信号同时发生变化



因为客观上不可能有准确的"同时", 而微小的时差都可能使最终到达的状态 不确定



输入信号变化引起的电路 响应必须完全结束后,才 允许输入信号再次变化



必须使电路进入稳定状态后,才允许输入信号发生变化





电平异步时序逻辑电路的描述方法



逻辑函数表达式



$$Z_i = f_i (x_1, ..., x_n, y_1, ..., y_r)$$



$$i=1,\ldots,m$$




$$Y_j = g_j (x_1,...,x_n,y_1,...,y_r)$$



$$j = 1, ..., r$$



$$y_j(t + \Delta t_j) = Y_j(t)$$



• 电平异步时序逻辑电路的描述



一种以卡诺图的格式反映电路输出信号、激励状态 与电路输入信号、二次状态之间关系的一种表格。

■ 电平异步时序逻辑电路的描述

流 程 表

	Me	aly型济	程表	
二次	激励状态/输出			
二次 状态			输入x	
	-			
у			Y/Z	
	0.0			
	- 1	-		

	Мо	ore型流程表	
二次		<i>t</i> A111	
二次 状态		输入x	输出
\searrow			/-
У		Υ	Z
4			

■电平异步时序逻辑电路的描述

将表中与二次状态 相同的激励状态加上圆 圈,以表示电路处于稳 态,否则处于非稳态

注意

将一位输入的各种取值按代码相邻的关系排列(与卡诺图相同),以表示输入信号只能在相邻位置上发生变化

电平异步时序逻辑电路的描述



做出或非门构成的基本R-S触发器的流程表。



激励方程 $Y = S + \bar{R}y$



约束方程 RS = 0

1	二次状态	激励状态と				<i>‡</i> ∆ш 7
ı	У	RS=00	RS=01	RS=11	RS=10	輸出Z
1	0	0	1	d	0	0
	1 4	1	1	d	0	1



■ 电平异步时序逻辑电路的描述

流程表能详细反映电路的工作过程及工作特点!

二次状态 y ₂ y ₁	激励状态 Y_2Y_1 /输出 Z				
	$x_2x_1=00$	$x_2x_1=01$	$x_2x_1=11$	$x_2x_1=10$	
00	00/1	01/1	11/0	10/0	
01	11/0	01/0	11/0	10/0	
11	10/0	10/0	11/0	11/0	
10	00/1	10/0	11/0	11/0	



流程表并不能清晰地反映电路的逻辑功能!



■电平异步时序逻辑电路的描述



反映稳定总态之间转移关系及相 应输出的一种有向图

指电路输入和二次状态的组合, 记作(x,y)

态 冬



■ 电平异步时序逻辑电路的描述

总 态 图

电平异步时序逻辑电路的逻辑功能,是由该电路在输入作用下各稳定总态之间的转移关系以及各时刻的输出来体现的,总态图能够清晰地描述一个电路的逻辑功能。




电平异步时序逻辑电路的描述



R-S触发器的流程表所对应的总态图。

二次状态	激励状态と				输出 <i>Z</i>
У	<i>RS</i> =00	<i>RS</i> =01	<i>RS</i> =11	<i>RS</i> =10	制山乙
0		1	d	0	0
1	1		d	0	1



数季电路与逻辑设计

Digital circuit and logic design

● 谢谢,祝学习快乐!

主讲教师 赵贻竹

