数季电路与逻辑设计

Digital circuit and logic design

● 第七章 中规模通用集成电路及其应用

主讲教师 何云峰



■提纲









常用中规模组合逻辑电路

凇 加法器 译码器 编码器

28 多路选择器 多路分配器

常用中规模时序逻辑电路

置 计数器

器 寄存器

常用中规模信号产生与变换电路



■提纲









常用中规模组合逻辑电路

- 凇 加法器 译码器 编码器
- 28 多路选择器 多路分配器
- 常用中规模时序逻辑电路
 - 鴷 计数器



常用中规模信号产生与变换电路



中规模组合逻辑电路



广义的来说, 计数器是一种能在输入信号作用下依次通过 预定状态的时序逻辑电路。就一般的集成电路计数产品而言, 计数器是一种对输入脉冲进行计数的时序逻辑电路。

- **议** 计数的脉冲信号称作"计数脉冲"
- 计数器中的"数"是用触发器的状态组合来表示的
- 议 计数器在运行时,所经历的状态是周期性的
- ※ 总是在有限个状态中循环
- 一次循环所包含的状态总数称为计数器的 "模"





计数器的类型





同步计数器





计数器的类型







十进制计数器





■ 计数器的类型





加法计数器

减法计数器

加减可逆计数器



■计数器





计数器

典型芯片74193



4位二进制同步可逆计数器



功能




清除




预置

累加计数


累减计数




引	脚名称	功能说明		
	CLR	清除		
	LD	预置控制		
输入端	D C B A	预置初值		
	CP _U	累加计数脉冲(正脉冲)		
	CP _D	累减计数脉冲(正脉冲)		
	$Q_D Q_C Q_B Q_A$	计数值		
输出端	$\overline{Q_{cc}}$	进位输出(负脉冲)		
	$\overline{Q_{\mathit{CB}}}$	借位输出(负脉冲)		




引	脚名称	功能说明		
	CLR	清除		
	LD	预置控制		
输入端	D C B A	预置初值		
	CP _U	累加计数脉冲(正脉冲)		
CP _U 累加计数脉冲()	累减计数脉冲(正脉冲)			
	$Q_D Q_C Q_B Q_A$	计数值		
输出端	$\overline{Q_{cc}}$	进位输出(负脉冲)		
	$\overline{Q_{\mathit{CB}}}$	借位输出(负脉冲)		




引	脚名称	功能说明
	CLR	清除
_	LD	预置控制
输入端	D C B A	预置初值
	CP _U	累加计数脉冲(正脉冲)
	CP _D	D 清除 D 预置控制 B A 预置初值 Pu 累加计数脉冲(正脉冲) Pp 累减计数脉冲(正脉冲) QB QA 计数值 CC 进位输出(负脉冲)
	$Q_D Q_C Q_B Q_A$	计数值
输出端	$\overline{Q_{cc}}$	进位输出(负脉冲)
	$\overline{Q_{\mathit{CB}}}$	借位输出(负脉冲)




引	脚名称	功能说明
	CLR	清除
_	LD	预置控制
输入端	D C B A	预置初值
	CP _U	累加计数脉冲(正脉冲)
CP _U 累加计数脉冲(正脉	累减计数脉冲(正脉冲)	
	$Q_D Q_C Q_B Q_A$	计数值
输出端	$\overline{Q_{cc}}$	进位输出(负脉冲)
	$\overline{Q_{\mathit{CB}}}$	借位输出(负脉冲)




引	脚名称	功能说明		
	CLR	清除		
	LD	预置控制		
输入端	D C B A	预置初值		
	CP _U	累加计数脉冲(正脉冲)		
	累减计数脉冲(正脉冲)			
	$Q_D Q_C Q_B Q_A$	计数值		
输出端	$\overline{Q_{cc}}$	进位输出(负脉冲)		
	$\overline{Q_{\mathit{CB}}}$	借位输出(负脉冲)		




引	脚名称	功能说明		
	CLR	清除		
	LD	预置控制		
输入端	D C B A	预置初值		
	CP _U	累加计数脉冲(正脉冲)		
	CP_D	累减计数脉冲(正脉冲)		
	$Q_D Q_C Q_B Q_A$	计数值		
输出端	$\overline{Q_{cc}}$	进位输出(负脉冲)		
	$\overline{Q_{\mathit{CB}}}$	借位输出(负脉冲)		




引	脚名称	功能说明		
	CLR	清除		
	LD	预置控制		
输入端	D C B A	预置初值		
	CP _U	累加计数脉冲(正脉冲)		
	CP_D	累减计数脉冲(正脉冲)		
	$Q_D Q_C Q_B Q_A$	计数值		
输出端	$\overline{Q_{cc}}$	进位输出(负脉冲)		
	$\overline{Q_{\mathit{CB}}}$	借位输出(负脉冲)		



引	脚名称	功能说明		
	CLR	清除		
	LD	预置控制		
输入端	D C B A	预置初值		
	CP _U	累加计数脉冲(正脉冲)		
	CP_D	累减计数脉冲(正脉冲)		
	$Q_D Q_C Q_B Q_A$	计数值		
输出端	$\overline{Q_{cc}}$	进位输出(负脉冲)		
	$\overline{Q_{\mathit{CB}}}$	借位输出(负脉冲)		



引	脚名称	功能说明		
	CLR	清除		
	LD	预置控制		
输入端	D C B A	预置初值		
	CP _U	累加计数脉冲(正脉冲)		
CP _U CP _D	CP _D	累减计数脉冲(正脉冲)		
	$Q_D Q_C Q_B Q_A$	计数值		
输出端	$\overline{Q_{cc}}$	进位输出(负脉冲)		
	$\overline{Q_{\mathit{CB}}}$	借位输出(负脉冲)		







			输	入					输	出	
CLR	\overline{LD}	D	С	В	Α	CP_U	CP_D	Q_{D}	Q_{C}	Q_{B}	Q _A
1	d	d	d	d	d	d	d	0	0	0	0
0	0	X ₃	x_2	X_1	x_0	d	d	x ₃	x_2	x ₁	\mathbf{x}_0
0	1	d	d	d	d	1	1	累加计数			
0	1	d	d	d	d	1	1	累减计数			





			输	入					输	出	
CLR	\overline{LD}	D	С	В	Α	CP_U	CP_D	Q_{D}	Q_{C}	Q_{B}	Q _A
1	d	d	d	d	d	d	d	0	0	0	0
0	0	X ₃	x_2	X_1	x_0	d	d	X ₃	x_2	x ₁	\mathbf{x}_0
0	1	d	d	d	d	1	1	累加计数			
0	1	d	d	d	d	1	1		累减	计数	







			输	入					输	出	
CLR	\overline{LD}	D	С	В	Α	CP_U	CP_D	Q_{D}	Q_{C}	Q_{B}	Q _A
_1/	d	d	d	d	d	d	d	0	0	0	0
0	0	X ₃	x_2	x ₁	\mathbf{x}_0	d	d	X ₃	x_2	X_1	x ₀
0	1	d	d	d	d	1	1	累加计数			
0	1	d	d	d	d	1	1	累减计数			







			输	入					输	出	
CLR	\overline{LD}	D	С	В	Α	CP_U	CP_D	Q_{D}	Q_{C}	Q_{B}	Q _A
1	d	d	d	d	d	d	d	0	0	0	0
0	0	x ₃	x_2	X ₁	x_0	d	d	X ₃	x_2	\mathbf{x}_1	\mathbf{x}_0
0	1	d	d	d	d	1	1	累加计数			
0	1	d	d	d	d	1	1	累减计数			





			输	入					输	出		
CLR	\overline{LD}	D	С	В	Α	CP_U	CP_D	Q_{D}	Q_{C}	Q_{B}	Q _A	
1	d	d	d	d	d	d	d	0	0	0	0	
0	0	X ₃	x_2	X_1	x_0	d	d	X ₃	x_2	x ₁	\mathbf{x}_0	
0	1	d	d	d	d	1	1		累加计数			
0	1	d	d	d	d	1	1	累减计数				









同步可逆计数器74193为"模" 16的计数器



构成模小于16的计数器



利用计数器的清除、预置等功能



构成模大于16的计数器



利用计数器的进位和借位输出脉冲,将多个74193级联



构成脉冲分配器和序列信号发生器等逻辑部件







用74193构成模10加法计数器。





10<16



只需要一片74193芯片









假设计数器的初始状态为 $Q_3 Q_2 Q_1 Q_0 = 0000$



其状态变化序列如下:





74193

D

 CP_U

 CP_D

CLR

 $\overline{Q}_{\mathsf{CC}}$








用两片74193构成模(147)10 的加法计数器。



- 设计数器状态变化序列为(0)10~(146)10
- 当计数器状态由(146)10变为(147)10即(10010011)2)时,令其回 到(0)10状态







数季电路与逻辑设计

Digital circuit and logic design

● 谢谢,祝学习快乐!

主讲教师 何云峰

