数季电路与逻辑设计

Digital circuit and logic design

● 第三章 集成门电路与触发器

主讲教师 于俊清



■提纲





数字集成电路的分类



半导体器件的开关特性



门电路



触发器

■门电路



简单逻辑门电路



TTL集成逻辑门电路



典型TTL与非门



常用的集成TTL门电路



两种特殊的门电路



CMOS集成逻辑门电路 🛑





MOS晶体管的静态开关特性



CMOS集成门电路




正逻辑和负逻辑


■ MOS管



MOS管是金属(Metal)、氧化物(Oxide)、半导体(Semiconductor)场效 应晶体管

或称 "金属—绝缘体(insulator)、半导体"







■ CMOS集成逻辑门电路

优点 缺点 制造工艺简单 速度相对TTL电路较低 集成度高 随着制造工艺的改进,速度已 经接近TTL电路 功耗小 抗干扰能力强

目前,几乎所有的超大规模集成器件,如超大规模存储器件、可编程逻辑 器件等都采用CMOS工艺制造






■ CMOS集成逻辑门电路








■ MOS管的开关特性



■ MOS管的开关特性



N沟道增强型MOS管



■ MOS管的开关特性







静态特性




由NMOS增强型管构成的等效开关电路如图所示













静态特性



当VGS < 开启电压VTN时



MOS管工作在截止区




漏源电流i DS基本为0



输出电压VDS≈VDD



MOS管处于"断开"状态







静态特性



当V_{GS} > 开启电压V_{TN}时



工作在饱和区




$$i_{DS}=V_{DD}/(R_D + r_{DS})$$



r_{DS}为 MOS 管导通时的漏 源电阻



 $V_{DS} = V_{DD} \cdot r_{DS} / (R_D + r_{DS})$



若r_{DS} < < R_D,则U_{DS}≈ 0V, MOS 管处于"接通"状态



■动态特性


导通和截止时电 荷积累和消散的 时间

主要取决于电路 中杂散电容充、 放电所需时间



■动态特性

当电压V_G由高变低, MOS管由导 通转换为截止时,电源VDD通过RD 向杂散电容C_L充电, 充电时间常数 $\tau_1 = R_D C_L \circ$



当电压VD由低变高, MOS管由截止 转换为导通时,杂散电容C_L上的电 荷通过r_{DS}进行放电,其放电时间常 数τ₂≈r_{DS}C_L。





动态特性





截止到导通的转换时间比由导通到截止的转换时间要短




开关速度比晶体三极管的开关速度低



MOS管的充、放电时间较长




■ CMOS电路







■MOS晶体管





数季电路与逻辑设计

Digital circuit and logic design

● 谢谢,祝学习快乐!

主讲教师 于俊清

