1. IP ядро AXI_Attenuator

IP ядро AXI_Attenuator предназначено для работы с цифровым аттенюатором **PE43705**. Данное ядро конвертирует данные из AXI интерфейса в последовательные данные для интерфейса аттенюатора.

1.1 Структура ІР ядра

Структурная схема ІР ядра представлена на рисунке ниже.

SOO_AXI_ARESETN AXI_Lite LOGIC AXI_Lite LOGIC Cdc_array_single cdc_sync_rst user Logic LE cdc_single clk_ATT clk_T

Структура ІР ядра

SOO AXI ACLK – клок для AXI-Lite интерфейса.

SOO AXI ARESETN – синхронный ресет AXI-Lite интерфейса.

СЬК_АТТ – клок для последовательного интерфейса аттенюатора. Максимум 10 МГц.

CLK_T – клок, который служит для задержки между транзакциями в 40us. Должен быть только <u>10 МГц</u>.

Интерфейс аттенюатора состоит из следующих сигналов:

CLK – тактовый сигнал.

SI – сигнал данных, передаваемых последовательно.


LE – сигнал защелкивания данных в сдвиговом регистре аттенюатора.

Данное ядро состоит из логики, необходимой для AXI-Lite интерфейса и логики для преобразования данных для последовательного интерфейса аттенюатора. Из 32-битного слова AXI-Lite интерфейса берутся младшие 16 бит и переносятся на частоту аттенюатора (максимум 10 МГц). Далее 16-битное слово преобразуется в последовательные данные и, начиная с младшего бита, отправляется в аттенюатор. Клок CLK_ATT при этом инвертируется для соблюдения таймингов. После завершения передачи формируется строб LE, которые сигнализирует аттенюатору, что передача завершена.

1.2 Адресное пространство ІР ядра

Имя регистра	Адрес	Назначение полей				
DATAW (Data Register)	BASE_ADDR + 0	DATAW [15:0] — используются для данных, которые				
W/R		необходимо записать в аттенюатор.				
		DATAW [31:16] — не используются.				
STATUS (Status	BASE_ADDR + 4	STATUS [0] — передает статус IP ядра.				
Operation)		• 0 – ядро готово к приему данных.				
R		• 1 – выполняется операция записи или не истекло				
		необходимое время задержки.				
		STATUS [31:1] – не используется.				


Структура данных регистра DATAW для работы с аттенюатором



_	Attenuation word						rd		[0:6]	Значение для регулировки
	Attenuation Word							Attenuation		уровня сигнала
D7	D6	D5	D4	D3	D2	D1	D0 (LSB)	Setting RF1-RF2		См. столбец слева
L	L	L	L	L	L	L	L	Reference I.L.		
L	L	L	L	L	L	L	Н	0.25 dB		
L	L	L	L	L	L	Н	L	0.5 dB	[7]	Должен быть всегда равен
L	L	L	L	L	Н	L	L	1 dB	[/]	логическому 0.
L	L	L	L	Н	L	L	L	2 dB		
L	L	L	Н	L	L	L	L	4 dB		См. столбец слева
L	L	Н	L	L	L	L	L	8 dB		
L	Н	L	L	L	L	L	L	16 dB		
L	Н	Н	Н	Н	Н	Н	Н	31.75 dB		

Address word									[8:10]	адресные биты, которые
Address Word								Address		сравниваются с пинами
A7 (MSB)	A 6	A 5	A4	A 3	A2	A1	Α0	Setting		микросхемы АО, А1, А2. Если они
X	X	X	Х	Х	L	L	L	000		совпадают, то данные будут
X	X	X	X	Х	L	L	Н	001		применены, если не совпадают
X	X	X	Х	Х	L	Н	L	010		изменения не применяются.
X	X	X	X	Х	L	Н	Н	011		(пины АО, А1, А2 заведены на
X	X	X	X	X	Н	L	L	100		, , , , , , , , , , , , , , , , , , , ,
X	X	X	X	Х	Н	L	Н	101		логический ноль)
X	X	X	X	X	Н	Н	L	110	См.	См. столбец слева
X	X	X	X	X	Н	Н	Н	111		
									[11:15]	должны принимать единое
										значение логического 0 или 1.
									[16:31]	Не используются

Пример структуры данных для последовательной записи в аттенюатор



Attenuation Word is derived directly from the attenuation value. For example, to program the 18.25 dB state at address 3:


Address word: XXXXX011

Attenuation Word: Multiply by 4 and convert to binary \rightarrow 4 * 18.25 dB \rightarrow 73 \rightarrow 01001001

Serial Input: XXXXX01101001001


1.3 Временные диаграммы

Временная диаграмма записи данных в аттенюатор.




Данные 0x00000378 были записаны по адресу 0x00000000, после чего младшие 16 бит были преобразованы для последовательного интерфейса, где нулевой бит данных должен идти первым. Получилась следующая последовательность в двоичном виде 0001 1110 1100 0000, которая в обратном порядке соответствует числу 0x0378.

Данная диаграмма соответствует примеру диаграммы из даташита, которая представлена ниже



Для соблюдения необходимых таймингов для корректной записи выходной клок CLK инвертирован. Максимальная частота для записи данных в аттенюатор составляет 10 МГц. Максимальная частота смены данных для аттенюатора 25 кГц.

1.4 Параметры конфигурации AXI Attenuator



В данном ІР ядре нет конфигурируемых параметров.

1.5 Проверка функциональности

Параметрами для тестбенча являются:

- PERIOD_CLK = 10 ns период тактовой частоты AXI-Lite интерфейса.
- PERIOD_CLK_ATEN = 100 ns период для максимальной тактовой частоты интерфейса аттенюатора.
- PERIOD_CLK_10MHz = 100 ns период частоты для выставления задержки между операциями записи.

Для верификации данного IP ядра применялось ядро AXI VIP с интерфейсом AXI-Lite. С помощью данного ядра осуществлялась как запись данных в аттенюатор, так и чтение данных из IP ядра.

Лог моделирования

```
# WR ADDR 0x00000000 - 0x00000378
# line_in: 00000378
# line_out: 00000378
# line_att: 0378
# BURST_MODE & DATA_MERGE complete
# WR ADDR 0x00000000 - 0x0000f85a
# line_in: 00000378
# line_out: 00000378
# line_out: 0000035a
# ** Note: $finish : ./../../../../ip_repo/AXI_Attenuator_1.0/hdl/tb_AXI_Attenuator_vl_0.sv(195)
# Time: 85676 ns Iteration: 0 Instance: /tb_AXI_Attenuator_vl_0
```

В данном логе строка WR ADDR показывает, что произошла запись данных 0x00000378 по адресу 0x00000000. В строке line_in ещё раз выводятся данные для записи, в строке line_out прочитанные данные, в строке line_att — данные, полученные от IP ядра с помощью сдвигового регистра.

В следующей строке видно, что тест завершен успешно, так как записанные, прочитанные и данные со сдвигового регистра совпадают.

Следующая запись производится в байтовом режиме, где валидны только 2-ой и 4-ый байты данных 0x0000f85a. Строка line_in отображает данные, которые были до записи в регистр, строка line_out — прочитанные данные. Видно, что 4-ый байт был перезаписан — он был валидным, а 3-ий нет — он не был валидным.