



4.8
bonus

36pt 4.6

Classe : T-2/I-2

Date : 28.04.2017

A diagram of a stack frame. On the left, the label "sp" has an arrow pointing to the top of a vertical rectangle representing the stack. The rectangle is divided into four horizontal sections. The top section contains the text "1r". The second section contains "r8". The third section contains "ah". The fourth section contains "a5". Below the "a5" section is an empty section, and below that is another empty section, indicating the stack grows downwards.


R0	125
R1	248
R2	315
R3	424
R4	
R5	
R6	

16

Systèmes Embarqués 1 & 2: Travail écrit no 3.

Problème n° 2 (Interruptions)

La figure ci-dessous représente les différentes transitions que le microprocesseur et son logiciel effectuent lorsqu'une interruption est levée.



- a) Implémentez en assembleur toutes les opérations que l'on doit effectuer dans la phase 2 pour appeler en toute sécurité la routine « isr (int vector) » qui sera exécutée de la phase 3.

1 1/2 sub lr, #4 oh, mais pas toujour
stmtd sp!, {r0-r12, lr} ✓
cll...

- b) Décrivez l'utilité de la table de vecteur, indiquez ce que contient cette table de vecteur et indiquez où celle-ci se situe sur le µP ARM am3358 de TI (µP ARM Cortex-A8).

1 1/2 Elle peut se trouver n'importe où (adresse) mais généralement à l'adresse 0 de la stack ou le SRAM
Elle contient l'adresse de la routine d'interruption à appeler pour un vecteur d'interruption.
utilité ?

- c) Implémentez en assembleur les opérations permettant de restaurer l'état du µP après le traitement d'une interruption (phases 4 et 5)

1 ldmtd sp!, {r0-r12, pc} ✓
phase 5 faite en hardware donc rien à coder

- d) Décrivez, en une phrase, la latence, donnez la raison principale pouvant celle-ci peut varier très fortement et citez le terme utilisé pour indiquer cette variation de latence.


3 variation = jigue raisons = - temps pour désactiver les interruptions (principale)
- temps d'exécution de la plus longue instruction machine

latence = temps entre l'arrivée d'une interruption et le début de la routine qui traite cette interruption ✓

Systèmes Embarqués 1 & 2: Travail écrit no 3.

Problème n° 3 (Interruptions)

- a) Complétez la figure ci-dessous afin de représenter la propagation d'une alarme HW et son traitement par logiciel en indiquant le nom des composants HW et SW impliqués dans la propagation et le traitement de l'alarme. Indiquez également la méthode utilisée par le contrôleur pour identifier la source d'interruption (vectorisé, priorité ou scrutation).



- b) Pour les composants HW n° 1 et n° 2 de la figure ci-dessus, décrivez succinctement le mécanisme mis en place par ces composants afin de permettre au logiciel d'identifier la source d'interruption, ceci sachant que chacun de ces 2 composants est capable de traiter plusieurs sources d'interruptions simultanément.

- Composant n° 1 *Scrutation (priorité fixe ou tourniquet)*

Il va regarder qui a fait l'interruption parmi les I/O et enregistrer l'info dans un de ses registres.

- Composant n° 2 *interruption vectorisée*

Grâce au gpio, il va regarder dans la table qu'elle sa quelle table? vecteur d'interruption correspond

l'INTC est indépendant de GPIO



Systèmes Embarqués 1 & 2: Travail écrit no 3.

Problème n° 4 (Interruptions)

a) Sachant que les variables a, b, c, et d stockées en mémoire sont de type « uint32_t », indiquez et argumentez si l'opération ci-dessous est atomique ou n'est pas atomique

1. $a += 10;$
2. $b = 10;$
3. $c = a + b$
4. $d = d * 10;$

1) pas atomique car on doit load & store a en plus de lui +10

2) atomique: str est suffisant

3) ~~pas~~ atomique, comme pour ①

4) " " " " "

1, 3, 4 ne sont pas atomique car on doit load la valeur des variables avant de pouvoir travailler dessus. Après les avoir load, il pourrait avoir une interruption qui nous bloque et va modifier a, b ou c et quand le programme va reprendre, on continuera de travailler avec les anciennes valeurs.

2) est atomique car on load une adresse donc une interruption, même si elle modifie b, ne travaillera pas que de lui +10 après utilisera l'ancienne valeur.

b) Décrivez le mécanisme à mettre en œuvre pour rendre atomique des opérations.

Utiliser des sémaphores / mutex pour protéger ses sections critiques.

Systèmes Embarqués 1 & 2: Travail écrit no 3.

Problème n° 5 (Système d'exploitation - noyau)

- a) Implémentez un type en C, pour représenter les états d'un thread pour un mini-noyau coopératif.

1/2 `enum state = {"RUNNING", "READY", "TERMINATED", "BLOCKED"};`
~~char*~~

- b) Décrivez en C la structure (struct tcb) permettant de stocker le contexte et l'état d'un thread pour un mini-noyau coopératif. Seuls les attributs indispensables à la gestion du thread doivent être décrits.

1 1/2 `struct tcb {
 enum char* state; 15
 uint32_t register[16];
 uint32_t stack[size];
 tcb* next;
};` *OK, si pour par*

- c) Sachant que la variable « struct tcb* running_thread ; » pointe sur le thread en cours d'exécution dans un mini-noyau coopératif, implémentez en C la méthode « void yield() » permettant de passer la main à un autre thread prêt à s'exécuter.

1 `void yield() {
 running_thread.state = "BLOCKED";
 running_thread.next.state = "RUNNING";
 running_thread = running_thread.next;
 running_thread.state = "RUNNING";
}`

- d) Le sémaphore est un composant indispensable pour tout système d'exploitation.

- a. Décrivez succinctement le fonctionnement d'un sémaphore

1 *Il permet de synchroniser des sections threads pour qu'ils ne puissent pas faire leur section critique si x autre threads sont en section critique.*

Par exemple on peut rendre tout un code atomique on le protège avec un sémaphore, ce qui fera que si un thread veut effectuer ce code, aucun autre ne pourra le faire tant qu'il n'aura pas fini (dans ce cas le sémaphore est un mutex)

Citez 2 usages possibles des sémaphores sur des systèmes d'exploitation préemptifs

→ Rendre des code atomique

1/2 ⑤ → bloquer les thread ~~sans~~ quand ils sont pas running