

## Travail écrit 2: Système Numérique 1

2016/2017

Filière: Télécommunication

Classe: T-2a, T-2d

Date: 22 décembre 2016, 13h00 à 14h35

Professeur: Fabio Cunha


Nom et prénom :

Points: 14/209

Note:

Problème 1: Structure based on Toggle Flip-flop (6 pts)

Soit la structure suivante, basée sur la bascule T, appelée bascule Toggle :



#### Vous devez:

1. Complétez le chronogramme ci-dessous.


15/4 pts

Amos 1. 165 V- 10 Amos 2 - 11 Amos



## Problème 2: Structure based on full adder (6 pts) (3,5

Soit la structure suivante basée sur un composant que vous connaissez bien, le full-adder:



```
LIBRARY ieee;
USE ieee.std_logic_1164.all;
ENTITY fulladd IS
    PORT(Cin, x, y : IN STD LOGIC;
        s, Cout : OUT STD LOGIC
    );
END fulladd;

ARCHITECTURE LogicFunc OF fulladd IS
BEGIN
s <= x XOR y XOR Cin;
Cout <= (x AND y) OR (Cin AND x) OR (Cin AND y);
END LogicFunc;
```

#### Vous devez:

1. Réalisez la structure (le top-level) en fonction du schéma ci-dessus : 2.5/4 pts

2. Quelle est la fonction de ce circuit ? Décrivez avec le maximum de précision le fonctionnement de ce circuit et indiquez quelles informations indiquent les sorties V,

Net Z?

V= A Si l'addition = 000 a. 7700

N= msh du résultal reget

V= O Si le résultat fient sur trois bits reversor




# Problème 3: FSM Watchdog (8 pts)



The architecture

Soit le circuit numérique ci-dessous :



Cette machine d'états « FSM », avec le « Counter » est un Watchdog modélisé en VHDL. Le circuit « Watchdog » n'a qu'une seule entité. Tous les blocs internes (le « Counter » et la machine d'états « FSM » proprement dite) sont décrits dans une seule et même architecture.

Pour ce qui suit, ne pas écrire l'entité « Watchdog », on suppose qu'elle est déjà écrite.

- Est-ce que la machine d'états « FSM » est un automate de Moore ou de Mealy ?
   Justifiez votre réponse.
- Écrivez le modèle VHDL de la machine d'états FSM (6 pts) et du Counter (1 pt).
   Déclarez les signaux internes spécifiques à l'architecture.

le but est cl'avoir un nombre de loggle x pain. le Réponse ex 1: Moral Signal de Sovhie de la clevnière buscale est un clock de période 2x bis plus leak que le clock d'entir de boggle.

Dans note cas, x = 4 basantes clone le cloch ele Sortie est 2.4 = 8 lois plus lænt que celui d'entre cles Lesantes.

-> Kéanmoins, il Semble que avec plus de 4 loggle, celà ne crèc plus un clock mais n'importe quai

```
arravixensally;
 library iece:
 use ieec. shd-logic - 1164. all.
 Use icce. Numeric - stol. all;
 entity top level is
       port ( y: In stellogie-vector (3 down 0);
                 V: Out Std-logic;
                Z: out std-logic);
 end all py fortent;
 architecture arch of toplerel is
          component ta is
                      port (lin, x, y: in std-logic;
                             S, Cont: out std-logic);
begin
     maps: fa
                                           map2: la
       port map ( X \Rightarrow X(0)

y = 9 ot y(0)
                                               port map ( X => X (W),
                                                         y=>y(1), Cont => lemp2,
                (in => '1',
                                                        Cin => temps
                Cout => temp1 = ,
                                                        S=> b).
                S=> a );
     map3: la
                                           maps: ta
       purt map ( X=> X(2), y=> y(2),
                                              port map ( X=> X(3), y=> y(3),
               lin => templ, lout => temp3,
                                                       (in=> temp3, lout=> temph,
               5=> c):
                                                        5=>d).
                                                      Signal temps, temps, temps, temps,
     Z = not (a or b or c or d);
                                                            a, b, c, d: std-logic;
  None = et; e; (-12)
V = temp 4 xOR temp3;
end architecture;
```

1) Machine de Mealy car les entrées sont sur la tonc tion combinatoire de Sorbie. Y type elat is (SyRe, WTime); Signal butur, current: elat; signed inc-s, elc-s 2) architecture arch of Ism is signal Chl begin Addresse ro-nteges (unsigned (Adol-i)) (-1/2)
process (direset-i, clk.i) process (in process (cnt-s) begin if reset-i= '1' then if cnt. s = 10 Inter <= SyRe (V) tutur <= SyRe; elsil rising-edge (c/k) then future= cament; end process. end process: process (Wr-i, Addr-s, Rd-i) cerrent 1-1/2 Process (Resel-i, C/K-i) begin begin il Reset-i= 1 the case Capient is (n-sk=0: When SyRe => exit rising-edge (CIK-i) then Clr-s (= '4'; it Clr-s = 'i' then Inc-5 <= '0' Resel- 0 <= 11. Chr-sto. elsit Inc-s= 1 the Colos to Etcs Doge f When WTime >> if (Wr. i= i' and Addr-s = 12) Ubba end it. endit; OV (Rd-i='i' and Addr-s=13) then Clr\_S (= '1'; hc\_s <= '0'; end process; Clu-s<= '0'; he-s<= '1'; endil; Veset-0 <=0; end proceso: