





## Travail écrit 2: Système Numérique 2

2016/2017

Filière: Télécommunication

Classe: T-2a, T-2d

Date: 1 juin 2017, 13h00 à 14h35

Professeur: Fabio Cunha

Nom et prénom :


Points: 9,5/15

Note:

4.2

Problème 1 : Pipeline (4 pts) 2.5

Soit le design suivant composé de plusieurs étages combinatoires cascadés:



Avec les délais respectifs pour chacun des étages: T1 = 20 ns, T2 = 23 ns, T3 = 19 ns et T4 = 25 ns. Il s'agit d'améliorer les performances du design en pipelinant le circuit, sachant que le temps pour le setup et le temps de basculement d'une bascule sont respectivement Tsetup = 2ns et Tclock2q = 4ns.

a) Est-ce que le circuit suivant se prête bien à un design pipeline ? Justifiez votre réponse avec deux arguments au minimum.

/ 1 pt

20 +23 +19 +25 = 82 hs


1 / 1 pt

b) Calculez la fréquence d'horloge maximale pour assurer le bon fonctionnement de ce circuit sans pipeline.

1 (j'ui pas de carlen la hice)

c) Dessinez à présent le circuit en effectuant un pipeline efficace et indiquer clairement quelles sont la (les) cellule (s) qui limitent la fréquence d'horloge du circuit pipeliné.

0.5/1 pts



La cellala qui limite le plus la higuerce est cela avec le plus long temps da délais donc s'age #4 avec 25 ns

d) Calculez la fréquence maximale à laquelle ce circuit peut fonctionner avec pipeline.

O/ 1 pt


25 hs + 2hs3 + 4hs 2hs.3



## Problème 2: Additionneur « Carry-Lookahead » (10 pts)



Afin de réduire le délai dû à la propagation du carry dans un additionneur « ripple-carry adder, il est possible d'évaluer rapidement pour chaque étage si le carry de l'étage précédemment vaut '0' ou '1'. Si une évaluation correcte peut être faite dans un temps relativement court, la performance de l'additionneur complet sera améliorée. Il s'agit en fait d'un additionneur de structure « Carry-Lookahead » :



Pour mieux comprendre la logique du block Carry Lookahead logic, la fonction du carry-out pour un étage i est :

$$c_{i+1} = a_i b_i + a_i c_i + b_i c_i$$

Si on factorise cette expression:

$$c_{i+1} = a_i b_i + (a_i + b_i) c_i$$

On peut réécrire l'expression sous cette forme :

Où le terme generate (g):

$$c_{i+1} = g_i + p_i c_i$$

Et le terme propagate (p):

$$g_i = a_i b_i$$

$$p_i = a_i + b_i$$

La fonction gi est égale à '1' quand les deux entrées sont égales à '1', sans se préoccuper du carry d'entrée, d'où le nom generate pour la fonction puisqu'il génère le carry-out. Concernant le terme pi est égale à '1' lorsqu'une des deux entrées vaut '1'. Toutefois, le carry est généré si le carry-in vaut '1', d'où le terme propagate puisque l'on propage le carry-in.



- 1) Vous devez réaliser le code VHDL du carry-lookahead adder en le rendant le plus générique possible : 3,5/7 pts
  - en utilisant uniquement des mappings (4 pts)
  - avec la fonction for...generate (2 pts)
  - avec un paramètre générique (1 pt)

Notez que la fonction for...generate peut-être utiliser pour générer plusieurs cellules logiques si elles sont répétitives, par exemple :

```
GEN_CLA : for jj in 0 to g_WIDTH-1 generate
   G(jj) <= a_in(jj) xor b_in(jj);
end generate GEN_CLA;</pre>
```

2) Réalisez le testbench de l'additionneur afin de vérifier le bon fonctionnement du circuit. Notez que le testbench doit contenir au moins 3 additions.


3/3 pts



## Problème 3: Arbiter (1 pt) ( 0,5



Soit la structure de l'arbiter que vous avez réalisé en TP. Ce schéma est incomplet et n'assure pas le bon fonctionnement de l'arbiter, notamment la règle 3. Indiquez directement sur le schéma le changement à apporter afin de s'assurer que l'arbiter fonctionnement correctement.



a) Oui car on peut le chiser en plusieurs étage lonchement en esseule. I library icec; Use iece. Stol-logic-169. all. generic (n: integer); entity stall is port ( CA) Con Cin: in Std-logic:

a, L: in Std-logic-vector (n-1 down ho 0):

Sout: Out Std-logic); architecture be of shift is component adder is
port (a, b, c: in std-logic;
std-logic; end companent; signal Za, 26, 25,2: Std-logic-vector (o to n); & pas tous les vedeurs Q1: for I in 0 to (n-1) generale add: adder port map (Zc(I), Za(I), Zb(I), Zs(I), open); end generali mismetch (-1)
Za = a: 2c (0) (= 0; 24 = a: (cont = 2c(n-1); (o) deus dans un proces S <= Zs. for I in won to (w) loop generate (-1) Zc(h+1) <= (Za(n) or Zb(n)) or (Zc(n) and (Za(n) or Zb(n)) end loop: end archibchun;

```
1. Vrary icce; use icee . std-logic -1169. all;
entity the is
archibeba tof Is is
      Signal Cin; Lo. L: Shl-logic in odown lo 0); Signal h: integer := 2;
                        component stall is
                        end comprisent
begin map: Shall
port map (Cin => Cin,)
Cont => Cont,
          process
           Legin
                  Cin <= '0';
                 R <= "11"

$ <= "1"

brait for 100 ns

assert (Lout = '1') report ("everus carry") serving ERROR

" (S = "11") report ("taux resulted") serving ERROR

(C = "01"

$ <= "10"

brait for 100 ns;
                 assent (cont = 'o') report ("error de carry") serin ly ERROR.

Ussent (S="1") report ("lan territa") serinity ERROR;
                 a <= "00 ".
                 50=110011
                 wait for 'wo ns;
                 asser! (cont = 'o') report ("bank carry") seventy ERROR.
asser! (s="oo") report ("bank carry") seventy FRAOR.
           end process.
end ouch helux.
```