

Système Numérique 2 ANALYSE

1 Introduction

VGA est un standard d'affichage développé par IBM en 1987. Il a été très largement adopté comme mode d'affichage pour PC en étant intégré sur les cartes mères des ordinateurs. Plusieurs sous-standards basés sur VGA ont été développés par après, tels que le SVGA utilisé dans ce TP qui permet une résolution supérieur à la norme originale. Il est aujourd'hui possible d'afficher des images en HD 1080p au moyen d'une connectique VGA.

2 Analyse

2.1 Fonctionnement

Une interface VGA fonctionne selon les trois composantes RGB ainsi qu'une synchronisation horizontale et verticale (figure 2.1). Les signaux RGB décrivent la couleur des pixels composant l'image selon un balayage effectué de gauche à droite, en ligne de haut en bas. L'écran recevant ce flux RGB est capable de savoir à quel pixel il correspond selon l'instant t auquel il lit ses données dans le balayage. Néanmoins, ce n'est pas l'écran qui est chargé de sauter automatiquement à la ligne suivante lorsque chaque pixel de la ligne actuel a été traité. C'est ce à quoi sert le signal HS, alors que VS indique un retour à la première ligne.

En pratique, voici ce qu'il se passe : afin d'informer le monitor que le balayage est arrivé à la fin d'une ligne et que le prochain pixel sera le premier de la ligne suivante, le signal HS produit une impulsion de synchronisation. De même, lorsque le balayage est arrivé à la fin de la dernière ligne (et donc que toute




Figure 2.1 – Schéma bloc principal

une image a été transmise), le signal VS produit une impulsion pour indiquer un retour à la première ligne (et donc la transmission d'une nouvelle image).

Dans le cas de ce TP, le générateur de Mire (figure 2.1) sera divisé en trois sous-bocks :

- Digital Clock Management
- VGA Controller
- Circle & Rectangle Generator




FIGURE 2.2 – Sous blocs du générateur de Mire

Système Numérique 2 ANALYSE

2.2 Digital Clock Management

La norme VGA utilise une fréquence de 40MHz pour le balayage de l'écran. Or, l'horloge intégrée à notre carte dispose d'une fréquence de 100MHz. Le bloc DCM servira simplement à créer une clock de 40MHz en sortie.

Ce type de montage étant très courant, il existe des outils pour générer un composant selon nos besoins. Le code à donc été généré en suivant la procédure de la consigne.

2.3 VGA Controller

L'écran recevant les signaux VGA a besoin des signaux de synchronisation horizontale et verticale (voir point 2.1). Ces derniers sont générés par le contrôleur VGA. Ce composant n'est pas chargé directement d'afficher des données à l'écran, mais il permet au moniteur et au générateur de rectangle/cercle de le faire.

Ce dernier composant reçoit lui, les coordonnées x et y (hcount & vcount) du pixel actuellement traité par le moniteur. De plus, lorsque la norme VGA fut établie, les écrans étaient de type CRT et le balayage du spot sur l'écran était réalisé par un oscillateur à relaxation. Ce dispositif impliquait que le spot s'éteigne arrivé en fin de ligne à droite, traverse l'écran pour se rendre au début de la ligne à gauche, puis reparte vers la droite. Pour laisser un temps suffisant à la réalisation de cette opération, un signal blank indique à l'écran que le balayage actuel est en dehors de la zone visible.




FIGURE 2.3 – Schéma bloc de VGA Controller

2.4 Circle & Rectangle Generator

Le composant VGA Controller ne fait que de fournir des signaux indispensables à l'affichage de donnée via VGA, mais sans jamais lui même envoyer des données utiles au moniteur. Afin de tester nos divers composants, le générateur de cercle et rectangle affiche un rectangle et un cercle tous les deux noirs sur un font blanc.

3 Codes

```
Company: HES-SO
                         Engineer: Samuel Riedo & Pascal Roulin
                                                                                 09:20:02 03/02/2017
                         Create Date:
                         Design Name:
                                                                                      dcm.vhd
                         Project Name: Super Mario World - FPGA Edition
                       Target Devices: Digilent NEXYS 3 (Xilinx Spartan 6 XC6LX16-CS324)
                         Description:\ Input:\ 100MHz\ clock
                                                                            Output: 40MHz clock
               — Revision 0.01 – File Created
                                                            1.00 - First functionnal version
             library ieee;
            use ieee.std_logic_logic_arith.all;
use ieee.std_logic_arith.all;
             use ieee.numeric std.all;
             library unisim;
            use unisim.vcomponents.all;
             entity dcm is
                    port
                                                                                                                                                                         — Clock in ports
                                    CLK IN1 : in std logic;
                                              Clock out ports
                                   CLK OUT1 : out std logic;

    Status and control signals

                                    RESET
                                                                      : in std logic;
                                                                 : out std logic
                                   LOCKED
30
                                    );
            end dcm;
             architecture xilinx of dcm is
                     attribute CORE GENERATION INFO
                                                                                                                                                                                    : string;
35
                     attribute CORE_GENERATION_INFO of xilinx : architecture is "DCM,clk_wiz_v3_6,
                            \{ \verb|component_name=DCM|, \verb|use_phase_alignment=true|, \verb|use_min_o_jitter=false|, \\
                                use_max_i_jitter=false,use_dyn_phase_shift=false,use_inclk_switchover=false,
                                 {\tt use\_dyn\_reconfig=false} \;, \; \; {\tt feedback\_source=FDBK\_AUTO} \;, \\ {\tt primtype\_sel=DCM\_SP} \;, \; \\ {\tt isp} \; {\tt i
                                \verb"num_out_clk=1", \verb"clkin1_period=10.0", \verb"clkin2_period=10.0", \verb"use_power_down=false", \verb"num_out_clk=1", \verb"clkin1_period=10.0", \verb"clkin2_period=10.0", \verb"use_power_down=false", \verb"num_out_clk=1", \verb"clkin1_period=10.0", \verb"clkin2_period=10.0", \verb"use_power_down=false", \verb"use_power_down=false", \verb"num_out_clk=1", \verb"use_power_down=false", \verb"use_power_down=false", \verb"use_power_down=false", \verb"use_power_down=false", \verb"use_power_down=false", \verb"use_power_down=false", "use_power_down=false", 
40
                                 use_reset=true, use_locked=true, use_inclk_stopped=false, use_status=false,
                                 use_freeze=false,use_clk_valid=false,feedback_type=SINGLE,clock_mgr_type=AUTO,
                                 manual_override=false}";
                               Input clock buffering / unused connectors
                     signal clkin1
                                                                                                                                                                                       : std_logic;
45
                               Output clock buffering
                     signal clkfb
                                                                                                                                                                                      : std_logic;
                                                                                                                                                                                      : std_logic;
: std_logic;
                     signal clk0
                     signal clkfx
                                                                                                                                                                                     : std logic;
                     signal clkfbout
50
                     signal locked_internal
                                                                                                                                                                                    std logic;
                     signal status_internal
                                                                                                                                                                                     : std_logic_vector(7 downto 0);
             begin
55

    Input buffering

                     clkin1_buf : IBUFG
                            port map
                             (O \Rightarrow clkin1
                                I \Rightarrow CLK_IN1);
                           - Clocking primitive
```

```
— Instantiation of the DCM primitive
              * Unused inputs are tied off
               * Unused outputs are labeled unused
       dcm_sp_inst : DCM_SP
          generic map
70
          (CLKDV_DIVIDE
CLKFX_DIVIDE
                                   \Rightarrow 2.500,
                                   =>5,
           CLKFX MULTIPLY
                                   \Rightarrow 2.
           CLKIN_DIVIDE_BY_2 \implies false,
           CLKIN_PERIOD
                                   \Rightarrow 10.0,
75
           CLKOUT PHASE SHIFT => "NONE",
                                   => "1X".
           CLK FEEDBACK
                                   => "SYSTEM_SYNCHRONOUS",
           DESKEW ADJUST
           PHASE_SHIFT
                                   \Rightarrow 0,
           STARTUP_WAIT
                                   => false)
80
          port map
            - Input clock
                      => clkin1,
          (CLKIN
           CLKFB
                      \Rightarrow clkfb,
           — Output clocks
85
           CLK0
                      \Rightarrow clk0,
           CLK90
                      \Rightarrow open,
           CLK180
                      \Rightarrow open,
           {\rm CLK270}
                      \Rightarrow open,
           CLK2X
                      \Rightarrow open,
90
           CLK2X180 \Rightarrow open,
           CLKFX
                     => clkfx,
           CLKFX180 \Rightarrow open,
           {\rm CLKDV}
                      \Rightarrow open,
              Ports for dynamic phase shift
95
                      => '0',
=> '0',
           PSCLK
           PSEN
           PSINCDEC \Rightarrow 0,
           PSDONE \implies \mathbf{open},
           — Other control and status signals
100
           LOCKED => locked_internal,
           STATUS
                     => status_internal,
                      \Rightarrow RESET,
           — Unused pin, tie low
105
           DSSEN
                     \Rightarrow '0');
       LOCKED <= locked internal;
110

    Output buffering

       clkf_buf : BUFG
          port map
          (O \Rightarrow clkfb,
115
           I \Rightarrow clk0;
       clkout1\_buf : BUFG
          port map
          (O \Rightarrow CLK_OUT1,
           I \Rightarrow clk \overline{f}x);
     end xilinx;
```

```
Company: HES-SO
     - Engineer: Samuel Riedo & Pascal Roulin
     - Create Date: 09:20:02 03/02/2017
   — Design Name:
                        display.vhd
    - Project Name: Super Mario World - FPGA Edition
     - Target Devices: Digilent NEXYS 3 (Xilinx Spartan 6 XC6LX16-CS324)
      Description: Print a rectangle and a circle, only used as a vga demo
    — Revision 0.01 – File Created
                1.00 - First functionnal version
   library ieee;
use ieee.std_logic_1164.all;
   use ieee.numeric_std.all;
   library work;
   use work.marioPackage.all;
   entity display is
     port (
       blank : in std logic;
                                              — If 1, video output must be null
       hcount: in std_logic_vector(10 downto 0); — Pixel x coordinate
       vcount: in std_logic_vector(10 downto 0); — Pixel y coordinate red: out std_logic_vector(2 downto 0); — Red color output green: out std_logic_vector(2 downto 0); — Green color output
        blue : out std logic vector(1 downto 0)); — Blue color output
   end entity display;
   architecture logic of display is
     constant xc
                      : integer := 100;
                                                           — circle x center
                                                           — circle y center
     constant yc
                      : integer := 100;
                    : integer := 100;
                                                           — circle rayon
     constant r2
                      : std logic vector(7 downto 0); — Color output
     signal color
     signal vcounter: integer range 0 to VMAX;
     signal hounter: integer range 0 to HMAX;
   begin
      vcounter <= to integer(unsigned(vcount));
40
     hcounter <= to_integer(unsigned(hcount));
     red <= color(7 downto 5) when blank = '0' else "000";
     green <= color (4 downto 2) when blank = '0' else "000";
     blue <= color(1 downto 0) when blank = '0' else "00";
45
     {\bf process}\,(\,{\rm hcounter}\,\,,\  \, {\rm vcounter}\,)
       variable temp : integer;
     begin
        cercle
       color <= "11111111";
       temp := (((hcounter-xc)*(hcounter-xc))+((vcounter-yc)*(vcounter-yc)));
       equation du cercle
       if temp = r2 then
          color <= "00000000";
       end if;
55
        —rectangle
       if (((vcounter = 200) or (vcounter = 400)) and ((hcounter > 200) and (hcounter < 600)))
          \mathbf{or}
          (((hcounter = 200) or (hcounter = 600)) and ((vcounter > 200) and (vcounter < 400)))
       then
         color <= "00000000";
       end if;
     end process;
   end architecture;
```

```
Company: HES-SO
     - Engineer: Samuel Riedo & Pascal Roulin
     - Create Date: 09:20:02 03/02/2017
    — Design Name: vga.vhd
    - Project Name: Super Mario World - FPGA Edition
     - Target Devices: Digilent NEXYS 3 (Xilinx Spartan 6 XC6LX16-CS324)

    Description: Video Graphics Array

    — Revision 0.01 – File Created
                 1.00 - First functionnal version
   library ieee;
use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
    use work.marioPackage.all;
    entity vga is
      port (
                                                 --40MHz
        pixel_clk : in std_logic;
                                                  — active high
        rst
                  : in std logic;
                    : out std_logic;
: out std_logic;
                                                  — Horizontale synchonization impulsion
        hs
                                                  — Vertical synchonization impulsion
                   : out std logic;
                                                 — If 1, video output must be null
        blank
                 : out std_logic_vector(10 downto 0); — Pixel x coordinate
: out std_logic_vector(10 downto 0)); — Pixel y coordinate
        vcount
   end entity vga;
    architecture logic of vga is
      signal hcounter : integer range 0 to HMAX;
      signal vcounter: integer range 0 to VMAX;
      signal en
                    : std_logic;
   begin
     hcount <= std_logic_vector(to_unsigned(hcounter, 11));
vcount <= std_logic_vector(to_unsigned(vcounter, 11));
en <= '1' when (hcounter = HMAX) else '0';</pre>
40
       - Processus: Pixel Counter
      process(rst, pixel clk)
      begin
        if rst = '1' then
          hcounter <= 0;
        elsif rising_edge(pixel_clk) then
         if hcounter = HMAX then
           hcounter \ll 0;
          hcounter <= hcounter + 1;
50
        end if;
        end if:
      end process;
     - Processus: Line Counter
55
      process(rst , pixel_clk , en)
      begin
           if rst = '1' then
             vcounter <= 0;
           elsif rising_edge(pixel_clk) then
60
        if en = '1' then
           \quad \textbf{if} \ \ \textbf{vcounter} \ = \textbf{VMAX} \ \textbf{then}
           vcounter \leq 0;
           else
             vcounter <= vcounter + 1;
65
           end if;
           end if;
```

```
end if:
      end process;
70
      process (pixel_clk, rst) is
      begin
        if rst = '1' then
                                             — asynchronous reset (active low)
        hs <= '0';
elsif rising_edge(pixel_clk) then — rising clock edge
          if (hcounter >= HFP and hcounter < HSP) then
           hs <= '1';
          else
           hs <= '0';
          end if;
80
        end if;
      end process;
      process (pixel_clk, rst) is
      begin
85
        if rst = '1' then
                                            — asynchronous reset (active low)
          vs <= '0';
        elsif rising_edge(pixel_clk) then — rising clock edge
          if (vcounter >= VFP and vcounter < VSP) then
           vs <= '1';
90
          else
           vs <= '0';
          end if;
        end if;
      end process;
95
      process (pixel_clk, rst) is
      begin
        if rst = '1' then
                                            — asynchronous reset (active low)
          blank <= '1';
100
        elsif rising_edge(pixel_clk) then — rising clock edge
          if (hcounter < HLINES and vcounter < VLINES) then
            blank <= '0';
          else
105
            blank <= '1';
          end if;
        end if;
      end process;
   end architecture logic;
```

```
Company: HES-SO
     - Engineer: Samuel Riedo & Pascal Roulin
     - Create Date: 09:20:02 03/02/2017

    Design Name: vgaDisplayTopModule.vhd

    — Project Name: Super Mario World — FPGA Edition
     - Target Devices: Digilent NEXYS 3 (Xilinx Spartan 6 XC6LX16-CS324)
    — Description: Top module for vga demo
    — Revision 0.01 – File Created
                  1.00 - First functionnal version
   library IEEE;
use ieee.std_logic_1164.all;
    use ieee.numeric_std.all;
15
    entity vgagenerator is
      port (
        fpga_clk : in std logic;
                 : in std logic;
        rst
                  : out std logic;
        VS
                  : out std logic;
                 : out std_logic_vector(2 downto 0);
: out std_logic_vector(2 downto 0);
: out std_logic_vector(1 downto 0));
        red
         green
        blue
   end entity; — vgagenerator
    architecture behav of vgagenerator is
      signal pixel_clk : std logic;
      signal hount : std_logic_vector(10 downto 0);
      signal vcount
                       : std_logic_vector(10 downto 0);
      signal blank
                         : std_logic;
      signal locked
                          : std logic;
      component display is
        port (
35
           hcount: in std_logic_vector(10 downto 0); — Pixel x coordinate vcount: in std_logic_vector(10 downto 0); — Pixel y coordinate blank: in std_logic; — If 1, video output must be not
                                                — If 1, video output must be null
           red : out std_logic_vector(2 downto 0); — Red color output
           green : out std_logic_vector(2 downto 0); — Green color output
40
           blue : out std_logic_vector(1 downto 0)); — Blue color output
      end component;
      component dcm is
        port
           (
                                                    — Clock in ports
             CLK IN1 : in std logic;

    Clock out ports

             CLK OUT1 : out std logic;
             — Status and control signals
             RESET : in std_logic;
LOCKED : out std_logic
             );
      end component;
55
      component vga is
        port (
           pixel clk : in std logic;
                                                    -40MHz
                     : in std_logic;
                                                    — active low
                                                    — Horizontale synchonization impulsion
           hs
                       : out std_logic;
60
                    : out std_logic; — Vertical synchonization impulsion

: out std_logic; — If 1, video output must be null

: out std_logic_vector(10 downto 0); — Pixel x coordinate

: out std_logic_vector(10 downto 0)); — Pixel y coordinate
           vs
           blank
           hcount
           vcount
      end component;
65
   begin
```

```
dcm map : dcm
        port map
           CLK IN1 => fpga clk,
           CLK OUT1 => pixel clk,
           RESET
                     => rst
          LOCKED
                     \Rightarrow LOCKED);
75
      vga_map : vga
        port map (
           pixel_clk \Rightarrow pixel_clk,
           rst
                      \Rightarrow rst,
                      \Rightarrow hs,
           hs
80
                      => vs,
           blank
                      => blank,
           hcount
                      => hcount.
           vcount
                      \Rightarrow vcount);
85
      display_map : display
        port map(
           blank => blank,
           hcount => hcount,
           vcount => vcount,
90
           red
                  \Rightarrow red,
           green => green,
           blue
                   => blue);
   end architecture;
```

```
Company: HES-SO
      Engineer: Samuel Riedo & Pascal Roulin
      Create Date:
                       09:20:02 03/02/2017
     - Design Name:
                       marioPackage.vhd
      Project Name: Super Mario World - FPGA Edition
      Target Devices: Digilent NEXYS 3 (Xilinx Spartan 6 XC6LX16-CS324)
      Description: All constants for Super Mario World - FPGA Edition project
    - Revision 0.01 - File Created
                0.01 - vga controller constants added
10
   library IEEE;
   use IEEE.STD LOGIC 1164. all;
   library ieee;
   use ieee.std logic 1164.all;
   use ieee.numeric std.all;
   package marioPackage is
       - vga constants
     constant HMAX
                     : integer := 1056;
     constant VMAX
                      : integer := 628;
     constant HLINES : integer := 800;
     constant VLINES : integer := 600;
     constant HSP
                      : integer := 968;
     constant HFP
                      : integer := 840;
     constant VFP
                      : integer := 601;
     \color{red} \textbf{constant} \hspace{0.2cm} \textbf{VSP}
                      : integer := 605;
       file constants
   end marioPackage;
```

Fribourg, le 15 mars 2017.

Samuel Riedo Pascal Roulin