



Systèmes Embarqués 1 & 2: Travail écrit no 4.

Nom :

Prénom :

Classe : T-2/I-2

Date : 16.06.2017

Problème n° 1 (Entrées/Sorties)

Une équipe de développement logiciel est chargée de concevoir un pilote pour une interface Ethernet à 100Mb/s full-duplex. Le cahier des charges stipule que l'application ne devra perdre aucun paquet de données et la latence maximale que le pilote doit pouvoir absorber est de 80 ms. Sur une période de 20 ms, l'interface va recevoir une rafale (burst) de paquets de 1000 bytes pendant 4 ms, puis une rafale de paquets de 250 bytes durant 6 ms.

- a) Indiquez les différentes techniques que l'on peut mettre en oeuvre pour servir le contrôleur Ethernet afin de satisfaire au mieux le cahier des charges ci-dessus.

*mettre un buffer*

- Accès direct (pas de buffer)


- Accès périodique (buffer)

- Interruption ISM (buffer + ISM)

- Interruption avec traitement par thread (buffer + ISM + thread)

*(ne connaît pas car on doit accepter la latence)*

- b) Décrivez à l'aide d'une figure le principe mis en oeuvre pour servir le périphérique selon l'un des techniques cités dans la réponse a) et indiquez le nom de la technique



Quand une ISM arrive, le cpu fait un event sur le thread, il va le mettre en running et le thread va lire Rx et/ou écrire dans Tx (se sont des buffers).



Systèmes Embarqués 1 & 2: Travail écrit no 4.

- c) Dimensionnez le tampon de réception afin de satisfaire le cahier des charges ci-dessus. Dans le but d'économiser de l'espace mémoire, le tampon de réception sera formé de blocs de 500 bytes chacun. Si la taille du paquet reçu dépasse la taille maximale d'un bloc, celui sera stocké dans plusieurs blocs. Si le dernier bloc n'est pas complètement utilisé, la place restante ne sera pas utilisée pour un autre paquet.

100 Mbits      latence = 80 ms      4 ms packet 1000 bytes + 1 ms 256B  
8000 bits      2000 bits

~~100 Mbits~~

100 Mbits pendant 1 ms = 100 Kbits

en 20 ms  
↓

4 ms = 400 kb = 400'000 bits = 50 packets de 1000B = 100 blocs

6 ms = 600 kb = 600'000 bits = 300 packets de 256B = 300 blocs

en 80 ms  $\Rightarrow$  400 blocs + 300 blocs = 700 blocs ✓

Le tampon doit être au minimum 700 blocs

soit ~~800'000~~ Bytes = 800 KB

4 ms

800'000 Bytes = 800 KB

5

8




Systèmes Embarqués 1 & 2: Travail écrit no 4.

Problème n° 2 (MMU)

1. Indiquez l'emplacement de la MMU sur un système à  $\mu P$

1



Entre mémoire et MP

2. Citez et décrivez succinctement les 3 fonctions / rôles principaux de la MMU dans un système à  $\mu P$

1 1/2

- Convertir adresse virtuelle - réelle ✓
- On permet à chaque Process de avoir toute la mémoire  
→ c'est une conséquence du point 1
- Augmente la sécurité en ne permettant pas aux process d'accéder directement à la mémoire.

3. Donnez la définition de l'abréviation TLB, décrivez la fonction de la TLB et indiquez son emplacement

2

Translation Lookaside Buffer, il est dans le MMU et offre un cache pour une translation rapide entre virtuelle - réelle. Il regarde simultanément toutes les entrées dans son cache pour savoir si l'adresse demandée y figure.

4. La MMU du processeur TI AM335x implémente une table à deux niveaux (1<sup>er</sup> niveau sur 12 bits et 2<sup>e</sup> niveau sur 8 bits). Décrivez succinctement la raison de cette implémentation sur 2 niveaux et décrivez à l'aide d'un exemple comment le  $\mu P$  procède pour accéder des données placées dans une page du 2<sup>e</sup> niveau.

adresse

101010101010 1111 1111 ...

0

on cherche dans la table de premier niveau la table à l'adresse 101010101010 l'index



Puis dans la table de

2

deuxième niveau, on prend l'entrée 1111 1111 (la dernière).

5. Indiquez la fonction des sections / pages « fault ».

1/2

page fault = la page est manquante / manquant une erreur.


→ je n'arrive pas à lire

(7)

Systèmes Embarqués 1 & 2: Travail écrit no 4.

Problème n° 3 (Mémoire cache)

1. Décrivez succinctement l'architecture et le principe de fonctionnement d'une mémoire cache à n-voies associative.



2 1/2 Mix entre accès direct et complètement associatif. On choisit un set selon l'accès direct et on choisit la way dans le set selon complètement associatif.  
On a un excellent compromis entre vitesse, ~~sécurité~~ ~~prix~~

2. Hormis les données, dans une ligne de la mémoire cache on trouve encore trois champs, soit le tag, le bit V et le bit D. Décrivez succinctement la fonction de ces trois champs

tag = l'adresse de la ligne (où elle est ~~stockée~~)

1 1/2 V = valid

d = dirty (modifié par l'UP)

3. Citez et décrivez succinctement les deux principes qui sont à l'origine des mémoires caches. Pour chacun des principes, donnez un exemple.

localité Spatial: Si on sauve une donnée à un endroit de la mémoire, il est très probable que l'on sauve qqch d'autre à la suite dans un court laps de temps. Exemple = initialisation de variable:   

```
int loop = 10;
int last = 0;
```

3  
Temporelle: Si on sauve qqch dans la mémoire, il est très probable qu'on va l'utiliser rapidement. Exemple: On init i et on l'utilise directement.  

```
for (int i = 0; i < ...; i++) {
```

4. Quel principe est utilisé par la mémoire cache des instructions (i-cache) et donnez-en la raison

?






Systèmes Embarqués 1 & 2: Travail écrit no 4.

Problème n° 4 (programmation orientée-objet)

Pour le diagramme de classes ci-contre :

1. Déclarez les classes F, B, D et E en langage C orienté-objet.  
Remarque : la méthode «m1» de la classe D surcharge celle de la classe B.
2. Implémentez la fonction «m1» de la classe D de manière à ce qu'elle retourne la somme « a + d1 + b1 »  
La macro « container\_of » est à disposition.
3. Implémentez la méthode d'initialisation de la classe E «init\_e».  
Remarque : la variable e1 doit être initialisée à 14;



```
struct E {
    int e1;
    int (m3*)(struct E* oret, int a);
    struct D d1;
};
```

```
struct D {
    int d1;
    struct B b1;
    struct B c2b;
};
```

```
struct B {
    int b1;
    int (m1*)(struct B* oret, int a);
};

struct F {
    int f1, f2;
    void (m1*)(struct F* oret, int a);
    int (m2*)(struct F* oret);
    struct B* r2b;
};
```

```
int m1(struct D* oret, int a) {
    struct B* b_base = container_of(oret, struct B, d1);
    return a + oret->d1 + b_base->b1;
}
```

```
void init_e(struct E* e) {
    struct E ee = {14};
}
```

Systèmes Embarqués 1 & 2: Travail écrit no 4.

Problème n° 5 (Toolchain + DMA)

1. Expliquez à l'aide d'un exemple simple le principe d'un Makefile

1 Permet de reunir les flag, commandes etc... nécessaires à la compilation dans un fichier. Ensuite, on peut l'utiliser avec un make qui appelle le makefile au lieu de taper chaque fois toutes les commandes.

2. Citez 2 ou 3 avantages des revues de code

2 Permet de valider le fonctionnement de méthode  
Permet d'avoir une vue externe sur le code, car celui qui fait la revue n'est pas la même personne que celle qui a codé.

3. Implémentez un test unitaire permettant de valider/vérifier le bon fonctionnement de la fonction ci-dessous (3 tests positifs et 3 tests négatifs).

```
/**
 * The C library function int tolower(int c) converts a given letter to
 * lowercase.
 *
 * @param c - This is the letter to be converted to lowercase.
 *
 * @return - This function returns lowercase equivalent to c, if such value
 * exists, else c remains unchanged. The value is returned as an
 * int value that can be implicitly casted to char.
 */
int tolower(int c);
```

c - assert( tolower(A) == (int)'a' ) report error;

c - assert( tolower(b) == b ) report error;


2 c - assert( tolower(65) == (int)'a' ) report error;

c - assert( tolower(1000) == 1000 ) report error;

5 c - assert( tolower((int) '!') == (int) '!' ) report error;

4. Donnez la définition de l'abréviation DMA et décrivez succinctement sa fonction dans un système à µP

2 Direct Memory Access | Permet de libérer le µP et de gérer l'accès à la mémoire par les périphériques à sa place.



1 = configuration  
2 = ready  
3 = échanges  
4 = s'il faut