

# **TP: Video Graphics Array (VGA)**

#### **1 BUTS DU TRAVAIL**

- ✓ Modéliser en VHDL une sortie VGA.
- ✓ Concevoir le modèle à l'aide de constantes.
- √ Générer un rectangle et un cercle sur l'écran
- ✓ Synthétiser le circuit et tester sur le circuit
- ✓ Vérifier le bon fonctionnement du circuit par simulation et synthèse.

#### **2 DESCRIPTION DU CIRCUIT**

Une description du fonctionnement d'une interface VGA peut être trouvée sur internet, par exemple sur :






Schéma bloc du composant :







hcount and vcount are used to determine the video output (colors) to give for that pixel

When blank=1, video output shoud be 0

HMAX=1056 HSP=968 VMAX=628 VLINES=600 HLINES=800 VFP=601 HFP=840 VSP=605

Description des signaux de l'entité:

Entrées:

Pixel\_clk: clock de la FPGA (pixel), 40MHZ

Rst: reset de la FPGA

Sorties:

HS: Impulsions de synchronisation horizontale

VS: Impulsions de synchronisation verticale

Hcount,

Vcount: Coordonnées X,Y du pixel

Blank: Lorsque =1, la sortie video doit être nulle

<u>Remarque</u>: Ce bloc VGA ne contient pas la génération du signal vidéo lui-même, en fonction de hcount et vcount. Ce signal sera généré par un autre bloc qui recevra hcount, vcount et blank.

#### 3 FICHIER DE CONTRAINTE .ucf

A l'aide du schéma du board Nexys 3, vous devez écrire le fichier de contrainte .ucf afin de définir les entrées/sorties sur le FPGA.



#### **ANNEXE**

### **VGA Timing:**

# SVGA Signal 800 x 600 @ 60 Hz timing

## **General timing**

Screen refresh rate	60 Hz
Vertical refresh	37.878787878788 kHz
Pixel freq.	40.0 MHz

## Horizontal timing (line)

Polarity of horizontal sync pulse is positive.

Scanline part	Pixels	Time [µs]
Visible area	800	20
Front porch	40	1
Sync pulse	128	3.2
Back porch	88	2.2
Whole line	1056	26.4

## Vertical timing (frame)

Polarity of vertical sync pulse is positive.

Frame part	Lines	Time [ms]
Visible area	600	15.84
Front porch	1	0.0264
Sync pulse	4	0.1056
Back porch	23	0.6072
Whole frame	628	16.5792

Source: <a href="http://tinyvga.com/vga-timing/800x600@60Hz">http://tinyvga.com/vga-timing/800x600@60Hz</a>




### TP: Générateur de mire VGA

#### 1. BUTS DU TRAVAIL


- ✓ Modéliser en VHDL le générateur de mire en utilisant l'interface VGA.
- ✓ Vérifier le bon fonctionnement du circuit par simulation, synthèse et test sur la carte.

#### **2 DESCRIPTION DU CIRCUIT**

#### Entité du bloc :



#### Schéma bloc:



#### 3 FICHIER DE CONTRAINTE .ucf

A l'aide du schéma du board Nexys 3, vous devez écrire le fichier de contrainte .ucf afin de définir les entrées/sorties sur le FPGA.

#### **4 TRAVAIL A EFFECTUER**

- I. Modéliser en VHDL le bloc générateur de mire en instanciant le bloc interface VGA, pour générer un rectangle, puis un cercle, puis les 2.
- II. Simuler votre modèle
- III. Synthétiser votre code
- IV. Tester sur la carte Nexys 3

Fabio Cunha 4/9 TP\_VGA\_MIRE.doc



### **ANNEXE 1: Génération et configuration du DCM**

Le DCM (Digital Clock Management) permet de convertir la clock de 100MHz en 40MHz.


Pour l'ajouter au projet ISE, procédez comme suit :

Dans ISE: Projet > New Source > IP core

Donner un nom, par exemple dcm1 et un répertoire, par exemple <projet\_dir>\ipcore\_dir Vérifier/activer l'option add to project


#### **Cliquer Next**


Dans la fenêtre qui s'ouvre, taper clocking wizard dans search IP catalog Sélectionner le clocking wizard trouvé et Next, puis Finish



#### **Configurer comme suit:**







Remarque: pour notre TP actuel, nous n'avons besoin que de la sortie CLK\_OUT1

Fabio Cunha 6/9 TP\_VGA\_MIRE.doc




#### Next, contrôler/corriger:



#### Ensuite cliquer Generate

Pour instantier ce bloc dans votre code VHDL, sélectionner le bloc DCM dans le design viewer, puis double-cliquer sur View HDL instantiation template :



Vous pouvez ensuite copier-coller la déclaration du composant et l'exemple de mapping qu'il vous faudra corriger avec vos signaux.



## ANNEXE 2 : Génération d'un rectangle

Le signal video est constitué des signaux rouge, verts et bleus (red, green, blue). Ce signal doit être généré en fonction des coordonnées des pixels hcount et vcount.

Par exemple, pour dessiner un rectangle compris entre 200<hcount<600 et 200<vcount<400, on pourra introduire le code suivant pour le bloc « Circle & Rect Generator » :

```
process(hcount,vcount)
begin
-- rectangle
if (((vcount=200) or (vcount=400)) and ((hcount>200) and (hcount<600))) or
        (((hcount=200) or (hcount=600)) and ((vcount>200) and (vcount<400))) then
        color <= "000000000";
else
        color <= "111111111";
end if;
end process;

red <= color(7 downto 5) when blank='0' else "000";
green <= color (4 downto 2) when blank='0' else "000";
blue <= color (1 downto 0) when blank='0' else "000";</pre>
```

Note: color est un std logic vector(7 downto 0).



### ANNEXE 3 : Génération d'un cercle

La génération d'un cercle est un peu plus difficile. Les points sur la périphérie du cercle répondent à l'équation (xc,yc=centre du cercle, r = rayon) :

```
(hcount-xc)^2+(vcount-yc)^2=r^2
```

En VHDL, cela devient (r2=rayon au carré):

```
process(hcount, vcount)
variable temp : integer;
begin
-- cercle
color<="11111111";
temp:=( ((hcount-xc)*(hcount-xc)) + ((vcount-yc)*(vcount-yc)) ); -- equation du cercle
if temp=r2 then
    color<= "00000000";
end if;
end process;</pre>
```

Le problème est que, vu que hount et vount sont des entiers, l'équation est rarement satisfaite et seuls quelques points apparaissent. Il faudra donc tolérer une certaine marge d'erreur ou remplir l'espace entre deux cercles de rayon très proche (la condition temp=r2 doit être modifiée).

Fabio Cunha 9/9 TP\_VGA\_MIRE.doc