


## TP6-7-8: PLL numérique

#### 1. BUTS DU TRAVAIL

- ✓ Etude des éléments constituant une PLL numérique suivie d'un convertisseur D/A Sigma-Delta.
- ✓ **Modélisation VHDL** du circuit complet (seulement la PLL numérique, c.à.d. la partie bleue du schéma ci-dessous)
- ✓ **Modélisation du testbench** non synthétisable selon les instructions du cours.
- ✓ **Simulation** du circuit à l'aide de Modelsim et du testbench.
- ✓ Synthèse du circuit sur la FPGA Spartan3A (50k gates et 144 broches ; XC3S50A TQ144) de Xilinx avec ISE
- ✓ Vérification acoustique (démodulation FM) du circuit téléchargé sur la carte R-FM (Recepteur FM) de l'EIA-FR.

#### **2 DESCRIPTION DU CIRCUIT**

Le schéma bloc du circuit à réaliser a été vu au cours. Il est représenté ci-dessous :



Dans ce travail pratique, les étudiants doivent modéliser tous les blocs, sauf le tripleur de fréquence «clk\_gen». Cette partie en rouge et le clk\_gen est donnée par le professeur. Le détail du contenu de chaque bloc est décrit dans le support de cours.



### **3 TRAVAIL À EFFECTUER**

- A. **Créer un dossier PLL\_numérique** avec tous les sous répertoires usuels ainsi que la librairie de travail work (ce travail a déjà été fait au cours). Attention, dans le fichier **modelsim.ini**, changer la **résolution en ps**.
- B. **Modéliser** en **VHDL** (fichier source avec une librairie personnelle pour la définition des constantes) le comparateur de phase « Phase Comparator ». Placer ces blocs dans le fichier PLL\_numerique.vhdl fourni par le professeur. Ce fichier se trouve sous.
- C. Dans ce fichier PLL\_numerique.vhdl (Template téléchargeable depuis Moodle), modéliser en VHDL le régulateur PI et le NCO (Numerically-Controlled Oscillator) qui peut être ici considéré comme un diviseur de fréquence de l'horloge système.

Pour l'horloge système à 60 MHz de cette PLL nous avons besoin d'un multiplicateur de fréquence par 3.

```
entity Clk 3x is
   port ( CLKIN IN
                          : in
                                  std logic;
          RST IN
                                  std logic;
                          : in
          CLKFX OUT
                          : out
                                  std logic;
          CLKFX180 OUT
                         : out
                                  std logic;
          LOCKED OUT
                          : out
                                  std logic);
end Clk 3x;
```

Comme ce genre de multiplicateur est décrit dans le cours VHDL et fait intervenir des notions plus avancées, il est déjà modélisé dans le fichier PLL\_numerique.vhd fourni par le professeur.

- D. Modèliser en VHDL le testbench selon les indications données au cours (pages 16 et 17). Ces informations sont également décrites dans l'annexe de cette donnée.
- E. Simuler votre modèle VHDL à l'aide de votre testbench. Utiliser pour cela les fichiers Phase\_comparator\_cours\_ps.do, PLL\_numerique\_tb.do et PLL\_numerique\_tb.jpg donnés par le professeur.

Remarque: Les fichiers fournis par le professeur se trouvent sous Moodle

- F. Synthétiser votre circuit et utiliser pour cela le fichier PLL\_numerique.ucf donné par le professeur.
- G. Télécharger et tester votre circuit sur la carte RADIO FM du labo. Ce test audible se fera par démodulation d'un émetteur radio FM.
- H. Résumez vos résultats (code VHDL, simulations et mesures) dans un rapport de laboratoire.



#### Annexe: Modèle VHDL du test bench

```
library ieee;
use ieee.std logic 1164.all; use ieee.numeric std.all; use
ieee.math real.all;
entity PLL Numerique tb is end PLL Numerique tb;
architecture comp of PLL Numerique tb is
COMPONENT PLL Numerique IS
PORT(clk i, reset i, fref i : IN std logic; F o, out o, clk3x o : OUT
std logic);
END COMPONENT;
signal clk sti, clk 3x sti, fref sti : std logic;
signal reset sti : std logic;
signal F_obs, out_obs : std_logic;
signal out_dec_obs : integer;
signal omega_s : real;
-- to be customized by user
constant f_clk_sti_c : real := 20000000.0; -- Fréquence de l'horloge
système d'entrée 20 MHz (60MHz/3)
centrale
constant deltaf c : real := 150000.0; -- Modulation de fréquence plus/moins
150 kHz
constant fe audio c : real := 12500.0; -- Fréquence audio 12.5 kHz
(réduction par rapport à deltaf c
-- enf of customization by user
constant clockperiod c : time := (1.0/f clk sti c) * 1 sec;
shared variable init temps v : time;
shared variable t v : real;
signal inputperiod s : time := (1.0/fe porteuse c) * 1 sec;
signal fe input sti : real ;
for all: PLL Numerique use entity work.PLL Numerique;
begin
PLL Numerique1 : PLL Numerique
port map (clk i => clk sti, reset i => reset sti, fref i => fref sti, F o
=> F obs,
out o \Rightarrow out obs, clk3x o \Rightarrow clk 3x sti);
process
 begin
  reset sti<='1';</pre>
  init temps v := now;
  wait for 100 ps;
  reset sti <= '0';
  wait;
```




```
end process;
process (clk sti, reset sti)
begin
if reset sti='1' then
    fe input sti <= fe porteuse c;
    omega s \leftarrow 0.0;
elsif rising_edge(clk_sti) then
   t_v := real((now - init_temps_v) / 1 ps) / 100000000000000000;
    omega_s <= (2.0*math_pi*fe_audio_c*t_v);</pre>
    fe_input_sti <= fe_porteuse_c +</pre>
(ampl_sinus*real(deltaf_c)*sin(omega_s));
end if;
end process;
inputperiod s <= (1.0/fe input sti) * 1 sec;</pre>
fref sti <= '0' when reset sti='1' else not fref sti after inputperiod s/2;
clk sti <= '0' when reset sti='1' else not clk sti after clockperiod c/2;
process (clk 3x sti, reset sti)
begin
if reset sti='1' then
   out dec obs <= 0;
elsif rising edge(clk 3x sti) then
 if out obs = '1' then out dec obs <= out dec obs + 1;
 else out dec obs <= out dec obs - 1;</pre>
  end if;
end if;
end process;
end comp;
```



## **Annexes: simulation**

## Phase comparator:



# PLL numérique :

