

การทดลองที่ 3 การลดรูปสมการบูลีน (Boolean Simplification) วงจร Combinational Logic

วัตถุประสงค์

1. เพื่อให้นักศึกษาสามารถลดรูปสมการบูลีนโดยใช้ Boolean Algebra และ K-Map ได้
2. เพื่อให้นักศึกษาสามารถออกแบบวงจรสำหรับใช้งานบน FPGA เบื้องต้นได้
3. เพื่อให้นักศึกษาเข้าใจขั้นตอนการออกแบบวงจร Combinational logic

การทดลอง

{1, 0, 8}

1. $f(a, b, c, d) = \sum m(2, 3, 4, 10, 12, 13, 15) + \sum d$ (ใช้เลขโดดรหัสนักศึกษา 5 ตัวท้ายโดยไม่ซ้ำกับเลขภายใน $\sum m$ และเลขโดดรหัสนักศึกษา 5 ตัวท้ายนั้นต้องไม่ซ้ำตัวมันเอง) โดยจากสมการบูลีนให้นักศึกษา

- 1.1 เขียน Truth Table ของสมการ

a	b	c	d	Z		
0	0	0	0	X	d	
0	0	0	1	X	d	
0	0	1	0	1	m	$\bar{a} b c \bar{d}$
0	0	1	1	1	m	$\bar{a} b c d$
0	1	0	0	1	m	$\bar{a} b \bar{c} \bar{d}$
0	1	0	1	0		
0	1	1	0	0		
1	0	0	0	X	d	
1	0	0	1	0	m	$a \bar{b} c \bar{d}$
1	0	1	0	0		
1	1	0	0	1	m	$a b \bar{c} \bar{d}$
1	1	0	1	1	m	$a b \bar{c} d$
1	1	1	0	0		
1	1	1	1	1	m	$a b c d$

1.2 แสดงการลดรูปด้วยวิธีพีชคณิตบูลีน (Boolean Algebra) โดยแสดงวิธีการลดรูปบรรทัดละ 1 ขั้นตอน

$$= A'B'CD' + A'B'CD + A'BC'D' + AB'CD' + ABC'D' + ABC'D + ABCD$$

$$= A'B'C(D' + D) + A'BC'D' + AB'CD' + ABC'D' + ABC'D + ABCD$$

$$= A'B'C + A'BC'D' + AB'CD' + ABC'D' + ABD(C' + C)$$

$$= A'B'C + A'BC'D' + AB'CD' + ABC'D' + ABD$$

$$= A'B'C + BC'(A'D' + AD') + AB'CD' + ABD$$


$$= A'B'C + BC'(D'(A + A')) + AB'CD' + ABD$$

$$= A'B'C + BC'D' + AB'CD' + ABD$$

$$= B'C(A' + AD') + BC'D' + ABD$$

$$= A'B'C + B'CD' + BC'D' + ABD$$


1.3 แสดงการลดรูปโดยใช้ K-Map



$$\bar{a}\bar{b}c + b\bar{c}\bar{d} + abd + \bar{b}cd$$

$$\bar{c}\bar{d} + \bar{a}\bar{b} + abd + \bar{b}c\bar{d}$$

1.4 วาด Logic Diagram ของวงจรภายใต้การลดรูป



2. ให้นำวงจรจาก Logic Diagram ในข้อ 1.4 มาดลงบนโปรแกรม และอัปโหลดแบบ PROM ลงบน FPGA พร้อมอธิบายการทำงาน โดยกำหนดให้ใช้อินพุต SW22 SW21 SW19 SW17 ตามลำดับและเอาต์พุต D14 แสดงผลลัพธ์ (บอร์ดใหม่เท่านั้น)

