基于 FPGA 的数字示波器

目录

摘要 1
第一部分　作品概述 2
1.1 功能与特性 2
1.2 应用领域 2
1.3 主要技术特点 3
1.4 主要性能指标 4
1.5 主要创新点 4
1.6 设计流程 4
第二部分　系统组成及功能说明 5
2.1 整体介绍 5
2.2 硬件系统介绍 6
2.2.1 硬件整体介绍； 6
2.2.2 机械设计介绍 9
2.2.3 电路各模块介绍； 10
2.3 软件系统介绍 18
2.3.1 软件整体介绍； 18
2.3.2 软件各模块介绍； 19
第三部分　完成情况及性能参数 26
3.1 整体介绍 26
3.2 工程成果 27
3.2.1 机械成果； 27
3.2.2 电路成果； 28
3.2.3 软件成果； 28
3.3 特性成果； 31
3.3.1 主要性能参数 31
3.3.3　幅度与频率测量测试 33
3.3.4 触发与多分辨率读取 34
3.3.5 真实过载与后续采集验证 38
3.3.6　闭环相对自检与校正验证 38
3.4 与相关研究的对比分析 39
3.4.1 对比对象与指标说明 40
3.4.2 主要性能与功能对比 40
3.4.3 对比结果分析 41
3.5 技能包的提炼与验证 43
3.5.1 提炼来源与目标 43
3.5.2 通用化设计与使用方法 44
3.5.3 验证结果与适用边界 45
3.6 工程复现说明 46
3.6.1 环境与版本 46
3.6.2 文件核对与硬件连接 46

3.6.3 硬件连接与上电 47
3.6.4 源码构建与程序加载 47
3.6.5 上位机启动与功能检查 48
3.6.6 技能包使用与复现 48
第四部分 总结 49
4.1 可扩展之处 49
4.2 心得体会 50

摘要

针对电子技术教学与实验调试中的信号观测、测量和测试需求，本项目在已有 FPGA 数字示波器采集、触发与显示设计的基础上，采用模块化设计与软硬件协同方法，研制了一套集采集、分析、输出及校准于一体的数字示波器与闭环测量平台，重点通过 DAC 与 ADC 回环实现链路自检与相对校准，通过多分辨率保峰传输减少波形读取开销，为教学实验和电路调试提供可独立运行、支持电脑辅助分析的测量工具。

系统以 EGO1 开发板为核心，配合 AD9226、AD9767 模块及 MicroBlaze 软核处理器，完成以下设计：

（1）高速采集与数字触发设计，实现 25 MSPS 采集、16384 点波形存储及预触发；

（2）同帧测量与分析设计，基于同一冻结记录完成参数测量、FFT 及谐波分析；

（3）波形发生与闭环自检设计，实现标准及任意波形输出，通过 DAC 回接 ADC 开展自检与相对校准；

（4）多分辨率保峰传输设计，采用包络概览与局部原始数据按需读取，兼顾尖峰保留与传输效率；

（5）软硬件协同与双端交互设计，支持本地独立操作，并由电脑上位机辅助完成复杂分析、校准及数据管理。

在软件与通信方面，开发电脑上位机，通过带 CRC16 校验的串口协议完成控制与数据传输。针对板端计算、存储及交互资源限制，利用电脑算力辅助完成复杂扫频、外部参考标定、历史波形分析、任意波形上传及文件管理，扩展系统能力。

项目重点实现两项特色设计：一是将 DAC 输出回接 ADC 输入，构建闭环自检与相对校准流程，评估组合链路偏差及漂移，并结合外部参考完成电压标定；二是采用最小值、最大值包络概览与局部原始数据按需读取，在保留已捕获尖峰的同时减少传输量。系统经仿真、软件回归和板级实测验证，可用于教学实验、电路调试及嵌入式测量实践。

关键词：FPGA；数字示波器；软硬件协同；闭环校准；多分辨率传输

第一部分　作品概述

1.1 功能与特性

FPGA 教学实验系统与虚拟示波器的相关设计分别见文献[1]和文献[2]。本项目设计了一套基于 FPGA 的数字示波器，面向日常电子技术教学与实验调试，将信号采集、测量分析、波形发生与自检校准集成于同一平台，支持本地独立操作和电脑辅助分析。主要功能如表 1-1 所示。

表 1-1　示波器主要功能与特性

功能类别	主要功能与特性
信号采集与触发	12 位、25 MSPS 采集；支持自动、正常和单次采集、多类触发及 0～100%预触发设置
测量与频谱分析	测量峰峰值、有效值、平均值、频率等参数；支持 1024 点 FFT 及二至五次谐波分析
信号输出	支持基本波形与任意波形输出，可调节频率、幅度和相位
自检与校准	通过 DAC 至 ADC 的模拟闭环开展自检与相对校准
显示屏显示与操作	显示波形、测量结果和设备状态；通过板上按键完成功能操作
上位机辅助分析	提供复杂扫频、历史记录、精细缩放、任意波形上传及文件导出，

上述功能均依托图 1-1 所示的实物平台实现。该实物平台以 EGO1 为核心，配合 AD9767(DAC)、AD9226(ADC)、5 V 电源、本地显示屏和上位机，通过 SMA 把 DAC 输出与 ADC 输入闭环连接，共同完成波形生成、数据采集、波形显示及上位机分析，为后续功能测试提供硬件基础。




图 1-1 系统实物组成与闭环连接

1.2 应用领域

本作品主要面向电子技术教学、实验室电路调试及嵌入式系统开发，可用于观察电路波形、测量信号参数，并为被测电路提供测试激励。通过闭环自检辅助核查测量链路状态，通过上位机保存和比较实验数据，满足教学演示、重复实验及调试分析的需要。

在电路调试中，可为放大器、滤波器及传感器接口提供测试信号，观察输出变化，利用条件触发定位异常脉冲和幅度越限事件。显示器与板上按键支持独立操作，便于现场查看；电脑上位机用于精细分析、历史波形比较及测试结果导出。

在嵌入式与 FPGA 开发中，可用于周期信号、PWM 波形及模拟接口的辅助测试，同时作为高速采集、数字触发、FFT 和软硬件协同设计的实践平台。闭环自检与校准功能可辅助检查设备状态、评估链路偏差，为重复实验提供参考。主要应用领域如图 1-2 所示。相关口袋实验装置结合了 FPGA 采样、波形显示与 FFT 分析[3]。




图 1-2　典型应用场景示意图

1.3 主要技术特点

（1）闭环自检与校准。将 DAC 输出回接 ADC 输入，通过零点、直流、幅度和扫频测试评估组合链路，支持相对校准与漂移比较，并结合外部参考完成电压标定。

（2）多分辨率保峰传输。对完整记录分桶提取最小值和最大值，先发送概览，再读取选区原始数据，在保留已捕获尖峰的同时减少传输量。同时，结合 CRC16 校验、分包及序号检查保障数据完整性。

（3）软硬件协同处理。FPGA 并行完成采集、触发、测量及 FFT 运算，MicroBlaze 软核负责调度与通信。针对板端资源限制，利用电脑算力和存储辅助复杂分析与数据管理。MicroBlaze 处理器结构及接口定义参见官方指南[4]。

（4）预触发与同帧分析。采用环形缓存保留触发前数据，支持多类条件触发。波形、基础测量及频谱摘要基于同一冻结记录，保证结果对应，便于追溯异常。循环缓存保存触发前波形的设计可参考文献[5]。

（5）本地与电脑协同操作。显示器配合板上按键完成采集、触发和输出设置，上位机提供精细缩放、历史比较、校准计算及文件管理，兼顾独立使用与扩展分析。FPGA 直接驱动 VGA 并采用相对独立测量电路的方案见文献[6]。

1.4 主要性能指标

系统主要性能指标如表 1-2 所示，涵盖信号采集、存储、频谱分析、波形输出及显示通信等方面

表 1-2　系统主要性能指标

指标项目	参数
采集通道 / ADC 分辨率	单通道 / 12 位
采样率	25 MSPS
标称输入范围 / 阻抗	±5V / 50 Ω
存储深度	16384 点
预触发比例	0~100%
FFT 点数/频点间隔	1024 点 / 约 24.414 kHz
DAC 分辨率 / 更新率	14 位 / 25 MSPS
任意波形长度	1024 点

1.5 主要创新点

（1）闭环自检与相对校准。针对采集与输出链路状态不易直观核查的问题，将 DAC 输出回接 ADC 输入，通过零点、幅度及扫频测试评估组合链路偏差与漂移，为设备自检和相对校准提供依据。

（2）多分辨率保峰传输。针对串口带宽有限、完整波形读取开销较大的问题，先传输分桶最小值与最大值形成的包络概览，再按需读取局部原始数据，在保留已捕获尖峰的同时减少传输量。

1.6 设计流程




图 1-3　系统设计与实现流程

本项目首先根据应用需求确定功能与性能指标，完成系统架构、接口规划及软硬件任务分工。随后并行开展三部分开发：可编程逻辑实现采集缓存、数字触发、参数测量、频谱分析与波形输出；软核程序负责调度、本地菜单、按键控制及显示；上位机实现串口交互、校准计算、扫频分析和文件管理。各模块完成后进行系统集成，核对接口、参数同步及控制交接。最后通过功能、闭环和稳定性测试验证整机，针对问题迭代修正，完成程序固化、独立启动验证与测试资料归档，形成完整的设计与验证流程。设计流程如图 1-3 所示。

第二部分　系统组成及功能说明

2.1 整体介绍

已有手持式示波器采用 FPGA 逻辑与 Nios II 软核协作完成采集和交互[7]。本系统是一套基于 FPGA 的单通道数字示波器，集信号采集、数字触发、波形存储、参数测量、频谱分析及信号发生于一体。系统以 EGO1 开发板为核心，外接 AD9226 采集模块、AD9767 输出模块及显示器，并通过 USB-UART 与电脑上位机通信。FPGA 内部采用硬件逻辑与 MicroBlaze 软核协同的结构：硬件逻辑负责采样数据处理、触发判断和波形生成等实时任务，MicroBlaze 运行 C 固件，负责本地操作、菜单调度及通信协调。各子模块及数据、配置和模拟回环关系如图 2-1 所示。




图 2-1　示波器整体框图

采集链路由 AD9226 模块和 FPGA 采集处理逻辑组成。模拟信号经前端处理和模数转换后进入 FPGA，由采集与触发模块完成数据缓存和触发控制，形成包含触发前后数据的冻结记录。参数测量、FFT 频谱分析、多分辨率包络及局部波形读取均围绕同一记录开展，使波形显示与分析结果具有一致的数据来源。

系统采用 FPGA 逻辑、MicroBlaze 软核与 PC 上位机协同的架构。FPGA 承担采样、触发、缓存、测量、FFT 及波形生成等实时任务；MicroBlaze 负责本地按键、菜单和控制调度，配合显示逻辑实现波形、测量结果及设备状态的呈现，支持脱离电脑独立操作；PC 通过 USB-UART 与板端通信，完成参数配置、精细分析、校准计算、历史记录和数据导出。本地与 PC 通过控制权切换机制访问同一硬件后端，并通过配置命令、状态回读和冻结记录共享信息。

输出链路由 FPGA 内部的 DDS、任意波形发生逻辑及 AD9767 模块组成，可向外部电路提供测试信号，也可将 DAC 输出回接 ADC 输入，构成“波形生成—模拟输出—回采—分析”的闭环，用于链路自检、偏差评估与相对校准；结合外部参考可进一步完成电压标定。时钟、复位和供电模块为各部分协同运行提供公共支撑。

2.2 硬件系统介绍

2.2.1 硬件整体介绍；

系统采用模块化硬件结构，包括主控、采集、输出、供电及外接显示器，具体组成参考表 2-1。主控板通过并行数字接口连接采集与输出模块，通过视频接口连接显示器，并通过 USB-UART 与电脑通信，构成一个数字示波器平台。

表 2-1　系统主要组成与接口关系

组成或连接关系	主要接口	功能与关键约定
AD9226 与 FPGA	SMA IN；D[11:0]、OTR、CLK	12 位、25 MSPS 采集，同步接收原始码与超量程标志
FPGA 与 AD9767	OUTA；DA[13:0]、ACLK、WR1	14 位波形输出，支持标准及任意波形，可回接 ADC 构成闭环
MicroBlaze 与 FPGA 逻辑	配置与状态接口	下发控制参数，读取运行状态及测量结果
显示与本地输入	VGA；S0～S4、SW0、SW7	显示波形与菜单，实现本地操作、模块使能及控制权切换
PC 与板端	USB-UART，921600 bit/s	配置下发与数据读取，采用 CRC16 校验及请求响应匹配
波形与分析结果	冻结记录及身份字段	波形、测量与频谱关联同一记录，避免跨帧数据混用
外部电源模块	5 V、GND	为 ADC、DAC 供电，与主控板保持共地

主控板采用 Artix-7 系列 XC7A35T FPGA，如图 2-2 所示。接收 ADC 并行数据并运行采集、触发、测量、FFT 和波形发生逻辑；片内 MicroBlaze 运行 C 固件，负责菜单、按键和通信协调。片内 BRAM 用于冻结记录与处理缓存，QSPI Flash 保存启动配置及软核程序，使本地功能可以脱离电脑启动。



图 2-2　EGO1 主控板

AD9226 芯片的 12 位分辨率、并行输出及 OTR 定义参见数据手册[8]。AD9226 模块，标称输入范围为±5 V，输入阻抗约为 50 Ω，实际输入幅度受信号源输出阻抗和驱动能力影响，负责将被测模拟信号转换为数字数据，如图 2-3 所示。模块采用 12 位 ADC，本系统采样率设置为 25 MSPS，采样时钟由 FPGA 提供。被测信号通过 SMA 接口输入，经模拟前端处理和模数转换后，D0～D11 并行数据及 OTR 超量程标志送入 FPGA，供后续分析使用。




图 2-3 AD9226 采集模块



图 2-4 AD9767 输出模块

AD9767 芯片的 14 位数据接口与双端口时序参见数据手册[9]。AD9767 模块负责输出波形，如图 2-4 所示。本系统使用其 14 位 A 通道，工作时钟为 25 MHz，通过数据线、时钟线和写控制线与 FPGA 连接。FPGA 生成的标准波形或任意波形数据经数模转换、滤波和放大后，从 OUTA 接口输出，模块上的电位器用于调节模拟增益。进行闭环自检或校准时，通过 SMA 同轴线将 OUTA 回接至 AD9226 的 IN 接口，形成从波形生成、模拟输出到回采分析的完整链路。

电源模块可以提供 5V、3.3V 和 GND 接口，如图 2-5 所示。本系统使用其 5V 输出为 ADC 和 DAC 供电，EGO1 主控板通过自身电源接口供电。板间数字接口采用 3.3V 逻辑电平，为板间通信提供统一的电位参考。




图 2-5 电源模块

显示器用于呈现波形、测量参数、频谱及操作菜单，具体实物如图 2-6 所示。板上方向键和确认键用于页面选择、参数调整及操作确认，配合显示器完成本地控制；板上开关 SW7 用于切换本地与电脑控制权。




图 2- 6　外接显示器

2.2.2 机械设计介绍

本系统采用简易箱体作为样机的安装与展示载体，按照上盖显示、底部布置电路的方式组织结构。显示屏安装于上盖内侧，便于观察波形、测量结果及操作菜单；EGO1 主控板、AD9226 采集模块、AD9767 输出模块和电源模块布置于箱体底部，兼顾模块连接、接口操作和调试维护。整体布局如图 2-7 所示。

板卡之间通过排线传输数字信号，模拟输入与输出采用 SMA 同轴线连接，显示屏通过视频线连接主控板。布局时以缩短连接路径、减少线缆交叉为原则，并为电源接线、信号接口及板上按键和开关预留操作空间。箱体打开后可直接查看各模块及连接状态，便于开展回环测试、接线检查和模块更换。

当前结构主要用于原型验证与现场演示。后续可进一步完善板卡固定、线缆整理及接口面板，提高整机的稳定性与使用便利性。




图 2-7　硬件整体手绘图

2.2.3 电路各模块介绍；

（1）总体连接设计

系统电路以 EGO1 主控板为中心，通过扩展接口连接 ADC 和 DAC，视频接口和 USB-UART 接口分别连接显示器与电脑。电源模块为 ADC、DAC 提供 5 V 电压，各板卡共地，数字接口采用 3.3 V 逻辑电平。

采集链路中，FPGA 向 AD9226 提供采样时钟，接收其 12 位数据和超量程标志；输出链路中，FPGA 向 AD9767 提供 14 位波形数据、时钟及写控制信号。自检或校准时，将 DAC 输出回接至 ADC 输入，构成模拟闭环。各接口及信号方向如图 2-8 所示。




图 2-8　系统硬件连接与关键输入输出信号

（2）主控板时钟、复位与扩展接口

板载 100 MHz 振荡器经 SYS_CLK 网络连接 FPGA 的 P17 引脚。片内时钟管理逻辑生成采集、输出和显示所需时钟，复位同步逻辑协调各工作域初始化。S6 按键复位电路正常为高，按下后通过 FPGA_RESET 向 P15 提供低电平复位输入；时钟锁定状态参与后端复位和模块使能控制。




图 2-9　主控板时钟电路（左）与复位电路（右）

扩展接口通过串联电阻引出数字信号。ADC 关键网络为 D[11:0]、OTR 和 CLK；DAC 关键网络为 DA[13:0]、ACLK 与 WR1。数字接口按工程约束分配，J5 的物理脚 33、34 为 GND，35、36 为 3.3 V。需要注意的是，不能将这些数字供电脚替代模拟模块的 5 V 电源输入。具体电路图如图 2-10 所示。




图 2-10　J5 扩展接口与数字信号引出

（3）AD9226 信号采集电路

如图 2-11 的电路图所示，被测信号通过 SMA 接口 S1 进入 VIN 网络，经输入电阻网络处理后进入 AD8138 差分驱动器。AD8138 将输入信号转换为差分信号 INA、INB，分别连接 AD9226 的 VINA、VINB 引脚。AD9226 模块电路图如图 2-12 所示。




图 2-11　AD9226 模拟输入前端

FPGA 向模块提供 25 MHz 采样时钟，输出 12 位数字数据。图中的 F_CLK 为芯片侧采样时钟网络，F_OTR 为超量程输出网络；转换数据经串联电阻引出至模块排针，再送入 FPGA。OEB 默认保持低电平，使能数字输出。




图 2-12　AD9226 模数转换与数字接口

（4）AD9767 波形输出电路

本系统使用 AD9767 的 A 通道，FPGA 输出的 DA0～DA13 经串联电阻送入 DAC，ACLK 提供工作时钟，WR1 提供写控制。原理图中的写信号标为 WRT1，与模块接口及工程中的 WR1 对应。具体引脚图如图 2-13 所示。




图 2-13　AD9767 数字输入与数模转换电路

DAC 的差分电流输出 AIouta、AIoutb 经第一级 OPA690 转换与放大后，进入由 L1～L3 和电容组成的低通滤波网络，抑制波形中的高频分量。滤波信号再经第二级 OPA690 放大，由 SMA 接口 S1，即模块 OUTA 输出。电位器 RW1 位于放大器反馈支路，用于调节 A 通道模拟增益。图 2-13 为 AD9767 的 A 通道滤波与模拟输出电路




图 2-14　AD9767 A 通道滤波与模拟输出电路

（5）FPGA 采集缓存与数字分析

a、采集缓存与预触发

ADC 接收逻辑在 25 MHz 采样时钟下同步寄存 12 位原始数据和 OTR 超量程标志，并完成极性及有符号转换。采集缓存采用 16384 点环形 BRAM，触发前循环写入，持续保留最近采集的数据；满足触发条件后，继续采集所需的后触发数据，随后冻结记录，供显示、测量和频谱分析共同读取。

设记录长度为 N，预触发比例为 p，触发前保留点数约为 pN，其余用于保存触发及触发后的数据，具体边界按触发样本归属处理。冻结后，将环形地址转换为按时间先后排列的记录，并保留触发索引。第 i 个样本相对于触发时刻的时间为：

$$t_i = \frac{i - i_{trig}}{f_s}$$

其中，i_{trig}为触发索引，f_s为采样率。本系统采样间隔为 40 ns，16384 点记录对应的采集时长为 655.36 μs。




图 2-15　环形缓存 预触发与冻结记录

b、数字触发与采集控制

数字触发逻辑根据采样值、门限、迟滞及持续时间等条件判断触发事件。边沿触发检测信号对门限的上升或下降跨越，并利用迟滞减少门限附近噪声引起的重复判定；窗口触发依据样本与上下限的关系判断；脉宽触发统计高、低电平持续的采样周期数，再与设定条件比较；欠幅、过幅及 OTR 触发分别依据对应的幅度条件和超量程标志判断。针对随机核脉冲，已有研究采用阈值条件筛选采样数据[10]。

时间条件转换为采样周期数，其关系为：

$$n_w \approx t_w f_s$$

其中，t_w 为设定时间，n_w 为对应周期数，因此时间判据受采样间隔限制。AUTO 模式在等待超时后允许完成采集，NORMAL 模式等待有效触发，SINGLE 模式完成一次记录后停止。

c、参数测量

参数测量模块遍历完整冻结记录，累计最大值、最小值、样本和及平方和，经电压换算后得到峰峰值、平均值和有效值：

$$V_{pp} = v_{max} - v_{min} \qquad V_{avg} = \frac{1}{N}\sum_{i=0}^{N-1} v_i$$

$$V_{rms} = \sqrt{\frac{1}{N}\sum_{i=0}^{N-1} v_i^2}$$

其中，v_i 为样本对应的电压，有效值包含直流分量。频率、周期及占空比根据有效边沿间隔和高电平持续时间计算：

$$T = \frac{n_T}{f_s} \quad , \qquad f = \frac{1}{T} \quad , \qquad D = \frac{n_H}{n_T} \times 100\%$$

其中，n_T为周期对应的采样间隔数，n_H为高电平持续的间隔数。当记录中缺少有效周期或信号发生削顶时，应结合有效性与超量程状态解释测量结果。

d、FFT 与多分辨率分析

FFT 运算核的算法与接口定义参见产品指南[11]。FPGA 从冻结记录中读取前 1024 点，经 Hann 窗处理后进行 FFT，分析主峰及二至五次谐波。窗函数用于减小有限记录截断引起的频谱泄漏。频点间隔为：

$$\triangle f = \frac{f_s}{N_{FFT}} = \frac{25 \times 10^6}{1024} \approx 24.414kHz$$

该数值表示 FFT 频率轴的间隔，与基于时域边沿计算的频率读数采用不同的测量方法。

多分辨率逻辑将完整记录划分为 100、200、400 或 800 桶，每桶保留最小值、最大值及 OTR 信息，形成整帧包络概览。需要查看细节时，再读取选区原始数据。该方法在减少传输量的同时保留各桶内已采集到的极值，但包络不包含桶内全部样本的排列信息，精细分析仍需使用原始数据。

e、DDS 与任意波形发生

DDS 通过相位累加器逐周期更新相位，根据相位生成标准波形或读取任意波形表，再进行幅度缩放、偏置叠加和中码转换，将数字样本送入 AD9767。对于 32 位相位累加器，频率控制字与输出频率的关系为：

$$f_{out} = \frac{K}{2^{32}} f_{clk}$$

其中，K 为频率控制字，f_{clk} 为 25 MHz 更新时钟。相位设置用于调整波形的相位偏移，幅度与偏置共同决定输出码值范围。

任意波形采用 1024 点波形表。新数据先写入非活动区域，完成校验后再切换使用，避免输出过程中使用尚未更新完整的波形表。DAC 输出可作为外部测试激励，也可回接 ADC，构成闭环自检与相对校准链路




图 2-16　DDS 与任意波形发生数据通路

（6）显示输出电路

显示部分使用 EGO1 板载 VGA 电路。FPGA 输出的 VGA_R[3:0]、VGA_G[3:0]、VGA_B[3:0]分别经过电阻加权网络，形成三路模拟视频信号；VGA_HSYNC、VGA_VSYNC 分别提供行同步和场同步信号，经串联电阻接至 VGA 接口 J1。




图 2-17　VGA 电阻加权网络与输出接口

VGA 信号通过有源 VGA 转 HDMI 转换器接入 1024×600 显示器，用于呈现波形、频谱、测量结果及菜单。

（7）本地输入与串口通信电路

本地输入使用板载 S0～S4 五个按键，对应网络 PB0～PB4。按键未按下时由下拉电阻保持低电平，按下后接入 3.3 V，向 FPGA 提供高电平输入，经同步和消抖处理后用于方向选择与确认操作。SW0 用于外部模块使能，SW7 用于选择本地或电脑控制权。




图 2-18　本地按键输入电路

串口通信复用板载 USB-UART/JTAG 接口，采用 921600 bit/s、8N1 格式。以 FPGA 为参照，T4 为发送端，N5 为接收端，分别用于向上位机返回波形及测量结果、接收配置与控制命令。USB-UART 接口与 FPGA 引脚定义如下表所示。


表 2-2 USB-UART 接口与 FPGA 引脚定义

名称	原理图标号	FPGA IO PIN
UART RX	UART_RX	T4（FPGA 串口发送端）
UART TX	UART_TX	N5（FPGA 串口接收端）

按键映射：S0 为右、S1 为下、S2 为中心确认、S3 为左、S4 为上。

（8）电源连接电路

电源模块可接受 6～30V 直流电压，提供 VIN 直通、5V、3.3V 和 GND 接口。系统用 5 V 端为 AD9226 和 AD9767 供电，用 GND 建立公共参考，EGO1 通过自身电源接口供电。红色 VIN 端电压等于外部输入，不能当作 ADC、DAC 的 5 V 输出端。模块供电与 3.3V 数字信号接口分开接线。



序号	端口定义	功能	说明
01	DC-005	电源输入接口	可以接 6V-30V 的输入电压
02	VIN 接口	输入转输出接口	红色排针的电压等于输入电压
03	5V 接口	输出 5v 电压	绿色排针输出 5V 电压
04	3.3V 接口	输出 3.3V 电压	黄色排针输出 3.3V 电压
05	GND	电源输出-	电源输出负极 0V 给其他设备供电时需要共地
06	接线端子	电源输入接口	可以接 6V-30V 的输入电压
07	M3 定位孔	可以固定电源模块	直径为 3.5mm

图 2-19 DC 电源模块接口与引脚定义

2.3 软件系统介绍

2.3.1 软件整体介绍；

PC 端波形与频谱分析的相关实现见文献[12]；FPGA 与单片机协作并通过串口传输采样数据的方案见文献[13]。系统软件由 MicroBlaze 本地控制程序与 PC 上位机组成，共同访问 FPGA 采集与分析后端。MicroBlaze 负责按键响应、菜单调度和本地控制，配合显示器实现独立操作；PC 上位机通过 USB-UART 完成参数配置、波形读取，并提供精细分析、校准计算、历史记录及文件导出功能。软件总体结构如图 2-20 所示。




图 2- 20　软件总体框图




图 2- 21　PC 上位机主界面

系统通过 SW7 选择本地或 PC 控制，由 MicroBlaze 协调控制权交接与命令处理。波形显示、参数测量和频谱分析通过记录身份信息关联相应的冻结数据，保证结果可追溯；通信与后台任务统一进行数据校验、超时及取消处理，提高运行可靠性。各功能模块的流程与关键输入输出在下节说明。

2.3.2 软件各模块介绍；

（1）顶层运行流程

PC main() 创建窗口并进入 Qt 事件循环，用户操作及 tick() 触发相应功能，串口任务由工作线程执行，结果通过信号回到界面。板端 main() 持续读取按键和状态，完成控制权交接后执行本地操作或转发 PC 请求，并刷新显示页。后台接收线程与数据缓冲的相关设计见文献[14]。




图 2-22 PC 与板端顶层运行流程

输入：PC：连接参数与界面事件；板端：pins、status、frame、now。

输出：PC：采集任务、配置命令及界面刷新；板端：模型 m、信箱命令与显示页。

（2）采集与触发模块

模块完成 RUN、STOP、SINGLE 控制及触发配置，支持 AUTO、NORMAL 和 SINGLE 三种采集模式；触发类型包括边沿、窗口、脉宽、欠幅、过幅及 OTR。触发参数经校验后发送到 FPGA，软件轮询冻结状态，再读取同一记录的波形与分析摘要。




图 2- 23　触发配置与采集读取的函数展开流程

上层调用：set_running()/single() → tick() → SerialWorker.capture()。

参数处理：trigger_payload(cfg)：门限、迟滞和窗口电压转 ADC 码；脉宽转采样周期；输出触发命令负载。

关键输入：acquisition_mode、timeout、trigger_config、预触发比例；多分辨率模式另传 multires_buckets。

关键输出：Capture{words,rate,trigger,timestamp,overview}，经 frame_ready 返回界面；异常返回取消或错误状态。

（3）波形显示与光标测量模块

模块将采样码转换为电压和触发相对时间，按时基与垂直刻度绘图，并给出峰峰值、有效值、平均值、频率和占空比。光标读数随拖动更新；多分辨率页用 min/max 包络显示整帧，停止采集后可读取选区内最多 2048 点细节。




图 2- 24　波形显示及光标测量的函数展开流程

数据处理：display_data()：frame 与校正参数 → t、y；t=(index-trigger)/rate。current_measurement() 优先使用适用的 FPGA 摘要，否则调用 measure()。

测量函数：measure(y,rate,hysteresis) → vpp、rms、mean、frequency、duty；频率由迟滞筛选后的交越间隔求得，无有效周期时返回 NaN。

光标变量：update_cursors()：时间位置 t1、t2 与电压位置 v1、v2 → Δt=|t2−t1|、1/Δt、ΔV=|v2−v1|。

局部读取：request_hardware_roi()→read_roi(frame,start,count) → receive_roi()；仅接受身份一致的冻结帧数据。

（4）频谱分析模块

PC 频谱由 render_spectrum() 调用 spectrum()，处理当前窗口的前 1024 点，支持 Hann 窗和矩形窗。去除直流分量后执行实数 FFT，修正窗增益并计算单边幅度，输出主峰及谐波读数。FPGA 整帧频谱摘要与 PC 当前窗口结果分别显示。




图 2- 25　频谱分析的函数展开流程

调用层次：render_spectrum() → display_data() → spectrum() → rfft() → fft_curve.setData()。

关键输入：y：电压数组；rate：采样率；n=1024；use_hann：窗函数选择。

关键输出：f：频率轴；db：以 5 V 峰值为参考的 dBFS；peak：主峰索引；harmonics：H2～H5；spacing=rate/1024。

（5）信号源与任意波形模块

apply_dds() 根据波形、频率、相位、幅度、偏置及使能设置生成 DDS 配置。任意波形由 download_awg() 载入单列 CSV，load_table() 检查 1024 个归一化点并量化；upload() 分块写入、CRC 提交后完整读回验证。下载完成后，由 DDS 配置明确启用输出。




图 2- 26　信号源配置及任意波形下载的函数展开流程

配置输入输出：dds_config() / apply_dds()：频率 Hz、相位°、幅度、偏置、enable→DDS 命令负载及确认状态；相位转换为 32 位相位字，幅度转换为 0～8191 码。

波形处理：load_table(path)→values[1024]，输入范围[-1,1]，量化为有符号整数；encode_table(values)→2048 B 表数据。

下载调用：upload(link,values,progress)：BEGIN→4 次 CHUNK→COMMIT →read_table()；输出有效状态和进度，校验失败返回错误。

（6）自检与数据导出模块

自检检查 DAC→ADC 回环链路，得到零点、增益及频响等相对参数；测试结束、失败或取消均尝试恢复原配置。本地自检输出 1 MHz 正弦，由 finish_selftest() 检查新帧、通信、幅度、频率及饱和状态。PC 端可导出采样 CSV、包络数据、工程摘要和界面图像。




图 2-27　自检与 CSV 导出的函数展开流程

自检调用：start_hardware_calibration() →run_closed_loop(worker,output_dir,...) → report；report 含通过状态、配置恢复结果及相对校正参数。

本地输入输出：finish_selftest(ready,pc,comm,commands,fresh) 与测量寄存器 → m.result：1 通过、2 失败。

导出调用：export_csv() → CsvExportWorker.run()；输入 path、frame、calibration，输出时间、原始码、OTR 和电压列；取消或失败清理临时文件。

（7）底层数据与协议函数

各功能的硬件请求最终进入 exchange()。encode() 为请求编帧，Parser.feed() 从串口字节流中提取有效响应，WaveAssembler 或 EnvelopeAssembler 重组分包数据。板端 issue() / service() 完成本地请求与确认，PC 控制时通过 panel_bridge_poll() 转发。




图 2-28　共用底层通信与数据重组流程

编帧：encode(Frame) → bytes：帧头、命令、序号、长度、元数据、负载与 CRC16。

解析：Parser.feed(data) → list[Frame]；半帧留待后续输入，帧头或 CRC 错误时重新同步。

重组：Assembler.accept(frame) → 完整样本或包络；检查序号、偏移及时间戳等身份字段，拒绝跨帧拼接。

返回与异常：exchange(kind,payload,...) → Frame / Capture / overview；超时、取消和设备错误返回上层功能处理。

第三部分　完成情况及性能参数

3.1　整体介绍

样机由 EGO1 FPGA 开发板、AD9226 采集模块、AD9767 输出模块、电源模块、显示器和 PC 上位机构成。FPGA 负责采集与实时处理，显示器呈现波形和测量结果；PC 经 USB 串口完成参数设置、数据读取及分析。DAC 输出可通过 SMA 线接回 ADC，形成实物闭环测试链路。




图 3- 1　系统样机及 PC 上位机运行实物

图 3-1 展示了样机与 PC 联机时的运行状态。显示屏与上位机均可呈现采集波形，板载开关 SW7 用于切换本地和电脑控制，满足独立演示及联机调试两种使用方式。

3.2　工程成果

3.2.1 机械成果；

样机采用简易箱体集中布置，显示屏置于上盖，开发板、采集板、输出板及电源板布置于底部。模拟信号通过 SMA 线连接，数据与控制信号通过排线连接。该结构便于观察板卡状态、调整接线和开展现场演示。具体实物如下图 3-2 所示。




图 3- 2 示波器结构与装配实物图

3.2.2 电路成果；

电路已完成采集、处理、输出、显示与供电的联调。AD9226 将模拟输入转换为 12 位数据，连同 OTR 标志送入 FPGA；FPGA 提供 25 MHz 采样时钟，并向 AD9767 输出 14 位波形数据及控制信号。电源模块提供板卡所需电源，模块之间共地。




图 3-3 样机内部电路布置及主要接口连接

3.2.3 软件成果；

软件由 MicroBlaze 本地控制程序和 PC 上位机组成。

（1）本地界面：包含波形、触发、信号源、光标、频谱和自检六个页面，分别用于查看采集结果、设置触发与输出、光标读数、频谱分析及回环检查。




图 3-4　本地页面总览

（2） PC 上位机主界面：上位机顶部集中显示连接状态、RUN、STOP、SINGLE 及数据导出入口，中部呈现波形和测量结果，右侧按采集、触发、输出、工具分类设置参数。水平时基、垂直刻度、自动量程及鼠标缩放用于调整观察范围。如下图 3-5 所示。



图 3-5　上位机完整主界面

主界面提供波形 CSV、工程汇总 CSV 和界面 PNG 导出入口。工程汇总需在硬件连接并取得有效冻结数据后使用，演示模式下该按钮保持禁用。上位机具体功能界面如下图 3-6 所示。




图 3-6　上位机主要功能区域组合

3.3 特性成果；

本系统已实现单通道信号采集、触发与存储、参数测量、频谱分析及波形输出。为评价样机性能，采用硬件采集记录、DAC 至 ADC 实物回环及外部仪器对照进行验证。测试结果分别说明系统配置、实测表现与适用条件，为后续同类示波器性能比较提供依据。

3.3.1 主要性能参数

系统采用 12 位 AD9226 完成模数转换，当前采样率为 25 MSPS，每帧保存 16384 个采样点。主要参数如下表所示。

表 3-1 系统主要参数

项目	参数或结果
模拟采集通道	单通道
ADC 分辨率	12bit
采样率	25 MSPS
采样间隔	40 ns
存储深度	16384 点
单帧记录窗口	655.36 μs
标称输入范围	±5V
预触发比例	0~100%可设置
FFT 长度	1024 点

表 3-2 资源利用率

资源	已用	可用	占比
LUT	15199	20800	73.07%
FF	11841	41600	28.46%
BRAM 36K tile	45	50	90.00%
DSP	49	90	54.44%

表 3-3　布局布线时序

项目	报告结果
系统输入时钟	100 MHz，周期 10.000 ns
ADC 及 DAC 工作时钟	25 MHz，周期 40.000 ns
像素时钟	49 MHz，周期 20.408 ns
WNS / TNS	0.581 ns / 0.000 ns
WHS / THS	0.028 ns / 0.000 ns
Setup / Hold 失败端点	0 / 0

在已指定的时序约束下，建立时间与保持时间裕量均为正，失败端点为 0。BRAM 利用率为 90%，后续扩大采集缓存或增加显示功能时需评估剩余存储资源。上述时序结果不表示外部接口约束已全部完善，保留警告及验证范围见 3.5.3。

3.3.2　幅频响应与带宽测试

为评价系统在不同输入频率下的幅度响应，采用外部正弦信号开展扫频测试，通过比较本系统测得幅度与外部参考幅度，计算归一化幅频响应，分析采集链路的频率特性，并确定测试范围内是否存在−3 dB 截止点。

测试拟采用外部信号发生器提供正弦激励，将信号接入 AD9226 模块输入端，，各设备保持共地。系统采样率固定为 25 MSPS，每帧读取 16384 个原始采样点。信号发生器幅度设定为 1Vpp，直流偏置为 0 V，测试期间保持接线、电压换算方式及校准状态一致。

测试过程中，分别设置不同输入频率，通过上位机读取系统峰峰值并记录结果。以 10 kHz 作为参考频点，对各频点读数进行归一化处理，从而减小固定增益偏差对结果比较的影响。设系统在频率 f 下测得的峰峰值为 $V_{PP}(f)$，参考频点为 f_0，则相对幅度读数为：

$$A_{read}(f) = 20\log_{10}\left[\frac{V_{PP}(f)}{V_{PP}(f_0)}\right]$$

本轮测试覆盖 1 kHz、10 kHz、100 kHz、10 MHz、15 MHz、20 MHz 和 25 MHz 等频点，结果如下表所示。

表 3-4 幅频响应测试记录

输入频率	测得峰峰值/V_{PP}	相对幅度读数/dB
1kHz	1.040	0.08
10kHz	1.030	0.00
100kHz	1.030	0.00
10MHz	0.970	-0.52
15MHz	0.927	-0.92
20MHz	0.840	-1.77
25MHz	0.720	-3.11

测试完成了外部信号输入、ADC 采集、FPGA 数据传输及上位机显示测量的全链路验证。在本轮 1 kHz、10 kHz、100 kHz 和 10 MHz 测点中，系统峰峰值读数为 0.970～1.040Vpp，相对参考值的变化较小。其中，10 kHz 与 100 kHz 的读数均为 1.030Vpp，10 MHz 时相对参考值下降约 0.52 dB，反映出系统在上述已测频点具有较稳定的幅度读数。

随着输入频率进一步提高，系统记录的峰峰值逐渐减小，高频波形显示形态也发生变化。本次测试记录了这些变化，为分析系统的高频响应特征及后续改进提供了实验依据。

带宽评价通常以相对参考幅度下降 3 dB 作为判据。本次已完成分点扫频、幅度记录及归一化比较；受外部测试设备的频率范围和参考测量条件限制，未进一步开展精细扫频及独立幅度校核。同时，超过系统奈奎斯特频率的测点仅用于高频输入响应观察，不作为有效带宽的直接判据。因此，本节以已测频点的幅度响应和采集功能验证为主要结果，暂不对−3 dB 模拟带宽作精确标定。

3.3.3 幅度与频率测量测试

采用约 100 kHz 正弦信号进行测试，以台式示波器的峰峰值读数作为对照，利用采集到的原始 ADC 码重算该项目峰峰值。

相对差异按下式计算：

$$\delta_V = \frac{|V_{该项目} - V_{参考}|}{|V_{参考}|} \times 100\%$$

表 3-5 该项目与外部示波器的峰峰值误差

测试记录	外部示波器峰峰值	该项目所测峰峰值	相对误差
4 Vpp 档	4.12V	3.965V	3.77%
6 Vpp 档	6.18V	5.989V	3.09%
8 Vpp 档	8.14V	7.946V	2.39%
过载后降回 2Vpp 档	2.07V	2.075V	0.25%

前三组记录均未出现端轨饱和或 OTR。结果表明，系统能够采集并区分不同

幅度的输入。




图 3-7　外部示波器测得的过载输入及恢复后输入

在 DAC OUTA 连接 ADC IN 的实物回环中，分别输出设定频率为 100 kHz 的正弦波、方波和三角波。系统测量结果如下。

表 3-6　标准波形频率测量表

波形	设定频率	系统频率读数	相对误差
正弦波	100kHz	100.006kHz	0.006%
方波	100kHz	100kHz	0.000%
三角波	100kHz	99.994kHz	0.006%

三组记录的饱和样本数均为 0，采集记录的测量、FFT、包络与局部原始数据读取检查通过。

图 3-8 所示内容为测定标准正弦波频率的真实数据



图 3-8　设定频率与系统测定频率对比

3.3.4 触发与多分辨率读取

采用 AD9767 OUTA 经 SMA 连接 AD9226 IN，构成信号输出至采集输入的实物回环。模块采用 5 V 供电，SW0 使能，SW7 切换至 PC 控制。运行固件为 0xAF311031，串口参数为 921600 bit/s、8N1，采样率固定为 25 MSPS，每帧保存 16384 点。测试保留原始 ADC 码及 OTR 超量程标志，不应用显示校正。

系统支持 AUTO、NORMAL 和 SINGLE 三种采集模式。在 1 MHz 正弦回环条件下，对上升沿、下降沿、窗口进入、窗口离开、正脉宽、负脉宽、欠幅和过幅八类触发分别验证。每类取得 4 帧匹配记录，共 32 帧，触发索引均为 8192；对应的不匹配条件在有限观察时间内保持等待，用于检查触发条件的选择性。

多分辨率读取支持 100、200、400 和 800 桶最小值 / 最大值概览，并支持最多 2048 点的局部原始数据读取。概览将完整记录分桶，保留各桶极值，便于快速观察整体波形；ROI 用于读取关注区域的原始采样点。两者关联同一冻结记录，使整体观察与局部分析对应同一次采集。


读取效率测试在同一冻结帧上比较完整 16384 点波形、800 桶概览、2048 点 ROI 及概览加 ROI 四条路径。各路径预热 2 轮后正式测量 30 次，并轮换执行次序。计时包含请求、响应接收、解析及相应一致性检查，不包含新帧采集等待和界面绘图；所得结果用于评价数据读取效率，具体见后文对比表。

以下是对上述八类触发方式（图 3-9）以及 32 帧的全部画面（图 3-10）详细展示：


1 MHz 正弦实物回环 · 八类触发代表帧（原始截图缩放排列）




上升沿 | NORMAL | 索引 8192 | 01_01




下降沿 | NORMAL | 索引 8192 | 02_01




窗口进入 | NORMAL | 索引 8192 | 03_01



窗口离开 | NORMAL | 索引 8192 | 04_01




正脉宽 | NORMAL | 索引 8192 | 05_01



负脉宽 | NORMAL | 索引 8192 | 06_01



欠幅 | NORMAL | 索引 8192 | 07_01



过幅 | NORMAL | 索引 8192 | 08_01

图 3-9　八类触发方式总览




图 3-10　32 帧画面完整拼图

表 3-7 多分辨率读取效率测试

读取方式	响应字节	次数	中位数 ms	95 分位 ms
完整 16384 点	33956	30	482.35	486.65
800 桶概览	4160	30	83.13	99.52
2048 点 ROI	4276	30	91.13	99.86
概览加 ROI	8436	30	188.79	200.08

完整读取响应为 33956 B，概览加 ROI 为 8436 B，响应数据量减少 75.16%。按各 30 次测量的中位数比较，读取耗时由 482.35 ms 降至 188.79 ms，缩短 60.86%，耗时比约 2.56。该结果反映同一冻结记录的读取效率，不等同于连续采样吞吐率或界面刷新率。响应字节包含协议头及 CRC，不包含请求发送字节。

每次完整读取核对全部 16384 点原始字，每次 ROI 读取核对 2048 点原始字，均与基准记录一致。800 桶 min/max 及 OTR 与同一冻结帧独立重算结果一致，概览与 ROI 身份匹配。

3.3.5 真实过载与后续采集验证

采用约 100 kHz 正弦输入提高幅度，外部示波器测得输入峰峰值为 10.20 V。读取 16384 点完整记录，统计原始 ADC 端轨码与 OTR 标志，并在降低输入幅度后重新采集。

表 3-8 过载及降低输入幅度的各项指标情况

指标	过载输入	降低输入幅度后的记录
外部示波器峰峰值	10.20V	2.07V
ADC 原始码范围	0~4095	1622~2472
端轨饱和样本数	2057	0
端轨饱和连续事件数	132	0
OTR 样本数	2029	0
OTR 连续事件数	132	0

过载记录出现端轨削顶及非零 OTR，说明系统能够记录真实模拟过载状态。降低输入幅度后的记录中，OTR 和端轨饱和计数均清零，正常输入能够再次采集。

3.3.6 闭环相对自检与校正验证

为评价闭环自检与相对校正功能，采用 AD9767 OUTA 至 AD9226 IN 的实物回环，对组合链路的零点、直流响应、幅度线性及频率响应进行测试。系统

采样率为 25 MSPS，每帧采集 16384 点，测试保留原始 ADC 码，校正仅作用于电压换算结果。

完整自检包含 35 帧记录。其中，九点直流数据用于拟合链路增益与偏置，四档幅度和七点频率数据用于评价不同激励条件下的响应，另设未参与拟合的独立验证点检查校正效果。各项测试设置与采集数量如下表所示。

表 3-9　完整自检采集安排

测试项目	设置与采集数量
零输入	DAC 中码输出，采集 3 帧
九点直流拟合	偏移码−1638、−1228、−820、−410、0、410、820、1228、1638；每点 2 帧，共 18 帧
四档幅度线性	100 kHz 正弦，四档数字峰值；每档 1 帧，共 4 帧
七点组合频响	10、25、50、100、250、500、1000 kHz；每点 1 帧，共 7 帧
谐波与独立验证	100 kHz 谐波、独立零点及未参与拟合的+512 DAC 码直流点各 1 帧，共 3 帧

测试结果表明，九点直流拟合 R^2为 0.999990，四档幅度线性最大相对偏差为 1.407%，零输入噪声为 2.061 mV RMS。七点频响以 100 kHz 测量结果归一化，反映固定 DAC、线缆与 ADC 条件下的组合链路幅度变化。

在此基础上，对独立零点和+512 DAC 码直流点进行校正效果验证。两点均未参与九点拟合，分别对同一原始记录采用标称换算和相对校正，比较其相对于链路拟合参考的残差，结果如下表所示。

表 3-10　独立验证点相对残差

验证点	校正前 mV	校正后 mV
独立零点	7.465	-0.346
独立+512 DAC 码	7.959	0.148

经相对校正，独立零点与+512 DAC 码点的残差绝对值分别由 7.465 mV、7.959 mV 减小至 0.346 mV、0.148 mV，说明拟合参数对本轮独立验证数据具有一定适用性，能够改善已测条件下的电压显示一致性。

3.4　与相关研究的对比分析

本节通过查阅与本项目相关的数字示波器研究文献，整理已有研究的主要性能参数、功能设计及测试结果，并结合第 3.3 节本项目的样机测试结果开展对比

分析。重点比较采样率、量化分辨率、记录深度、幅度测量与相对幅频响应，以及触发和分析功能，说明本项目与已有研究在性能参数上的共同点，以及在功能集成和实验验证方面的特点。

3.4.1 对比对象与指标说明

本节依据器件配置、采集参数、功能组成及应用背景的相似性选择对比文献。其中，以陈雯婷的《基于 FPGA 的便携式多功能示波器设计与实现》[5]和马俊等的《基于 FPGA 的便携示波器应用研究与设计》[6]作为主要参数对照。文献[5]与本项目同用 AD9226 和 AD9767，ADC 与 DAC 名义分辨率分别为 12 位和 14 位，其 16Kpts 记录深度目标与本项目的 16384 点处于相同量级；文献[6]的实际采样率同为 25 MSPS，单份缓存深度同为 16384 点，适合比较相同采样率下的量化分辨率及功能设计。

选取朱詠筠等的《基于 FPGA 的手持式数字示波器的设计》[7]作为补充，比较 FPGA 与软核协同架构、记录深度及测量功能；选取张凡等的《基于 FPGA 的口袋实验装置示波器设计》[3]作为功能参考，其教学实验定位、VGA 显示、1024 点 FFT 及 DDS 回环验证与本项目接近。由于文献[3]对实时采样率的表述存在不一致，本节不以该项参数作为性能优劣的判断依据。

比较指标包括实际采样率、ADC 名义分辨率、记录深度、模拟带宽、测量误差及触发与分析功能。文献中的设计目标、器件规格和实测结果分别标明，仅对定义一致、条件相近的指标进行直接比较。不同频率、幅度及负载条件下的测量误差用于说明各自已验证的表现，不直接进行精度排名；

3.4.2 主要性能与功能对比

表 3-11 主要采集参数对比

	采样率	ADC 位数	记录或缓存	带宽及测试证据
本系统	25 MSPS	12 bit	16384 点	完成分点扫频；10 MHz 幅度读数相 10kHz 下降约 0.52 dB；−3dB 带宽未精确标定
陈雯婷[5]	65 MSPS 设计目标	12 bit	16Kpts 目标	25 MHz 为设计目标；未见独立−3 dB 扫频
马俊[6]	25 MSPS	8 bit	FIFO 与 RAM 各 16384×8	≤1 MHz 清晰显示；12.5 MHz 为奈奎斯特推论
朱詠筠[7]	80 MSa/s 性能表报告	8 bit	4096 点 RAM 程序	1 ~ 10 MHz 离散点测量；未给−3 dB 带宽
张凡[3]	正文 50 MHz 结论 65 MHz	指标 12 bit	波形缓存 1024 点；部分路径 8 bit	采样率表述不一致；等效 125 MHz 另列

注：文献[6]的两份缓存不相加为单次 32K 记录；文献[3]的 125 MHz 等效采样

不能与本系统 25 MSPS 实时采样直接比较。各文献未报告的指标不按零值处理。本系统幅度结果来自信号源固定设为 1Vpp 条件下的原始峰峰值读数；超过奈奎斯特频率的测点仅用于高频输入响应观察，不作为有效带宽判据。

表 3-12　幅度与频率测量结果及测试条件对比

对象与项目	测试条件	已报告结果
本系统幅度测量	约 100 kHz 正弦；外部示波器作参考	4.12/6.18/8.14 Vpp 对应 3.965/5.989/7.946 Vpp；原表误差 3.77%/3.09%/2.39%
本系统恢复后测幅	过载后降回 2 Vpp 档	参考 2.07 Vpp，本系统 2.075 Vpp；原表 0.25%
陈雯婷[5]幅度测量	500 kHz 正弦；每点 20 次平均	0.2～8 Vpp 七点；按表重算相对误差 1.00%～6.00%
朱詠筠等[7]幅度测量	1/2/4/7/10 MHz；输入幅度 1.00 V	读数 1.00/1.01/0.98/0.99/1.03 V；最大相对差 3%
张凡等[3]测量误差	DDS 与 ADC 回环；条件未完整列出	称低于 50 MHz 时测频误差≤0.1%，校准后测幅误差≤5%
本系统回环测频	100 kHz 设定；正弦/方波/三角波	100.006/100.000/99.994 kHz；相对差 0.006%/0/0.006%

表 3-7 的幅度结果采用不同频率和负载条件，适合说明各系统已完成的测量范围，尚不足以给出精度优劣排序。文献[5]测频表中相同读数所对应的“0 误差”，也仅表示在该表显示精度下未观察到差值。

表 3-13　触发与分析功能对比

对象	触发与记录	分析及交互
本系统	AUTO/NORMAL/SINGLE；0～100%预触发；八类触发共 32 帧实测；OTR 另有真实过载记录	1024 点 FFT；同冻结帧测量、包络及 ROI；本地显示与 PC 辅助
陈雯婷[5]	边沿和电平触发；循环双口 RAM	软核与触摸界面；三种预置波形；千兆网传输
马俊等[6]	自动及单次控制；FIFO/RAM 协作	VGA 显示；独立参数测量电路
朱詠筠等[7]	边沿检测及 RAM 缓存	Nios II 负责显示、触摸与继电器控制
张凡等[3]	实时与等效采样；自动采样控制	1024 点 FFT、VGA 及 DDS 闭环验证

3.4.3　对比结果分析

（1）在相同采样率下具有更高的名义量化分辨率。本系统与文献[6]均采用 25 MSPS 采样，能够在相同采样速率条件下进行架构与功能比较。本系统采用 12 bit ADC，而文献[6]采用 8 bit ADC；在相同满量程假设下，量化等级数为其 16 倍，为幅度细节的数字化表示提供了更细的量化基础。同时，本系统与文献[5]同

样采用 12 bit AD9226 及 14 bit AD9767，具备相近的采集与输出器件基础。名义位数描述量化能力，实际测量精度仍以外部仪器测试为准。

（2）记录深度与相关研究相当，并优于部分对比对象。本系统每帧保存 16384 点，与文献[5]提出的 16Kpts 目标处于相同量级，也与文献[6]的单份 16384 点缓存相当。相比文献[7]RAM 程序支持的 4096 点，本系统记录点数为其 4 倍。在 25 MSPS 下，单帧记录窗口为 655.36 μs，结合 0～100%预触发设置，可以保留触发前后的波形，为观察事件发生过程和暂停后的细节分析提供数据基础。记录点数的比较不等同于不同采样率下记录时长的比较。

（3）触发验证与同帧分析形成了较明确的功能特色。在文献[5]介绍的边沿、电平触发以及文献[7]介绍的边沿检测基础上，本系统还实现窗口、脉宽、欠幅、过幅等条件判断。3.3.4 在 1 MHz 正弦回环下，对八类触发各取得 4 帧，共 32 帧匹配记录，触发索引均为 8192；不匹配条件在有限观察时间内保持等待。测量、FFT、包络和局部原始数据读取关联同一冻结记录，便于将异常波形与分析结果对应，增强结果的可追溯性。这里比较的是文献已描述的功能与本系统已完成的验证，不推断其他系统不具备未报告功能。

（4）多分辨率读取兼顾整帧观察与局部细节。本系统与文献[3]均具备 1024 点 FFT 及波形显示功能，并在此基础上提供 100、200、400 和 800 桶最小值 / 最大值概览，以及最多 2048 点的局部原始数据读取。用户可以先查看完整记录的包络，再读取关注区域，减少不必要的完整波形传输；分桶最小值和最大值能够保留已捕获记录中的尖峰信息。概览与局部数据属于同一冻结帧，可避免跨次采集的数据混用。保峰范围限于已捕获记录，不能据此认定连续采集无死区。

（5）采集与输出一体化已得到多种波形的回环验证。本系统与文献[5]同样将采集、信号发生和本地交互集成于一个平台，与文献[3]也具有 DDS 至 ADC 回环验证的共同思路。本系统进一步结合 PC 辅助分析及任意波形上传，形成波形生成、模拟输出、回采和分析的操作链路。100 kHz 正弦、方波和三角波的回环读数与设定值相对差不超过 0.006%，三组记录均无端轨饱和，支持组合链路的一致性。约 100 kHz 外部幅度对照中，4、6、8 Vpp 档原表误差分别为 3.77%、3.09%和 2.39%，为已测条件下的测量表现提供了依据。

（6）真实过载与后续采集验证补充了异常工况证据。除正常波形测试外，本系统还记录了实际模拟过载：外部输入 10.20 Vpp 时，16384 点记录中端轨饱和样本为 2057 个、OTR 样本为 2029 个，两类连续事件均为 132 次；降低至 2.07

Vpp 后，端轨与 OTR 计数均清零。这组数据将过载输入、原始标志与后续正常采集联系起来，使系统异常状态的说明更为具体，也为教学演示和故障分析提供了可复核的记录。该结果能够说明降低输入后可以重新正常采集，但是不代表已测得最短恢复时间。

上述比较表明，本系统在与部分研究保持相同采样率、相近记录规模及 FFT 点数的同时，体现出 12 bit 量化、较长记录、条件触发、同步追溯及真实过载验证等特点。通过外部信号输入、分点扫频、回环测试及过载恢复实验，完成了采集、传输、显示、测量与分析等环节的联合验证，为教学实验和系统功能展示提供了实测依据。相关结论以现有设备条件和已测范围为依据：回环测频主要说明内部一致性，不代替独立绝对频率精度验证；不同频率和负载条件下的幅度误差不直接排序，未完成精确标定的指标不作定量优劣判断。

3.5 技能包的提炼与验证

3.5.1 提炼来源与目标

本项目围绕数字示波器的开发、验证和发布，将参考核验、故障定位、环境配置、状态恢复及证据归档等经验整理为 12 项可复用技能包。提炼流程为：明确原工程问题，抽取处理步骤，保存源码与报告依据，验证独立部分，说明迁移条件。

技能集合位于 skills 目录。每项包含 README、SKILL 入口、来源记录及参考案例；可执行部分另附脚本和测试。部分技能提供独立工具，其他技能以案例模板和结构化排查流程复用。

表 3-14 skills 列表

序号	技能名称	主要用途
1	黄金参考比对	独立参考、实际输出比对与可追溯报告
2	分层 RTL 回归	单元→集成→系统回归与旧结果复用检查
3	Windows 工具环境	路径、临时目录、进程环境隔离与恢复
4	发布来源校验	绑定源码、ELF、运行位流与发布镜像
5	QSPI 固化验收	备份、校验、独立读回与真实冷启动
6	复位与使能 CDC 排查	追踪异步扇出、旁路及恢复时序
7	串口服务与控制权交接	在显示长循环服务通信并有序交接控制
8	UART 故障注入	坏帧、分包、超时及错误恢复检查

序号	技能名称	主要用途
9	版本化指标报告	按镜像、设备和来源归档资源与性能
10	定点 FFT 核验	对齐位宽、窗量化、舍入和缩放约定
11	ADC 输入 IOB 检查	核对寄存器实际位置与输入 setup/hold
12	硬件测试状态恢复	保存真实配置，测试后恢复并回读确认

黄金参考、UART 故障注入、版本化指标报告，以及发布来源校验中的通用清单校验器提供可独立执行的副本；其他技能需要按目标工程适配。

3.5.2 通用化设计与使用方法

本项目将 12 项技能按照校验脚本、案例模板和踩坑清单等形式组织，统一说明适用范围、使用步骤、验证效果及失效条件，并保留原始代码、报告和来源哈希，便于使用者核查方法依据。

通用化设计主要包括三方面：一是将参考计算、结果比对和报告生成与示波器界面、串口及固定采集参数分离；二是将回归顺序、环境隔离、控制权交接和测试状态恢复整理为可适配的操作流程；三是将器件型号、接口约定、工具路径、时序参数和镜像身份等工程条件显式列出，避免直接照搬原项目设置。

其中，黄金参考比对、UART 故障注入、版本化指标报告及通用发布清单校验器提供可独立执行的副本。使用时，先运行自带示例或单元测试，再根据目标项目配置参考模型、输入输出格式、容差、报文定义或文件清单。其余技能以案例和流程为主，使用者需替换原工程中的器件、接口、时序与工具配置，并重新开展相应验证。

各类技能的使用方法如下表所示。

表 3-15 各类技能使用方法

技能类型	使用方法
算法与数据核验	明确单位、位宽、顺序、窗函数、缩放及舍入规则，选择独立参考模型，输入实际结果并检查差异报告
分层回归与环境配置	建立单元、集成和系统测试的依赖关系，检查工具路径与运行环境；复用旧结果前核对源码、配置及测试条件
硬件结构与系统协作	结合实际 CDC 路径、寄存器位置和通信时序定位问题，按目标系统调整同步结构、服务间隔和控制权交接流程
发布、固化与指标归档	绑定源码、ELF、位流和镜像身份，分别完成文件校验、固化读回及冷启动检查，按版本保存资源与性能证据
自动硬件测试	自动硬件测试

复用流程为：阅读适用条件，确认目标工程差异，修改参数与接口，执行对应测试，保存实际输出及验证报告。对于案例类技能，来源文件用于理解与追溯，不应直接视为跨项目可运行入口。迁移后的有效性以目标工程重新获得的验证结果为准。

3.5.3 验证结果与适用边界

保存的集合验证记录包含以下结果。交付结构检查、独立软件测试和历史硬件案例分别标识，避免混用证据。具体内容见下表。

表 3-16 验证结果

验证项目	已保存结果
入口与结构	12 项入口格式、目录链接及 60 份来源快照检查通过
黄金参考	16 项单元测试、4 项算法示例、历史 CSV 一致性及预设错误检出通过；隔离运行通过
UART 故障注入	21 项单元测试通过；独立目录再次通过
版本化指标报告	6 项单元测试通过；独立目录再次通过
发布清单校验器	6 项单元测试通过；独立目录再次通过
原工程文件	发布包与 Flash 镜像文件校验通过

本项目从软件功能、逻辑实现、算法一致性和板级运行等方面开展验证。PC 侧 172 项回归测试、本地 C 测试、固件编译及显示与插值 RTL 仿真均通过，CDC 行为仿真覆盖 23 个复位、使能及异步切换场景。FFT 输出与匹配版本的 AMD 官方位精确 C 模型比对，5 组用例共 5120 个复数频点全部一致。

硬件核查确认，12 位 ADC 数据及 OTR 共 13 个输入寄存器位于目标输入寄存器站点。整机布局布线的 WNS 为 0.581 ns、WHS 为 0.028 ns，TNS 与 THS 均为 0，满足已设置的时序约束。CDC 报告无 Critical 项，但仍保留 CDC-15 警告 15 项、CDC-17 警告 113 项及输入输出延迟缺失等方法学警告，相关接口约束仍需进一步完善。

板级验证完成了 400 次回显、冻结记录读取、35 帧闭环相对自检及配置恢复检查；QSPI 完整备份、独立读回和真实断电启动检查通过，Flash 内容与对应正式镜像一致。原始采样、读取耗时及配置回读数据随工程保存，支持结果复核。完整分层 RTL 回归因扩展集成流程中断而尚未完成，系统场景仍需补充验证。

3.6 工程复现说明

3.6.1 环境与版本

硬件采用 EGO1 / XC7A35T、AD9226、AD9767、1024×600 显示器、有源 VGA 转 HDMI 转换器及外部 5 V 电源。电脑通过 USB 串口连接，通信参数为 921600 bit/s、8N1，COM 端口按实际设备选择。

表 3-17 环境与版本说明

类别	配置与核对要求
FPGA 工具	Vivado 2025.2 及 MicroBlaze 工具链；按本机安装位置配置脚本路径
辅助环境	MSVC 用于本地 C 测试；Python 与 Pillow 用于字库生成
PC 依赖	PySide6、pyqtgraph、NumPy、pyserial；按 PC/ui/requirements.txt 安装
当前发布身份	硬件 0xAF311031；CPU 修订 control_handoff_1；PC 版本 2026.11.01-r6
版本依据	同时核对发布清单、镜像 SHA256 和固化记录；不只依赖硬件版本号

技能包仅标准库部分已有 Python 3.14.7 验证记录；该记录不能直接视为 PC 图形界面在同版本下通过。更换电脑时应记录实际 Python、编译器及依赖版本。

3.6.2 文件核对与硬件连接

工程应保持 FPGA、软核、VGA 显示部分、PC 及共享依赖的目录相对关系。整机入口位于“VGA 显示部分”，软核目录提供共享后端与 IP 依赖。使用发布文件前，在工程根目录执行：

python "./VGA 显示部分/verify_package.py"

以输出`FINAL_PACKAGE_VERIFIED`及对应文件数量作为校验通过标志。重新构建后应同步更新来源快照与发布清单，确保源码、校验记录和生成产物对应一致。

硬件接线应在断电状态下完成。按当前有效约束连接 ADC 数据、OTR 及采样时钟，以及 DAC 数据、时钟和写控制信号，各模块共地。ADC 与 DAC 模块采用外部 5 V 供电，数字接口按规定电平连接；显示器通过有源 VGA 转 HDMI 转换器接入。闭环测试时，将 AD9767 OUTA 经 SMA 线连接至 AD9226 IN。具体引脚分配以工程约束文件和实物接线核对表为准。

3.6.3 硬件连接与上电

使用已固化镜像时，JP2 保持 QSPI、SW0 先 OFF。开发板上电等待配置完成后，开启 ADC/DAC 模块 5 V，稳定后将 SW0 由 OFF 拨至 ON。SW7 OFF 使用本地按键，ON 交给 PC。停机先 SW0 OFF，再关闭模块 5 V，最后断开开发板电源。

3.6.4 源码构建与程序加载

先安装工具链并修改本机路径；缺少 CPU IP 时通过软核/scripts/run_cpu_ip.ps1 生成。字体生成、固件编译、仿真与整机实现按下列顺序执行，命令均从工程根目录运行。

```
& "./软核/scripts/run_cpu_ip.ps1"
python "./VGA 显示部分/make_font.py"
& "./VGA 显示部分/test_c.ps1"
& "./VGA 显示部分/build_firmware.ps1"
python "./VGA 显示部分/make_preview.py"
python "./VGA 显示部分/verify_release.py" snapshot
& "./VGA 显示部分/run.ps1" -Action simulate
& "./VGA 显示部分/run.ps1" -Action build
python "./VGA 显示部分/verify_release.py"
```

构建需要脚本要求的共享依赖与前置产物。运行位流为

output/cpu_vga_runtime.bit，显式嵌入 panel.elf；不得以未确认固件关联的中间位流替代。现有入口和历史构建记录不等于已完成陌生电脑的从零重建。

临时 JTAG 加载使用显示工程 run.ps1 的 program 动作；SPI 镜像生成与固化分别使用 prepare_flash 和 program_flash。加载或固化前，模块 5 V 关闭、SW0 OFF，保持开发板/JTAG 连接。固化按实际器件识别、备份、校验及独立读回流程执行；真正断电后用 verify_flash_boot 动作检查启动。

3.6.5 上位机启动与功能检查

在工程根目录安装依赖并启动上位机：

```
python -m pip install -r "./PC/ui/requirements.txt"
python "./PC/ui/launch_scope.py"
```

启动后选择硬件串口、实际 COM 端口及 921600 bit/s 通信速率。先将 SW7 置于 OFF，确认本地显示与采集正常，再切换至 ON，由 PC 接管控制。闭环检查时选择合适的标准正弦输出并应用；数字幅度不等于实际输出电压，应结合模拟增益及采集状态调整，避免削顶。主要检查内容如下表所示。

表 3-18 检查内容以及操作和预期

检查	操作与预期现象
本地操作	SW7 OFF：显示正常，方向键及确认键可操作
连接与采集	SW7 ON：读取版本和状态；RUN 时波形与测量更新
停止与单次	STOP 后记录保持；满足条件的 SINGLE 完成后保持
概览与局部读取	读取概览，停止后读取对应冻结记录的 ROI
导出与交接	CSV 包含原始数据；切换 SW7 后相应端可继续操作

连接失败时，检查 USB 连接、驱动、串口占用及端口号；无波形时，检查模块供电、SW0 使能、共地、接线及信号输出；单次采集持续等待时，检查触发条件。任意波形表断电后需重新下载。

若版本和状态读取正常，但采集返回 ERR_BUSY，可停止 PC 采集，将 SW7 切回 OFF，确认本地波形更新后再切至 ON 重试。若本地仍无波形，应先检查供电与接线，再在模块 5 V 供电稳定后将 SW0 由 OFF 拨至 ON。本次实测通过上述本地确认与控制交接流程恢复采集，该处理方法用于启动排查，不表示相关底层问题已消除。

3.6.6 技能包使用与复现

12 项技能位于 skills 目录。先阅读集合 README 选择条目，再阅读对应 README 中的使用方法和失效条件。独立脚本类先执行自带测试，案例类先适配目标器件、接口和时序，再完成相应仿真或板级验证。

```
# 从工程根目录运行，使用 PowerShell
Push-Location "./skills/golden-reference-check"
python scripts/verify_all.py
python scripts/check_portability.py
Pop-Location

Push-Location "./skills/uart-fault-injection"
python -m unittest discover -s tests -v
Pop-Location

Push-Location "./skills/versioned-metrics-report"
python -m unittest discover -s tests -v
Pop-Location

Push-Location "./skills/release-provenance-check"
python -m unittest discover -s tests -v
Pop-Location
```

黄金参考总结果以新生成的 verification_summary.json 为准；预设错误套件包含 FAIL 和 ERROR，用于确认错误检出能力。单元测试应同时检查退出码和结果，失败后先排查，不继续宣称验证通过。

迁移时明确数据单位、位宽、顺序、缩放和容差；发布校验器按目标工程的清单格式适配。保存实际输出、配置、报告、软件环境和镜像身份，不把历史 PASS 或本机软件耗时作为新硬件性能。

第四部分　总结

4.1　可扩展之处

（1）双通道同步采集与比较。增加第二路模拟输入及采集电路，共用采样时钟和触发基准，实现两路波形同步显示、独立量程设置及通道间运算，支持测量

相位差、传播延迟和幅度增益，便于比较放大器、滤波器等电路的输入与输出。

（2）自动扫频与幅频特性测试。利用现有信号发生与采集链路，由上位机按设定频率序列输出正弦激励，自动采集被测电路响应，绘制增益随频率变化的曲线，计算截止频率及通带波动，并导出测试报告。结合双通道同步测量输入、输出，可进一步分析相频特性，用于滤波器与放大电路调试。

4.2 心得体会

本项目完成了从模块连接到整机联调的设计实践。研发中最深的体会是，数字示波器的功能依赖整条链路协同。采样、触发、存储、分析与显示只有使用一致的配置和记录，结果才便于解释和复核。因此，设计以冻结记录为基础，使波形、参数、频谱及局部读取对应到同一帧，减少不同采集时刻的数据混用。

软硬件分工直接影响实现效率。FPGA 承担采样、触发、缓存和并行运算，MicroBlaze 负责本地菜单与调度，电脑负责复杂分析和文件管理，兼顾独立操作与联机扩展。联调时，除检查模块功能外，还要关注控制权切换、在途命令、超时取消和参数恢复。后台任务队列、协议校验、分包重组及状态回读，使控制与数据处理过程更加清晰。

测量验证使我们认识到，设计参数、显示读数和实测性能需要分别说明。25 MSPS 描述采样速度，不能直接等同于模拟带宽；显示插值可以改善曲线观感，却不会增加原始采样信息。闭环测试能够检查 DAC、负载与 ADC 的组合链路，但幅度和精度仍需独立仪器提供参考。在真实过载测试中，原始 OTR 与端轨饱和分别统计，过载后重新采集正常输入，核对计数清零及读数恢复，也使异常处理的验证更加具体。

制作与资料整理中，保留原始 ADC 码、OTR、时间戳和配置来源，为定位问题及重新计算提供了依据。报告也应区分已经实现、已经实测和仍需验证的项目。此次实践加深了我们对 FPGA、嵌入式控制和上位机协作的理解，也认识到接口约定与复测记录的重要性。后续将继续完善前端、装配和自动化测试，提高使用与维护的便利性。

第五部分　参考文献

[1] 张雨亭, 杨超, 印茂伟, 等. 简易示波器设计与实现[J]. 实验科学与技术, 2021, 19(6): 32-37. DOI: 10.12179/1672-4550.20200410.

[2] 李鸿松, 武锦, 李泽宏, 等. 虚拟示波器硬件设计[J]. 电子与封装, 2021, 21(9): 090501. DOI: 10.16257/j.cnki.1681-1070.2021.0907.

[3] 张凡, 黄浩, 朱铁柱. 基于 FPGA 的口袋实验装置示波器设计[J]. 电子设计工程, 2021, 29(13): 174-179. DOI: 10.14022/j.issn1674-6236.2021.13.038.

[4] AMD. MicroBlaze Processor Reference Guide: UG984[EB/OL]. Version 2025.2(2025-11-20)[2026-11-04]. https://docs.amd.com/r/2025.2-English/ug984-vivado-microblaze-ref/Pipeline-Architecture.

[5] 陈雯婷. 基于 FPGA 的便携式多功能示波器设计与实现[D]. 吉首: 吉首大学, 2023.

[6] 马俊, 刘宸, 唐林. 基于 FPGA 的便携示波器应用研究与设计[J]. 四川职业技术学院学报, 2024, 34(3): 150-153. DOI: 10.13974/j.cnki.51-1645/z.2024.03.027.

[7] 朱詠筠, 易艺, 郝建卫, 等. 基于 FPGA 的手持式数字示波器的设计[J]. 电子测量技术, 2015, 38(9): 69-72.

[8] ANALOG DEVICES. AD9226: Complete 12-Bit, 65 MSPS ADC Converter[EB/OL]. Rev. B[2026-11-04]. https://www.analog.com/media/en/technical-documentation/data-sheets/AD9226.pdf.

[9] ANALOG DEVICES. AD9763/AD9765/AD9767: 10-/12-/14-Bit, 125 MSPS Dual TxDAC+ Digital-to-Analog Converters[EB/OL]. Rev. G[2026-11-04]. https://www.analog.com/media/en/technical-documentation/data-sheets/AD9763_9765_9767.pdf.

[10] 马英杰, 万文杰, 陈可. 高速核脉冲信号数字存储示波器的研制[J]. 核电子学与探测技术, 2015, 35(10): 1017-1022.

[11] AMD. Fast Fourier Transform LogiCORE IP Product Guide: PG109[EB/OL]. Version 9.1(2026-07-17)[2026-11-04]. https://docs.amd.com/r/en-US/pg109-xfft/Algorithm.

[12] 陈苏妍, 杨彦, 曹生灿. 基于 Labview 及 FPGA 的虚拟示波器和频谱仪设计[J]. 电子元器件与信息技术, 2019, 3(1): 106-108. DOI: 10.19772/j.cnki.2096-4455.2019.1.031.

[13] 林娟, 陈国芳. 基于 FPGA 和单片机的数字示波器设计仿真及实现[J]. 电子器件, 2023, 46(3): 598-603.

[14] 杨进. 便携式 HDMI 信号专用检测仪的设计与实现[D]. 西安: 长安大学, 2024.