

启发与"working zone"的低功耗编码方法。

Working zone 编码方法是为降低地址总线设计的编码方法:如果地址属于某个间隔(称为 working zone),则用于转换地址的数值。




Working zone 定义为,从基地址开始,拥有固定大小的地址范围(Dwz)。编码方法中可存在多个 working zone(Nwz)。



修改后的编码方案如下:

● 如果要发送的地址(ADDR)不属于任何 working zone 它则按原样发送,并且,一个相对于寻址 bit 的附加 bit (WZ_BIT) 将被设置为 0。

总的来说 给予一个 ADDR 后,将发送与 ADDR 串联的 WZ_BIT = 0 (**WZ_BIT&ADDR**, 其中&是串联的符号);




- 如果要发送的地址(ADDR)属于 working zone,则将附加位(WZ_BIT)设置为 1,而地址的 bit 则分为 2 段,分别表示:
 - ◆ 地址所属的 working zone 编号(WZ_NUM),以二进制编码。
 - ◆ 相对于 working zone 的基址的偏移量(WZ_OFFSET),以 one-hot 编码(要表示的值等效于编码唯一的 1 位)。

SYMBOL BINARY ONE-HOT

0	000	0000001
1	001	0000010
2	010	00000100
3	011	00001000
4	100	00010000
5	101	00100000
6	110	01000000
7	111	10000000

简单来说,给予一个ADDR后,将发送与WZ_NUM和WZ_OFFSET串联的WZ_BIT=1(**WZ_BIT&WZ_NUM&WZ_OFFSET**,其中&是串联的符号);



在要实现的版本中: 需考虑的待编码地址 ADDR 的位数为 7,意味着从 0 到 127 的那些地址将定义为有效地址。 working zone 的数量为 8(Nwz = 8),而大小,包括基本地址,为 4 个地址(Dwz = 4)。 这意味着已编码的地址将由 8 位组成: WZ_BIT 的 1 位+ADDR 的 7 位,或 WZ_BIT 的 1 位 + 该地址所属的 working zone 编号的二进制的 3 位 + 相对于基址的 ADDR 的偏移值的 one-hot 编码 4 位。

要实现的模块需读取要编码的地址和 working zone 的 8 个基地址,并且须产生适当的编码地址。

数据:

每个8位大小的数据都存储在存储器中,并从位置0开始对字节进行寻址。指定为7位的地址也存储在8位中。第 八位值将始终为零。


- 从 0 到 7 的存储位置用于存储 working zone 的八个基地址:
 - 0-基地址 WZ0
 - 1 基地址 WZ 1

.

- 7- 基地址 WZ7
- 存储器中的位置 8 包含需编码的值(地址) (ADDR);
- 存储器中的位置9用于最后输入根据先前规则编码的值

其他说明:

- 1. 在 ONE-HOT 编码中,将位 0 视为最低有效位。
 - \circ WZ OFFSET = 0 one hot 0001;
 - \circ WZ OFFSET = 1 one hot 0010;
 - \circ WZ OFFSET = 2 one hot 0100;
 - \circ WZ OFFSET = 3 one hot 1000;
- 2. 再次强调,编码后的地址将如下组成:
 - Bit 7: WZ_BIT (0 或 1);
 - Bit 6-4: WZ NUM (二进制);
 - o Bit 3-0: WZ OFFSET (one-hot)
- 3. 如有必要,请考虑 working zone 的基址在同一执行中永远不会改变;
- 4. 当输入的 START 信号升高到 1 时,模块将开始处理。START 信号将保持高电平,直到 DONE 信号升高到高电平为止。 在计算结束时(将结果写入存储器后),要设计的模块必须将 DONE 信号升高(变为 1)通知处理结束。 在 START 信号重置为 0 之前 DONE 信号必须保持高电平。在 DONE 重置为 0 之前无法提供新的 START 信号。如果此时 START 信号升高到 1,则模块必须重新启动编码阶段。



示例:

以下数字序列显示了处理后的存储器内容示例。 此处以十进制表示的值将以二进制编码存储在内存中的 8 个 (无符号) 位。

CASE 1: 指数不存在于任何 working zone

存储器地址	数值	
0	4	//基地址 WZ 0
1	13	//基地址 WZ 1
2	22	//基地址 WZ 2
3	31	//基地址 WZ 3
4	37	//基地址 WZ 4
5	45	//基地址 WZ 5
6	77	//基地址 WZ 6
7	91	//基地址 WZ 7
8	42	//需编码的 ADDR
9	42	//编码后 output

CASE 2: 指数存在于一个 working zone

存储器地址	数值	
0	4	//基地址 WZ 0
1	13	//基地址 WZ 1
2	22	//基地址 WZ 2
3	31	//基地址 WZ 3
4	37	//基地址 WZ 4
5	45	//基地址 WZ 5
6	77	//基地址 WZ 6
7	91	//基地址 WZ 7
8	33	//需编码的 ADDR
9	180	//编码后 output (1-011-0100)

组件界面:

o data

```
entity project_reti_logiche is
        port (
             i clk
                             : in std logic;
                             : in std logic;
             i start
             i rst
                             : in std logic;
             i data
                             : in std_logic_vector(7 downto 0);
             o address
                            : out std logic vector(15 downto 0);
             o done
                             : out std logic;
             o en
                             : out std logic;
                             : out std_logic;
             o we
                              : out std logic vector (7 downto 0)
             o data
        );
  end project reti logiche;
i clk
       TestBench 生成的 CLOCK 入口信号
       TestBench 生成的 START 信号
i start
       是用于初始化机器以准备接收第一个 start 信号的 RESET 信号
i_rst
i data
       请求读取后从存储器到达的信号
o address 是地址发送到存储器的输出信号
       是用于传达处理结束和输出数据写入存储器的输出信号
o done
       是为进行通信而发送到存储器的 ENABLE 信号 (读取与写入)
o_en
       是为写入而要发送到存储器(=1)的 WRITE ENABLE 信号。 若是为了读取则须等于 0
o we
```

是从组件到存储器的输出信号。

存储器已在 TEST BENCH 中实例化

可以从以下 VHDL 中提取存储器,该描述是 TEST BENCH 的一部分,源于以下链接《VIVADO 用户指南》:https://www.xilinx.com/support/documentation/sw manuals/xilinx2017 3/ug901-vivado- synthesis.pdf

```
Single-Port
                  Block
                                 Write-First
                                                        (recommended
                           RAM
                                                Mode
                                                                       template)
                                 File:
                                                                     rams 02.vhd
__
library
                                                                            ieee;
                                                       ieee.std logic 1164.all;
use
                                                   ieee.std_logic_unsigned.all;
use
entity
                                     rams sp wf
port(
  clk
                                                                      std logic;
                                            in
                                                                       std logic;
  we
                                               in
                                                                       std logic;
                                               in
  en
                                     std logic vector(15
  addr
                     in
                                                                 downto
                                                                              0);
  di
                           in
                                         std_logic_vector(7
                                                                  downto
                                                                              0);
  do
                                        std_logic_vector(7
                                                                  downto
                                                                               0)
                       :
                               out
);
end
                                                                     rams sp wf;
architecture
                                         of
                         syn
                                                        rams sp wf
type ram type is array (65535 downto 0) of std logic vector(7 downto 0);
signal
                          RAM
                                                  :
                                                                        ram type;
begin
  process(clk)
    begin
    if
              clk'event
                                 and
                                            clk
                                                                  '1'
                                                                             then
                                                          '1'
      if
                                                                             then
                        en
        if
                                                           11'
                                                                             then
                         we
          RAM(conv integer(addr))
                                                        <=
                                                                              di;
                                                                              di;
                                                                         <=
        else
                                                       RAM(conv integer(addr));
           do
                                 <=
        end
                                                                              if;
      end
                                                                              if;
    end
                                                                              if;
  end
                                                                         process;
end
                                                                             syn;
```