数字电路仿真中的组合逻辑环路分析

邱伟博 陈逸华 朱青云 2025 年 1 月 11 日

1 赛题描述:

赛题要求在只有<u>与门、非门、或门</u>和<u>与非门</u>的组合逻辑之中,寻找所有强联通分量,分析环路能否振荡以及振荡条件,并讨论如何对环路进行改造,使得会震荡的 SCC 不会震荡并且功能基本与原来电路相同。赛题详细指南见 project 项目链接: https://github.com/WebberQ/eda

2 赛题一: 找出测试用例中所有的强连通分量

赛题一要求找出组合逻辑之中所有的 SCC,参考 Tarjan 算法实现。

3 赛题二 & 赛题三:找出不能起振的 SCC 和能起振的 SCC 的起振条件

赛题二要求找出所有不能起振的 SCC, 赛题三要求找出能够起振的 SCC, 并给出必要的 SCC 起振条件;

起振条件是 SCC 内有负反馈环路,并且负反馈环路外部输入不能使其锁定,即与门和与非门在负反馈环路外部的输入必须是 1,或门必须是 0。用 Johnson 算法判断出有多少环路,并标记每个门位于哪些环路之中;根据每个 SCC 环路的多少(赛题要求最多到三环),进行分类讨论,并编写测试样例分别测试各种情况,代码输出符合预期。

3.1 单环:


单环起振较为简单、只需使得负反馈环路外部的输入满足条件即可。

3.2 双环:

判断双环每个环之中取反的数量,分为一个负反馈环、两个负反馈环和没有负反馈环三种情况。双环情况下我们的算法能够实现找出尽可能多的起振条件,在原题目要求上有所拓展。

- (1) 没有负反馈环不会起振;
- (2) 有一个负反馈环 cir1, 搜索 cir1 外部输入, 使其不能锁定, 则能保持振荡。在搜索时如果到另一个环路 cir2 上, 输入应该能够使得 cir2 对应门锁定, 而 cir1 能保持振荡。

示例:




该电路结构含一个负反馈环路 cir1,如能够起振,则 cir1 外部输入不能使其锁定,特别是h 的 w25 输入要为 1,例如可以要求 o 的外部输入 w23 为 1,则其输出 w25 锁定为 1;输出结果如下 (port1/port2 为门对应的 SCC 外部输入端口):

 $Loop\ Condition: b.port2=1, d.port2=0, e.port2=1, f.port2=1, i.port1=0, j.port1=1, o.port1=1\\ Loop\ Condition: b.port2=1, d.port2=0, e.port2=1, f.port2=1, i.port1=0, j.port1=1, l.port1=0, m.port1=0, o.port1=0$

(3) 两个负反馈的环,不考虑延迟情况下假定两个环同时起振,只需保证所有外部条件不锁定整个 SCC。然后再考虑单个环起振,另一个环锁定,与上一种情况相同分析方法。

3.3 三环:

- (1) 三个负反馈环,不考虑延迟,认为全部震荡;
- (2) 一个负反馈环 cir1,采用贪心策略搜索 cir1 需要固定的外部输入,直到返回到 cir1。 示例:



该电路图有两个反馈环(即不包括 k、l 的部分),若想同时起振,需保持两个环所有的门都不被锁定,特别是 w22=1,才能使得 o 的振荡环外部输入为 1, o 不被锁定。振荡条件为:

 $Loop\ Condition: b.port1=1, d.port2=1, e.port2=0, f.port2=1, h.port1=0, j.port1=0, f.port2=1, h.port1=0, f.port2=1, h.port1=0, f.port2=1, h.port1=0, f.port1=0, f.port2=1, h.port1=0, f.port1=0, f.p$

l.port1=1, *n.port2*=1

(3)两个负反馈环,首先将两个振荡环视为一个整体,贪心搜索该整体的外部输入保持锁定的条件;如果两个环不能一起起振,再退回到(2)的情况判断能否单个环起振。


由于贪心策略,正确率将会有所下降。

4 赛题四:插入最少寄存器断开组合逻辑环

采用贪心算法,记录每个门位于多少个可震荡的逻辑环上,在数量最多的门输出信号线上插入寄存器,插入后更新可震荡的逻辑环,重复以上过程直到所有可震荡的逻辑环都被断开;


5 赛题五:变换并简化逻辑环,能够检测震荡是否发生

假设有 $n(k_1, k_2, \dots, k_n)$ 个环可以震荡,分别找出 $n, n-1, \dots, 2, 1$ 个环发生震荡的条件,对其中包含 $k_j(j=1,2, \dots, n)$ 震荡的条件取并集即 k_j 的震荡条件。对这些震荡条件做逻辑变化,可以得到 $oscflag_1$, $oscflag_2$, \dots oscflag_n,再用这些 $oscflag_1$, $oscflag_2$, \dots , $oscflag_n$ 通过或门接入 k_1, \dots, k_n 环中,即可完成对电路的改造。而电路的 oscflag 即为 $oscflag_1$, $oscflag_2$, \dots , $oscflag_n$, $oscflag_2$, \dots 。 $oscflag_n$, $oscflag_2$, $oscflag_n$ 。 $oscflag_n$, $oscflag_n$ 。 $oscflag_n$ 。



6 结果:

课上展示时老师提出测试用时太短不够准确,于是新添加了 gate_10000_10000 以及 gate_5000_5000 的几个例子进行测试,测试结果如下:



可见,最长时间为第一题用时,第二三四题用时较少。并且具体分析赛题一,我们发现用时最多是 Tarjan 算法;

7 总结:

- (1) 采用 Tarjan 算法求解 SCC;
- (2) 采用分类讨论和 dfs 算法求解振荡条件,其中双环情况较原题有所提高,能够求解尽可能多的振荡条件;
 - (3) 采用贪心算法断开环路;
 - (4) 使用组合逻辑重构电路完成转换;
 - (3) 整体结果显示 Tarjan 算法用时较长,进一步可以研究如何更为有效构建 SCC;