

5.2 Verilog 硬件描述语言





主要内容



引言

- 10. 行为形式的设计元素
- Verilog HDL程序结构 11. 函数和任务
- 逻辑系统、网格、变 12. 时间尺度 量和常量 13.模拟
- 向量和操作符

14.测试平台

数组


- 15. 时序逻辑设计的Verilog特性
- 逻辑操作符和表达式 16.综合

编译器指令

- 17. 不同抽象级别的Verilog
- 结构形式的设计元素


- HDL模型
- 数据流形式的设计元素18.设计技巧






- 硬件描述语言Hardware Description Language
 - 具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言。
- 与原理图设计方法相比:
 - 更适于描述大规模的系统
 - 在抽象的层次上描述系统的结构与功能
- 采用HDL的优点:
 - 语言的公开可利用性
 - 设计与工艺的无关性
 - 宽范围的描述能力——系统级、算法级、RTL级、门级、开关级
 - 便于组织大规模系统的设计
 - 便于设计的复用、交流、保存与修改






- 两种使用最广泛的HDL: Verilog和VHDL
 - VHDL 的英文全名是VHSIC (Very High Speed Integrated Circuits) Hardware Description Language ,于1983年由美国国防部提出,由IEEE 进一步发展,并在1987年12月作为IEEE-STD-1076 标准发布,1993年被更新为IEEE-STD-1164 标准,目前已被广泛应用。
 - 全方位HDL,包括从系统到电路的所有设计层次。
 - 支持结构、数据流和行为3种描述形式的混合描述。





- 什么是Verilog HDL
- Verilog HDL是一种用于数字逻辑电路设计的硬件描述语言(Hardware Description Language),可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
 - 用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。
 - Verilog HDL 既是一种行为描述语言也是一种结构描述语言。
- 既可以用电路的功能描述,也可以用元器件及其 之间的连接来建立Verilog HDL模型。






Verilog HDL的发展历史


- 1983年,由GDA (GateWay Design Automation)公司的Phil Moorby首创;
- 1989年, Cadence公司收购了GDA公司;
- 1990年, Cadence公司公开发表Verilog HDL;
- 1995年, IEEE制定并公开发表Verilog HDL1364-1995标准;
- 2001年,标准Verilog-2001(IEEE1364-2001)公开发表。
- 2005年,System Verilog 成为IEEE标准(IEEE STD 1800)
 - ,并且被视为最有前途的高级验证语言之一。





- Verilog的主要应用包括:
 - ASIC和FPGA工程师编写可综合的RTL代码
 - 高抽象级系统仿真进行系统结构开发
 - 测试工程师用于编写各种层次的测试程序
 - 用于ASIC和FPGA单元或更高层次的模块的模型开发





不同层次的Verilog HDL抽象

- Verilog HDL模型可以是实际电路的不同级别的抽象。抽象级别可分为五级:
 - 系统级(system level): 用高级语言结构(如case语句)实现的设计模块外部性能的模型;
 - 算法级(algorithmic level): 用高级语言结构实现的设计算法模型(写出逻辑表达式);
 - RTL级(register transfer level): 描述数据在寄存器之间流动和 如何处理这些数据的模型;
 - 门级(gate level): 描述逻辑门(如与门、非门、或门、与非门、 三态门等)以及逻辑门之间连接的模型;
 - 电路级(switch level): 描述器件中三极管和储存节点及其之间 连接的模型。



Warilan 左2个世色级上建模

混合描述

行为级

- 用功能块之间的数据流对系统进行描述
- 在需要时在函数块

系统级和算法级

RTL级/功能级

- ●用功能块内部或功能块
- **之间的粉堰流和按制信**早


结构级/门级

- ●用基本单元(primitive)或低层元件(component)的连接来描述系统以得到更高的精确性,特别是时序方面。
- ●在综合时用特定工艺和低层元 件将RTL描述映射到门级网表

RTL级 *

逻辑门级

电路级



行为描述 (Behavior)

+

数据流描 述(Data Flow)

结构描述

(Structure)





• Verilog HDL的特性

在某些语法结构上 与C语言非常相似!

- 设计过程可以按层次进行分解;
- 每个设计元素都有定义好的接口(用于元素之间的联结)和简明的功能规格说明(用于模拟);
- 功能规格既可利用行为算法亦可利用定义元素操作的实际硬件结构;
- 并发性、定时和时钟都可以模型化
- 可以模拟一个设计的逻辑操作过程和定时情况;
- Verilog既是一种行为描述的语言也是一种结构描述语言。




Verilog、VHDL和C




- Verilog与VHDL的主要区别:
 - VHDL侧重于系统级描述,从而更多的为系统级设计人员所采用
 - Verilog侧重于电路级描述,从而更多的为电路级设计人员所采用
- Verilog HDL与 C语言存在本质上的区别:
 - Verilog是一种硬件语言,最终是为了产生实际的硬件电路或对硬件电路进行仿真
 - C语言是一种软件语言,是控制硬件来实现某些功能
- SystemVerilog and SystemC: 面向SOC

2程序结构





1 Verilog程序结构




- Verilog进行设计和编程的基本单元是模块module
 - :包含说明和语句的一个文本文件。
- module能够表示:
 - 物理块,如IC或ASIC单元
 - 逻辑块,如一个CPU设计的ALU部分
 - 整个系统
- 一个verilog源文件中可以有多个模块,且对排列顺序不做要求。
- 模块通过输入和输出端口被高层的模块调用,但隐藏了内部的实现细节。



1 Verilog程序结构

必须出现

模块内部构成





模块层次图



```
module top(A, B, ,C,D,...);
                         Second_1(.....);
                                                  module
                         Second_2(.....);
                                                  second_2(...);
                         Second_3(.....);
                                                  Third_3(.....);
                          endmodule
                                                                   module second_3(...);
                                                  Third_4(.....);
 module
                                                                   Third_5(.....);
                                                  endmodule
 second_1(...);
                                                                   Third_6(....);
 Third_1(.....);
                                                                   endmodule
                                     顶层模块
 Third_2(.....);
 endmodule
       子模块1
                                      子模块2
                                                                      子模块3
基本单元
             基本单元
                               基本单元
                                              基本单元
                                                              基本单元
                                                                             基本单元
```

module Third_1(...);

endmodule



Verilog 模块说明的语法



- 1 端口定义
- 2 I/O说明

- 3 信号说明
- 4函数、任务说明
 - 5 并发语句 功能描述

module module-name (port-name, input declarations output declarations inout declarations net declarations variable declarations parameter declarations function declarations task declarations

实例语句 连续赋值语句 Always程序段


···):

concurrent statements

endmodule

2019年4月1日星期一







- 端口(Terminal): 模块通过端口与外部通信
 - 端口是模块与外界环境交互的接口.例如IC芯片的输入、输出引脚就是它的端口。
 - 对于外部环境来讲,模块内部是不可见的,对模块的调用(实例引用)只能通过其端口进行。
 - 这种特点为设计者提供了很大的灵活性: 只要接口保持不变,模块内部的修改并不会影响到外部环境。
- 模块端口等价于芯片的管脚 (pin)
- 指定信号/端口的方向
 - input: 输入到模块的信号。
 - output: 由模块输出的信号。
 - inout: 该信号既可作为输入又可作为输出。用于三态输




端口列表和端口声明





也可以采用类似ANSI C格式来声明端口



- module D_FF (input d, clk, clr, output reg q,qb);
-
-
- endmodule



保留字




保留字reserved words/关键字keywords

- Verilog定义的特殊字符,事先定义好的确认符,用来组织 语言结构;或者用于定义Verilog HDL提供的门元件(如and, not, or, buf)。
- 用小写字母定义
 - always and assign begin buf buf if0 bufif1 case casex casez cmos deassign default defparam disable edge else end endcase endmodule endfunction endprimitive endspecify endtable endtask event for force forever fork function highz0 highz1 if ifnone initial inout input integer join large macrmodule medium module
 - nand negedge nmos nor not notif0 notif1 or output parameter pmos posedge primitive pull0 pull1 pullup pulldown rcmos real realtime reg release repeat rnmos rpmos rtran rtranif0 rtranif1 scalared small specify specparam strong0 strong1 supply0 supply1
 - table task time trantranif0 tranif1 tri tri0 tri1 triand trior trireg vectored wait wand weak0 weak1 while wire wor xnor xor

2019年4月 用户程序中的变量、节点等名称不能与关键字同名!



标识符



标识符identifier: 标识符不能与关键字同名!

- 任何用Verilog HDL语言描述的"东西"都通过其名字来识别,这个名字被称为标识符。如源文件名、模块名、端口名、变量名、常量名、实例名等。
- 标识符以字母或下划线开头,其中可以包含由字母、数字、下划 线和美元\$符号。
- 在Verilog HDL中变量名是区分大小写的!
- 通过有序的界(range)指定[msb:1sb]来说明多位或向量信号。
 - [7:0], [0:7], 13:20]
- 合法的名字:
 - A 99 Z, Reset, 54MHz Clock\$, Module
 - 不合法的名字: 123a, \$data, module, 7seg.v



整数常量和实数常量



Verilog中,常量(literals)可是整数也可以是实数

• 整数的大小可以定义也可以不定义。整数表示为:

<size>'<base><value>

其中 size: 大小,由十进制数表示的位数(bit)表示。缺省为32位

base: 数基,可为2(b)、8(o)、10(d)、16(h)进制。


缺省为10进制

value: 是所选数基内任意有效数字,包括x、z。

```
实数常量可以用十进制或科学表示法表示。
unsized decimal (zero-extended to 32
12
bits)
'H83a
                                unsized hexadecimal (zero- extended to 32
bits)
                        8-bit binary
8'b1100 0001
64'hff01
                               64-bit hexadecimal (zero- extended to 64
bits)
                                9-bit octal
9'017
                               Z-extended to 32 bits
32'bz01x
                        3-bit number, truncated to 3'b101
3'b1010 1101
                                     decimal notation
6.3
```



整数常量和实数常量




- 整数的大小可以定义也可以不定义。整数表示为:
 - 数字中(_) 忽略,便于查看
 - 没有定义大小(size)整数缺省为32位
 - 缺省数基为十进制
 - 数基(base)和数字(16进制)中的字母无大小写之分
 - 当数值value大于指定的大小时,截去高位。如 2'b1101表示的 是2'b01
- 实数常量
 - 实数可用科学表示法或十进制表示
 - 科学表示法表示方式:

<尾数><e或E><指数>, 表示: 尾数×10^{指数}



%b"

字符串(string)



Verilog中,字符串大多用于显示信息的命令中。Verilog没有字符串数据类型

- 字符串要在一行中用双引号括起来,也就是不能跨行。
- 字符串中可以使用一些C语言转义(escape)符,如\t\n
- 可以使用一些c语言格式符(如%b)在仿真时产生格式化输出:


"This is a normal string"

"This string has a \t tab and ends with a new line\n"

"This string formats a value: val =



延时说明#



● "#"用于说明过程(procedural)语句和门的实例的延时,但不能用于模块的实例化。

```
module MUX2_ 1 (out, a, b, sel);
output out;
input a, b, sel;
   not #1 not1( sel_, sel);
   and #2 and1( a1, a, sel_);
   and #2 and2( b1, b, sel);
   or #1 or1( out, a1, b1);
endmodule
```

• 门延时有很多类名字: 门延时(gate delay), 传输延时(propagation delay), 固有延时(intrinsic delay), 对象内在延时(intra-object delay)




空白符和注释



```
module MUX2_1 (out, a, b, sel);
                             格式自由
 // Port declaration 单行注释
                             使用空白符提高可读性及代码组
   output out; 到行末结束
                             织。Verilog忽略空白符除非用于
   input sel, // control input 分开其它的语言标记。
               b, /* data inputs */
a;
/*
 The netlist logic selects inpu a 多行注释,在/* */内
when
 sel = 0 and it selects "b" when sel =
1.
*/
   not (sel_, sel);
   and (a1, a, sel_), (b1, b, sel); //
What does this
// line do?
```



基本结构



简单的Verilog HDL例子


「例」8位全加器 模块名(文件名)

```
module adder8 (cout,sum,a,b,cii 端口定义
  output cout; // 输出端口声明
     output [7:0] sum;
                        // 输入端口声明
  input [7:0] a,b;
                            功能描述
     input cin;
  assign {cout,sum}=a+b+cin;
endmodule
```

- ▶ 整个Verilog HDL程序嵌套在module和endmodule声明语句中。
- ▶ 每条语句相对module和endmodule最好缩进2格或4格!
- 》// 表示注释部分,一般只占据一行。对编译不起作用!



Verilog HDL基本结构



• 小结:


- Verilog HDL程序是由模块构成的。每个模块嵌套在module和endmodule声明语句中。模块是可以进行层次嵌套的。
- 每个Verilog HDL源文件中只准有一个顶层模块,其它为子模块。
- 每个模块要进行端口定义,并说明输入输出端口,然后对模块的功能 进行行为逻辑描述。
- 程序书写格式自由,一行可以写几个语句,一个语句也可以分多行写。
- 除了endmodule语句、begin_end语句和fork_join语句外,每个语句和数据定义的最后必须有分号。
- 可用/*.....*/和//...对程序的任何部分作注释。加上必要的注释,以增强程序的可读性和可维护性。




2逻辑系统、网格、变量和常量




• 1码位宽的信号只能取4种可能值之一:




0: 逻辑0或假, Low, False, Logic Low, Ground, VSS, Negative Assertion



1: 逻辑1或真, High, True, Logic High, Power, VDD, VCC, Positive Assertion




x: 未知逻辑值, Occurs at Logical Which Cannot be Resolved Conflict



z: 高阻(三态逻辑中的高阻态),HiZ, High Impedance, Tri- Stated




数据类型



- 数据类型是用来表示数字电路中的数据存储和传送单元。
- Verilog主要有三类(class)数据类型:
 - net (线网):表示器件之间的物理连接
 - register (寄存器) :表示抽象存储元件
 - parameters(参数): 运行时的常数(run-time constants)




网格net



- Verilog有两类信号: 网格和变量。
- 网格/线网(net)对应于物理电路中的连线。表示结构实体(如门)之间的物理连接。
- 常见的网格类型:
 - wire, tri: 连线类型
 - wor, trior: 具有线或特性的连线
 - wand, triand: 具有线与特性的连线)
 - tri1, tri0: 上拉电阻和下拉电阻
 - supply1, supply0: 电源(逻辑1)和地(逻辑0)
- 网格说明有两个用途:
 - 指定输入输出端口的网格类型;
 - 说明将要在模块内的结构描述中建立连通性的信号。




网格net (线网)



net需要被持续的驱动,驱动它的可以是门和模块。

当net驱动器的值发生变化时, Verilog自动的将新值传送到 net上。在例子中,线网out由or门驱动。当or门的输入信号变化时将传输到线网net上。







有多种net类型用于设计(design-specific)建模和工艺(technology-specific)建模

综合编译 器不支持 的net类型	net类型	功能
	wire, tri	标准内部连接线(缺省)
	supply1, supply0	电源和地
	wor,⁺trior	多驱动源线或
	wand; triand	多驱动源线与
	⁴trireg	能保存电荷的net
	tri1, tri0	无驱动时上拉/下拉

● 没有声明的net的缺省类型为 1 位(标量)wire类型。但 这个缺省类型可由下面的编译指导改变:

`default_nettype <nettype>



网格类的类型



- wire类型是最常用的类型,只有连接功能。
- wire和tri类型有相同的功能。用户可根据需要将线网定义为wire或tri 以提高可读性。例如,可以用tri类型表示一个net有多个驱动源。或 者将一个net声明为tri以指示这个net可以是高阻态Z(hign -impedance)。可推广至wand和triand、wor和trior
- wand、wor有线逻辑功能;与wire的区别见下页的表。
- trireg类型很象wire类型,但trireg类型在没有驱动时保持以前的值。 这个值的强度随时间减弱。
- 修改net缺省类型的编译指导:

`default_nettype <nettype>


nettype不能是supply1和supply0。



网格类在发生逻辑冲突时的决断



- Verilog有预定义的决断函数
- 支持与工艺无关的逻辑冲突决断
 - wire-and用于集电极开路电路
 - wire-or用于射极耦合电路



1 A /	_	_
1/1/1	re∕⊺	l m
vvi	16/	

a b	0	1	X	z
0	0 x x 0	х	х	0
1	x	1	X	1
х	X	X	X	X
z	0	1	X	z

Wand/Triand

a	0	1	X	z
0	0 0 0	0	0	0
1	0	1	X	1
х	0	X	X	X
z	0	1	X	z
	l	у		

Wor/Trior


ab	0	1		z
0	0 1 x 0	1	х	0
1	1	1	1	1
х	X	1	X	X
z	0	1	X	z
		у		



(2)寄存器类 (register)



- 寄存器类型在赋新值以前保持原值
 - 寄存器类型大量应用于行为模型描述及激励描述。在下面的例子中,reg_a、reg_b、reg_sel用于施加激励给2:1多路器。
 - 用行为描述结构给寄存器类型赋值。给reg类型赋值是 在过程块中。





寄存器类的类型



• 寄存器类有四种数据类型

寄存器类	型 功能
reg	可定义的无符号整数变量,可以是标量(1位)或矢量,是
	最常用的寄存器类型
integer	32位有符号整数变量,算术操作产生二进制补码形式的
	结果。通常用作不会由硬件实现的的数据处理。
real	双精度的带符号浮点变量,用法与integer相同。
time	64位无符号整数变量,用于仿真时间的保存与处理
realtime	与real内容一致,但可以用作实数仿真时间的保存与
	处理


· 不要混淆寄存器数据类型与结构级存储元件,如udp_dff



(3)Verilog中net和register区别




- ●网格类型用于对结构化器件之间的物理连线的建模。主要有wire 和tri 两种。
- ●由于网格类型代表的是物理连接线,因此它不存贮逻辑值,必须由器件所驱动。
- ●当一个wire 类型的信号没有被驱动时,缺省值为Z(高阻)。
- ●信号没有定义数据类型时,缺省为wire 类型。





(3)Verilog中net和register区别



寄存器 (Register)

- ●寄存器类型通常用于对存储单元的描述,如D型触发器、ROM等。存储器类型的信号当在某种触发机制下分配了一个值,在分配下一个值之时保留原值。 reg 是最常用的寄存器类型,表示无符号整数变量。
- ●但必须注意的是,reg 类型的变量,不一定都是存储单元,如 在always 语句中进行描述的必须用reg 类型的变量。
- ●寄存器类型的值可取负数,但若该变量用于表达式的运算中, 则按无符号类型处理



bit0

▶ (4)Verilog中net和register声明语法



net声明 <net type> [range] [delay] <net_name>[, net name]; net_type: net类型 矢量范围,以[MSB: LSB]格式 range: delay: 定义与net相关的延时 net name: net名称,一次可定义多个net,用逗号 wire a; wand w; // 一个标量wand类型net tri [15: 0] busa; // 16位三态总线 wire [0: 31] w1, w2; // 两个32位wire, MSB为



Verilog中net和register声明语法



寄存器声明

```
<reg_type> [range] <reg_name>[, reg_name];
```

reg_type: 寄存器类型

range:

矢量范围,以[MSB: LSB]格式。只对reg类

型有效

reg_name:寄存器名称,一次可定义多个寄存器,用逗号分开

• 举例:

```
reg a; //一个标量寄存器
reg [3: 0] v; // 从MSB到LSB的4位寄存器向量
reg [7: 0] m, n; // 两个8位寄存器
integer A, B,C;//3个整数型寄存器
```




(5)端口的数据类型选择

#5 a =

end

endmodule





在过程块中只能给 ndmodule

register类型赋值




(5)端口的数据类型选择



- a. 输入端口
 - 从模块内部来讲,输入端口必须为线网(net)数据类型;
 - 从模块外部来看,输入端口可以连接到线网(net)或reg数据类型的变量。
- b. 输出端口
 - ▶ 从模块内部来讲,输出端口可以为线网(net)或reg数据类型;
 - ▶ 从模块外部来看,输出端口必须连接到线网(net)数据类型的变量。
- C. 输入/输出端口
 - ▶ 从模块内部来讲,输入/输出端口必须为线网(net)数据类型;
 - ▶ 从模块外部来看,输入/输出端口必须连接线网(net)数据类型的变量。
- d. 位宽匹配
 - 在进行调试或模块调用时,verilog允许模块内、外位宽不同,一般情况 下编译器会给出警告。
- e. 未连接端口
 - > Verilog允许模块实例端口保持未连接状态。



例:端口的互连



- //D 触发器
- module **Dof** (d, clk,clr,q,qb); module Top
- cedpantsp,qb;
- imperted, alk elr;
- he周用Dob; P输热端这里 qb值保存 //调用D_FF模块,这里命
- 命名为dff0
- D FF dff0 (a,
- b,c,s1,s2);
- endmodule
- endmodule

- //D 触发器
- reg a,b;
- wire c,**s1**,**s2**;

 - 名为dff0
 - D FF dff0 (a, b,c,s1,s2);
- endmodule



4.参数 (parameters)



- 用参数声明一个可变常量,常用于定义延时及宽度变量。
- ◆ 参数定义的语法: parameter list_of_assignment>;
- 可一次定义多个参数,用逗号隔开。
- 在使用文字(literal)的地方都可以使用参数。
- 参数的定义是局部的,只在当前模块中有效。
- 参数定义可使用以前定义的整数和实数参数。


注意:参数file不是string,而是一个整数,其值是所有字母的扩展ASCII值。若file="AB",则file值为8'h4142。用法:

\$fopen(file);

\$display("%s", file);



(5)寄存器数组(Register Arrays)



在Verilog中可以说明一个寄存器数组。

```
integer NUMS [7: 0]; // 包含8个整数数组变量
time t_vals [3: 0]; // 4个时间数组变量
```

• reg类型的数组通常用于描述存储器

```
其语法为: reg [MSB:LSB] <memory_name>
<first_addr:last_addr];
        [MSB:LSB] 定义存储器字的位数
        [first_addr:last_addr] 定义存储器的深度
例如:
        reg [15: 0] MEM [0:1023]; // 1K x 16存储器
```

reg [7: 0] PREP ['hFFFE: 'hFFFF]; // 2 x 8存储器



存储器寻址(Memory addressing)



存储器元素可以通过存储器索引(index)寻址,也就是给出元素在存储器的位置来寻址。

```
mem_name [addr_expr]
```

 Verilog不支持多维数组。也就是说只能对存储器字进行寻址,而不能 对存储器中一个字的位寻址。

```
module mems;
reg [8: 1] mema [0: 255]; // declare memory called mema
reg [8: 1] mem word; // temp register called mem
word
                      若要对存储器字的某些位存
                      取,只能通过暂存器传递
initial
   begin
                                //显示存储器中第6个字的
       $displayb( mema[5]);
内容
      mem word = mema[5];
       $displayb( mem_word[8]); // //显示第6个字的最高
有效位
   end
```



3向量和操作符



- 向量vector
 - Verilog允许各个1比特信号分组结合在一起。
 - 网格、常量、变量都可以定义为向量。
 - 向量使用有序的界[msb,lsb]来定义。
 - 如: reg [15:0] word1,word2;
 - 位选择语法: 方括号和常数或子界范围来选择。
 - 如word1[5],word1[6:2]
 - 串接concatenation: {}, {2`b00,2`b11}
 - 复制replication: n{}, {2{word1},word2}
 - 算术和移位操作






- 一、算术运算符
- 二、逻辑运算符
- 三、位运算符
- 四、关系运算符
- 五、等式运算符

- 六、缩减运算符
- 七、移位运算符
- 八、条件运算符
- 九、位拼接运算符
- 十、运算符的优先级





- 运算符按功能分为9类:
 - 算术运算符
 - 逻辑运算符
 - 关系运算符
 - 等式运算符
 - 缩减运算符
 - 条件运算符
 - 位运算符
 - 移位运算符
 - 位拼接运算符

- 运算符按操作数的个数分为3类:
 - 单目运算符——带一个操作数逻辑非!,按位取反~,缩减运算符,移位运算符
 - 双目运算符——带两个操作数 算术、关系、等式运算符, 逻辑、位运算符的大部分
 - ➢ 三目运算符——带三个操作数 条件运算符





一、算术运算符 双目运算符

- 进行整数除法运算时,结果值略去 小数部分,只取整数部分!
- %称为求模(或求余)运算符,要求 %两侧均为整型数据;
- 求模运算结果值的符号位取第一个 操作数的符号位! 除法和取模操作一般都不能


「**例**] -11%3 结果为-2

■ 进行算术运算时,若某操作数为不 定值x,则整个结果也为x。

算术运算符	说明
+	加
_	减
*	乘
/	除
%	求模

被综合,除非除数是2的幂






• [例] 除法和求模运算的区别

注意/和%的区别!

```
arithmetic.v
    1 // 除法和求模运算的区别
    2 module arithmetic(clk,a,b,c,d,e) ;
       output [3:0] c,d;
       output [7:0]
                   e;
       input [3:0] a,b;
       input
             clk;
       reg [3:0] c,d;
       req[7:0]
    9
       always @(posedge clk)
   10
         begin
           c=a/b; //整数除法运算时, 结果值略去小数部分, 只取整数部分!
   11
           d=a%b; //求余数
   12
           e=a*b: //乘法
   13
   14
         end
   15
       endmodule
```








arithmetic.v

9/4 = 2

Wf






二、逻辑运算符

- 逻辑运算符把它的操作数当作布尔变量:
 - 非零的操作数被认为是真(1 'b1);
 - 零被认为是假(1 'b0);
 - 不确定的操作数如4'bxx00,被认为是不确定的(可能为零,也可能为非零)(记为1'bx);但4'bxx11被认为是真(记为1'b1,因为它肯定是非零的)。

逻辑运算符	说明
&&(双目)	逻辑与
(双目)	逻辑或
!(单目)	逻辑非

❖进行逻辑运算后的结果为布尔值(为1或0或x)!






- "&&"和" "的优先级除高于条件运算符外,低于关系运算符、等式运算符等几乎所有运算符;
- •逻辑非"!"优先级最高。
- [例] (a>b)&&(b>c) 可简写为: a>b && b>c (a= =b)||(x= = y) 可简写为: a= =b||x= =


У

为提高程序的可读性, 明确表达各运算符之间的优先关系, 建议使用括号!





 台与答约
 小刀云鬼谷




- 佐运算其结果与操作数位数相同。 佐运算符中的双目运算符要求对两个操作数的相应位逐位进行运算。
- 两个不同长度的操作数进行位运算时,将自动按右端对齐, 位数少的操作数会在高位用O补齐。


[例] 若A = 5'b11001, B = 3'b101,

则A & B = (5'b11001) & (5'b00101) = 5'b00001






• [例] &&运算符和&(按位与)的区别







四、关系运算符

双目运算符

关系运算符	说明
<	小于
<=	小于或等于
>	大于
>=	大于或等于

- 运算结果为1位的逻辑值1或0或x。关系运算时,若关系为真,则返回值为1;若声明的关系为假,则返回值为0;若某操作数为不定值x,则返回值为x。
- ▶ 所有的关系运算符优先级别相同。
- 关系运算符的优先级低于算术运算符。

■ [例] a<size - 1 等同于: a<(size - 1)

size - (1<a) 不等同于: size-1<a

括号内先运算!

算术运算先运算!





五、等式运算符


双目运算符

MAX + PLUS II和 Quartus II都不支持!

等式运算符	说明
==	等于
! =	不等于
===	全等
! ==	不全等

- 运算结果为1位的逻辑值1或0或x。
- 等于运算符(==)和全等运算符(===)的区别:
 - ▶ 使用等于运算符时,两个操作数必须逐位相等,结果才为1;若 某些位为x或z,则结果为x。
 - ▶ 使用全等运算符时,若两个操作数的相应位完全一致(如同是1 ,或同是0,或同是x,或同是z),则结果为1;否则为0。
- ▶ 所有的等式运算符优先级别相同。





"=="的真值表

==	0	1	X	Z
0	1	0	X	X
1	0	1	X	X
X	X	X	X	X
Z	X	X	X	X

"==="的真值表

===	0	1	X	Z
0	1	0	0	0
1	0	1	0	0
X	0	0	1	0
Z	0	0	0	1

等于运算的结果 可能为1或0或x 全等于运算的 结果只有1或0

[例] if(A = = 1'bx) \$display("AisX"); //当A为不定值时,式(A = = 1'bx) 的运算结果为x,则该语句不执行
 if(A = = = 1'bx) \$display("AisX"); //当A为不定值时,式(A = = = 1'bx) 的运算结果为1,该语句执行





六、缩减运算符

单目运算符

注意缩减运算符和 佐运算符的区别!

缩减运算符	说明
&	与
~&	与非
I	或
~	或非
^	异或
^~, ~^	同或

- 运算法则与位运算符类似,但运算过程不同!
- 对单个操作数进行递推运算,即先将操作数的最低位与第二位进行与、或、非运算,再将运算结果与第三位进行相同的运算,依次类推,直至最高位。
- 运算结果缩减为1位二进制数。
- [例]reg[3:0] a;

b=|a; //等效于 b =((a[0] | a[1]) | a(2)) | a[3]





七、移位运算符

单目运算符

移位运算符	说明
>>	右移
<<	左移

只有当右操作数为常数时MAX+PLUS II支持!

■ 用法: A>>n 或 A<<n

将操作数右移或左移n位,同时用n个O填补移出的空位。


• [例] 4'b1001>>3 = 4'b0001; 4'b1001>>4 = 4'b0000 4'b1001<<1 = 5'b100 \ 4'b1001<<2 = 6'b100100;

1<<6 = 32'b100000 右移位数不变,但右移的数据会丢失!

左移会扩充位数!

❖将操作数右移或左移N位,相当于将操作数除以或乘以2ⁿ。





八、条件运算符


三目运算符

■ 条件运算符为?:

当条件为<mark>真</mark>,信号取表达式**1**的值;为<mark>假</mark>,则取表达式**2**的值。


■ 用法: 信号 = 条件? 表达式1: 表达式2

■ [例] 数据选择器assign out = sel? in1:in0;



sel=1时out=in1; sel=0时out=in0






九、位拼接运算符

- 位拼接运算符为{}
- 用于将两个或多个信号的某些位拼接起来,表示一个整体信号。
- 用法: {信号1的某几位,信号2的某几位,....,信号n的某几位}
- 例如在进行加法运算时,可将进位输出与和拼接在一起使用。

```
    [例1] output [3:0] sum; //和
        output cout; //进位输出
        input[3:0] ina,inb;
        input cin;
        assign {cout,sum} = ina + inb +cin; //进位与和拼接
        在一起
```

• [例2] {a,b[3:0],w,3'b101} = {a,b[3],b[2],b[1],b[0],w,1'b1,1'b0,1'b1}






用于表示重复的表达式 必须为常数表达式!

- 可用重复法简化表达式,如: {4{w}} //等同于{w,w,w,w}
- 还可用嵌套方式简化书写,如:
 {b,{3{a,b}}} //等同于{b,{a,b},{a,b}}, 也等同于{b,a,b,a,b,a,b}
 - ❖在位拼接表达式中,不允许存在没有指明位数的信号,必须指明信号的位数;若未指明,则默认为3
 2位的二进制数!
 - ❖如{1,0} = 64'h00000001_000000000,注意{1,0}不等于2'b10





十、运算符的优先级


运算符的优先级


类 别	运算符	优先级
逻辑、位运算符	! ~	高
算术运算符	* / %	
	+ -	
移位运算符	<< >>	
关系运算符	< <= > >=	
等式运算符	==!====!==	
缩减、位运算符	& ~&	
	^ ^~	
	~	
逻辑运算符	&&	
) T
条件运算符	?:	低

```
    →为提高程序的可读性,
建议使用括号来控制
运算的优先级!
    ▶[例] (a>b)&&(b>c)
(a==b)||(x==
y)
    (!a)||(a>b)
```



Quartusll 简介





Quartus II设计流程



PLD设计EDA工具软件



1. Quartus II


- 美国Altera公司自行设计的第四代PLD开发软件
- 目前版本: 9.0
- 可以完成PLD的设计输入、逻辑综合、布局与布线、 仿真、时序分析、器件编程的全过程
- 同时还支持SOPC(可编程片上系统)设计开发

2. ModelSim

- 美国Mentor Graphics公司的子公司Model Technology开发的 仿真工具
- 目前版本: 6.0
- 业界使用最广泛的HDL语言仿真器之一
- 支持VHDL、Verilog HDL或混合HDL语言设计
- 仿真功能强大, 仿真速度快!





例演示:电子秒表电路的设计



- 假设系统时钟为50MHz, PLD器件 为EP1S10F780C6。
- 设计思路——采用自顶向下的设计方法:
 - 需要两个分频器,将50MHz分频为10KHz, 将10KHz分频为100Hz;
 - 需要一个BCD码计数器,可分别对秒和百分秒位 循环计数;
 - 需要一个译码器,将BCD计数器的输出译码为7段显示器的7段输入。










采用Quatus II 的PLD设计方法



千万记住

- 1. 首先在资源管理器下创建一个工作目录 工作目录和工程名 不能有空格和汉字!
- 2. 在Quatus II中创建一个工程。
- 3. 子模块设计:每个模块可以用HDL语言描述, 对每个模块进行编译、仿真,通过后然后生成 模块符号。
- 4.顶层设计: 创建一个顶层图形文件, 将各模块 符号放到图中,添加输入、输出引脚,连线; 编译,仿真。
- 5. 给输入、输出引脚分配引脚号码,编程下载。





• 第1步:在资源管理器下创建一个工作目录second。

• 第2步: 启动Quatus II, 执行菜单命令"File > New Project Wizard", 创建一个工程,工程名为second。

若要打开一个已有的工程,则执行" File > Open Project ..."命令。

- 第3步: 设计子模块
 - (1) 执行菜单命令"File > New",新建一个文本文件clkdiv100.v,采用Verilog HDL语言描述;
 - (2) 存盘;
 - (3) 指定该子模块为顶层实体,执行 "Processing > Start Compilation"命令,对其进行全编译。



模块设计——100分频器




[模块1] 10KHz到100Hz的分频电路(采用Verilog HD

L语言描述) 模块名(同文件名)

```
module clkdiv100 (clr,clkin,clkout,count);
input clr,clkin; //输入端口声明
output clkout,count; //输出端口声明
reg[6:0] count;
reg clkout;
always @(posedge clkin or negedge clr)
begin
if (!clr) count<=0; // 异步清零! 低有效
```



模块设计——100分频器(续)



续前页

```
else if (count[6:0]==99)
     begin
        clkout<=1; // clkout只在计数值为99时为"1"
        count[6:0] <= 0;
     end
   else
     begin
       clkout<=0; // clkout在其他时候都为"0"
       count[6:0] \le count[6:0] + 1;
     end
  end
endmodule
```



模块设计——BCD计数器



[模块2] BCD计数器

```
module bcdcnt(dsec,sec,secd,secm,cn,clkin,clr);
               //Tclkin = 0.01s
  input clkin,clr;
  output[3:0] dsec,sec,secd,secm;
             //秒高位向分钟的进位
  output cn;
    reg[3:0] dsec, secd, secm;
  reg cn;
  always @(posedge clkin or negedge clr)
   begin
    if (!clr) // (1) 异步清零!
            begin
       cn<=0; //进位信号也必须清零!
               dsec[3:0] \le 0; sec[3:0] \le 0;
       secd[3:0] \le 0; secm[3:0] \le 0;
     end
```



子模块设计——BCD计数器(续1)



续 前 页

```
else //(2) 计数,采用4个if语句的嵌套
   begin
   if(secm[3:0]==9) //百分秒低位是否为9?
       begin
       secm[3:0] \le 0;
        if(secd[3:0]==9) //百分秒高位是否为9?
                 begin
           secd[3:0] \le 0;
           if(sec[3:0]==9) //秒低位是否为9?
                          begin
               \sec[3:0] \le 0;
               if(dsec[3:0]==5) //秒高位是否为5?
                                  dsec[3:0] \le 0;
               else dsec[3:0] < = dsec[3:0] + 1;
             end
          else \sec[3:0] < \sec[3:0] + 1;
        end
      else secd[3:0] \le secd[3:0] + 1;
    end
  else secm[3:0] < = secm[3:0] + 1;
```



子模块设计——BCD计数器(续2)



续

```
// (3) 产生向分钟的进位信号
i f
((dsec[3:0]==5)&&(sec[3:0]==9)&&(secd[3:0]==9))
cn<=1;
else cn<=0;
end
end
end
end
end
endmodule
```






- 第3步:
 - (4) 进行仿真

新建一个仿真波形文件.vwf,编辑输入波形;

执行"Tools> Simulation Tool"命令,打开仿真器工具窗口;

单击Start按钮,开始仿真。



bcdcnt. vwf





▶ (5)* 创建模块符号

仿真通过后,执行"File > Create/Update > Create Symbol Files for Current File"菜单命令,创建模块符号(文件后缀为.bsf)。

```
| bodont | clkin dsec[3..0] | clr sec[3..0] | secd[3..0] | secm[3..0] | cn | inst
```



模块设计——7段码译码器



[模块3] 7段LED显示器(共阳极) 译码器。

```
module p7seg(out,data);
  input [3:0]data; //7段显示器输入
      output [6:0] out; //7段显示器字段输
  出
                                 case语句适于
                                 对同一个控制
     out[6:0]相当于a,b,c,d,e,f,g
                                 信号取不同的
  reg [6:0] out;
                                  值时, 输出取
  always @(data)
                                  不同的值
    case (data)
     4'd0: out <= 7'b0000001;
     4'd1: out <= 7'b1001111;
     4'd2: out <= 7'b0010010;
     4'd3: out <= 7'b0000110;
     4'd4: out <= 7'b1001100;
     445: 84t <= 760100100;
```



模块设计——7段码译码器(续)



续 前 而

```
4'd6: out <= 7'b0100000;
4'd7: out <= 7'b0001111;
4'd8: out <= 7'b0000000;
4'd9: out <= 7'b0000100;
default:out <= 7'b1111111;
//当data为4'hA~4'hF时,七段显示器不亮
endcase
```


endmodule

	_	Value at	O ps	160.0 ns	320. ₀ ns	480.0 ns	640. ₀ ns	800.0
	Name	65.6 ns	65.6 ns					
₽	🛨 data	V 1	0 X 1 X 2	X3 X 4 X 5 X 6	X 7 X 8 X 9 X 1	0 X 11 X 12 X 13 X 1	4 X 15 X	0
	out[6]	V 1						
•	out[5]	νο						
•	out[4]	υο						
•	out[3]	V 1						
•	out[2]	V 1						
	out[1]	V 1						
•	out[0]	V 1						

设计顶层图形文件

Manual Control of the Control of the


- 第4步: alines. by 计订页层图形文件 ### Alines. MERHALINES.
 - (1) 创建一个顶层图形文件second.bdf,将各模块符号放到图中,添加输入、输出引脚,连线;








- (2)将该图形文件设置为顶层实体;
- (3)进行编译器选项设置;
- > (4) 全编译;
- (5)对顶层图形文件仿真(如果必要的话)。








• 第5步:对下载用顶层文件(如second_download.bdf)指定目标器件,给输入、输出引脚分配引脚号码,编程下载


● (1)在Assignment Editor 中进行引脚锁定

<u>. / 1 / (0 0 1,9</u>)			<u> </u>		_
То	Location	I/O Bank	I/O Standard	General Function	令
™ clr	PIN_W5	6	LVTTL	Row I/O	י ד
	PIN_E19	3	LVTTL	Column I/O	
	PIN_C19	3	LVTTL	Column I/O	
	PIN_B19	3	LVTTL	Column I/O	
	PIN_A19	3	LVTTL	Column I/O	
	PIN_D18	3	LVTTL	Column I/O	
	PIN_C18	3	LVTTL	Column I/O	
	PIN_A18	3	LVTTL	Column I/O	
sec[0]	PIN_C21	3	LVTTL	Column I/O	
sec[1]	PIN_B21	3	LVTTL	Column I/O	
sec[2]	PIN_A21	3	LVTTL	Column I/O	
	To clr clr clr dsec[0] dsec[1] dsec[2] dsec[3] dsec[4] dsec[5] dsec[6] sec[0] sec[1]	To Location □ clr PIN_W5 □ dsec[0] PIN_E19 □ dsec[1] PIN_C19 □ dsec[2] PIN_B19 □ dsec[3] PIN_A19 □ dsec[4] PIN_D18 □ dsec[5] PIN_C18 □ dsec[6] PIN_A18 □ sec[0] PIN_C21 □ sec[1] PIN_B21	To Location I/O Bank □ clr PIN_W5 6 □ dsec[0] PIN_E19 3 □ dsec[1] PIN_C19 3 □ dsec[2] PIN_B19 3 □ dsec[3] PIN_A19 3 □ dsec[4] PIN_D18 3 □ dsec[5] PIN_C18 3 □ dsec[6] PIN_A18 3 □ sec[0] PIN_B21 3	To Location I/O Bank I/O Standard □ clr PIN_W5 6 LVTTL □ dsec[0] PIN_E19 3 LVTTL □ dsec[1] PIN_C19 3 LVTTL □ dsec[2] PIN_B19 3 LVTTL □ dsec[3] PIN_A19 3 LVTTL □ dsec[4] PIN_D18 3 LVTTL □ dsec[5] PIN_C18 3 LVTTL □ dsec[6] PIN_A18 3 LVTTL □ sec[0] PIN_C21 3 LVTTL □ sec[1] PIN_B21 3 LVTTL	To Location I/O Bank I/O Standard General Function □ clr PIN_W5 6 LVTTL Row I/O □ dsec[0] PIN_E19 3 LVTTL Column I/O □ dsec[1] PIN_C19 3 LVTTL Column I/O □ dsec[2] PIN_B19 3 LVTTL Column I/O □ dsec[3] PIN_A19 3 LVTTL Column I/O □ dsec[4] PIN_D18 3 LVTTL Column I/O □ dsec[5] PIN_C18 3 LVTTL Column I/O □ dsec[6] PIN_A18 3 LVTTL Column I/O □ sec[0] PIN_C21 3 LVTTL Column I/O □ sec[1] PIN_B21 3 LVTTL Column I/O

Assignment Editor







second download.bdf





- (2) 将该图形文件设置为顶层实体,编译,则生成编程目标文件second.sof文件(编程目标文件自动与其工程同名);
- (3)编程下载;
 执行"Tools > Programmer"命令,在编程器窗口中选中"Program/Configure"复选框;单击Start按钮,开始编程下载。若完成编程,则在Message窗口中显示"Configuration succeeded"。
- (4) 在线校验。
 利用实验板上的按钮,模拟启动计数、暂停计数和继续 计数,以及异步清零功能,然后观察数码管和LED的显示 ,看是否与预定的功能提供

PLD器件和EDA技术的出现改变 了传统的数字系统设计思想,使 硬件设计变得简单、高效!