

2024/XX/XX

實驗十二

姓名: 黃文祺 學號: 01057013

班級:資工3A

E-mail: OOOOOOO

注意

- 1. 繳交時一律轉 PDF 檔
- 2. 繳交期限為 隔週三上午九點
- 3. 一人繳交一份
- 4. 檔名:學號_HW?.pdf 檔名請按照作業檔名格 式進行填寫 未依照格式不予批改

SPI Slave

■ 實驗說明:

1. 將 input 和 filter 透過 SPI 分別寫進 FIFO 和 Register File 後,輸入 一個指令執行兩者的 convolution 計算,再輸入另一個指令將計算完 的值透過 SPI 輸出。

2. 指令格式:

- \$\$00_xxxx: 將 filter xxxx 輸入至 register file 內的 \$\$ 位址
- 8000_xxxx: 將 input xxxx 輸入至 FIFO 內儲存
- 8100_0000: 將 3*3 的 input 和 3*3 的 filter 做 convolution
- 8280_0000: 讀出計算完的值
- 3. testbench.sv 會呼叫 DE0_CV.sv, 請在 DE0_CV.sv 中完成程式碼撰 寫。

4. DE0 CV.sv 使用接腳:

- CLOCK 50:50MHz的clk訊號。
- RESET N:系統 reset,為 0 時重置系統。
- GPIO_0[0]:傳訊號進 SPI Slave 的 mosi。
- GPIO_0[1]:傳訊號進 SPI Slave 的 sclk。
- GPIO 0[2]: 傳訊號進 SPI Slave 的 ssn。
- GPIO_0[3]:接收 SPI Slave 的 miso 訊號。

5. SPI.sv 輸入:

- clk (請將 DE0_CV 的 CLOCK_50,用 PLL 升至 100MHz)
- mosi
- sclk(testbench 已設定為 10MHz)
- ssn
- reset

6. SPI.sv 輸出:

miso

- 務必擷取到 get_data 的波型
- **■** 系統架構程式碼與程式碼說明

截圖請善用 win+shift+S

DE0_CV:

```
| 日本的 | 日本
```

Rx:主要更改 rx,左邊有綠色的線是這次有修改的

```
logic rst_shift_regs;
logic [15:0] shift_data;
shift_register shift_register_1
.rst(rst),
.clk(clk),
.sclk_pos(sclk_pos), // 每次 sclk 正賴陽發時
.mosi(mosi), // 茲把一個 bit 的資料寫入移位誓存器
.shift_data(shift_data)
                                    logic rst_data_cnt;
logic load_data_cnt;
logic [15:0] rcv_data_cnt;
counter counter_1
                                                .clk(clk),
.rst(rst_data_cnt),
.load(sclk_pos), // 每次 sclk 正線機發 bit 寫入移位暫存器時,計數現在傳了幾個 bit
.cnt(rev_data_cnt)
                                   logic load_addr;
logic load_cmd;
logic load_data;
//Logic [7:0] address;
logic command;
//Logic [15:0] data;
logic [15:0] data;
regs regs_1
                                               .clk(clk),
.rst(rst),
.load_addr(load_addr),
.load_emd(load_cmd),
.load_data(load_data),
.shift_data(shift_data),
                                                  .address(addr),
.command(command),
.data(data)
                                    logic [15:0] data_reg;
logic [15:0] reg_file [255:0];
                                     always_ff @(posedge clk)begin
  if(write_en)     reg_file[addr] <= data;
  if(read_en)     data_reg <= reg_file[addr];</pre>
                                     end
                                   logic wrreq;
logic rdreq;
logic wrreq.neg;
logic dreq.neg;
logic almost_empty;
logic [15:0] read_data_fifo;
logic [15:0] usedw;
logic [15:0] write_data_neg;
                                    always_ff @(negedge clk)
begin
   if(rst) begin
    write_data_neg <= 0;
    wrreq_neg <= 0;
   rdreq_neg <= 0;
end</pre>
                                                            rdreq_neg <= 0,
end
else begin
write_data_neg <= data;
wrreq_neg <= wrreq;
rdreq_neg <= rdreq;
                                                  .clock(clk),
.data(write_data_neg),
.rdreq(rdreq_neg),
.sclr(rst),
.wrreq(wrreq_neg),
.almost_empty(almost_empty),
.empty(empty),
.full(full),
.q(read_data_fifo),
.usedw(usedw)
```

```
//conv
logic [15:0] conv;
logic [15:0] acc;
logic acc load;
alwaysff @(negedge clk)
begin
if(rst) begin
conv <= 0:
                                                                   conv <= 0;
acc <= 0;
data_filter <= 0;
data_filter <= 0;
end
if(filter_en) data_filter <= reg_file[filter_addr];
if(rdreq) begin
conv <= data_filter * read_data_fifo;
//acc <= acc+conv;
                                                             end
if(acc_load) begin
    //conv <= data_filter * read_data_fifo;
    acc <= acc+conv;</pre>
                                     assign data_r = addr[7] ? acc : data_reg;
                                    //wrreq_cnt
//m來判斷ifo 中有機關就,類似可控制初給值的empty
logic [15:0] wrreq_cnt;
always_ff @(negedge clk)
begin
    if(rst) begin
    wrreq_cnt <= 1;
    end
    else if(rdreq) begin
    wrreq_cnt <= wrreq_cnt - 1;
    end
    else if(wrreq) begin
    wrreq_cnt <= wrreq_cnt + 1;
    end
    else if(wrreq) begin
    wrreq_cnt <= wrreq_cnt + 1;
    end
end
                                    filter_addr <= 1;
end
else if(filter_addr_plus) begin
  filter_addr <= filter_addr + 1;
end
if(filter_addr == 10) begin
  filter_addr <= 1;
end</pre>
                                    typedef enum {
   INIT,
   START_SPI_RX,
   RECEIVE_ADDRESS,
   DUMMY,
   DUMMY2,
   CHECK_COMMAND,
   TX_REQ,
   FINISH,
   RECEIVE_DATA,
   WRITE
                                    WRITE
} state_t;
                                     always_ff @(posedge clk)
  if(rst) ps <= INIT;
  else    ps <= ns;</pre>
                                    always_comb begin

rst_shift_regs = 0;

rst_data_cnt = 0;

load_data_cnt = 0;

rst_shift_regs = 0;

load_data_cnt = 0;
                                                write_en = 0;
rx_finish = 0;
                                                read_en = 0;
tx_req = 0;
                                                filter_en=0;
filter_addr_plus=0;
acc_load=0;
                                                ns = ps;

case(ps)

INIT:

begin

ns = START_SPI_RX;

end
                                               START_SPI_RX:
begin
if(ssn_neg)
begin
rst_data_cnt = 1;
rst_shift_regs = 1;
ns = RECEIVE_ADDRESS;
end
```

```
RECEIVE_ADDRESS:

begin

if(rcv_data_cnt >= 8) begin

load_addr = 1;

ns = DUWWY;

end

load_data_cnt = 1;

end
 DUMMY:

begin

if(rcv_data_cnt >= 16) begin

load_cmd = 1;

rst_data_cnt = 1;

ns = CHECK_CONVAND;

end

load_data_cnt = 1;

end
  CHECK_COMMAND:
begin
if(command) begin //read
                else begin
   ns = RECEIVE_DATA;
end
DUMMY2:

begin

if(wrreq_cnt>0) begin //wrreq_cnt 148f7

filter_addr_plus =1;

acc_load=1;

ns = CHECK_COMMAND;

end

else begin

acc_load=1;

ns = FINISH;

end

end
 RECEIVE_DATA:

begin

if(rcv_data_cnt >= 16) begin

load_data = 1;

rst_data_cnt = 1;

ns = WRITE;

end

load_data_cnt = 1;

end
  WRITE:
begin
  FINISH:

begin

rx_finish = 1;

ns = INIT;

end
```

Tx:


```
檔案(F) 編輯(E) 搜尋(S) 檢視(V) 編碼(N) 語言(L) 設定(T) 工具(O) 巨集(M) 執行(R) 外掛(P) 視齒(W) ?
お ⇔ 🕾 🕾 🕲 ⊜ 🖟 🖔 🕒 🕒 👂 🤍 Q Q 🕄 🖽 🚍 (P 🚉 V) 🗘 🖟 🕵 💿 🕞 ⊃ ▷ 🌣 😘
  input clk,
input rst,
input tx_req,
input sclk,
input logic [15:0] data,
output logic miso
                    logic sclk_neg;
neg_edge_detector neg_edge_detector_1
/
                           .rst(rst),
.signal(sclk),
.sig_neg(sclk_neg)
                    logic rst_data_cnt;
logic load_data_cnt;
logic [15:0] rcv_data_cnt;
counter counter_1
                           .clk(clk),
.rst(rst_data_cnt),
.load(sclk_neg), // 每次 sclk 正線網線 bit 寫入移位暫存器時,計數現在傳了幾個 bit
.cnt(rev_data_cnt)
                    typedef enum {
    INIT,
    START_SPI_TX,
    SEND_DATA,
    FINISH
} state_t;
                     always_ff @(posedge clk)
   if(rst) ps <= INIT;
   else    ps <= ns;</pre>
                     always_comb begin
  rst_data_cnt = 0;
  load_shift_data = 0;
                          | Toda_siiit_data = 0;
| ns = ps;
| case(ps)
| INIT:
| begin
| ns = START_SPI_TX;
| end
                          START_SPI_TX:
    begin
    rst_data_cnt = 1;
    if(tx_req)begin
    load_shift_data = 1;
    ns = SEND_DATA;
    end
end
                          SEND_DATA:
begin
if(rcv_data_cnt >= 16) begin
rst_data_cnt = 1;
ns = FINISH;
end
                  end
end
FINISH:begin
ns = INIT;
end
endcase
```


其他:

```
構案(P) 編輯(C) 複專(S) 檢視(N) 編輯(N) 語言(L) 設定(T) 工具(O) 巨集(M) 執行(R) 外掛(P) 視高(M) ?

DEO_CV.sv ② spi_rx.sv ② spi_tx.sv ② testbench.sv ② register_file.sv ② regs.sv ② shift_register.sv ② counter.sv ② neg_edge_detector.sv ② pos_edge_detector.sv ② neg_edge_detector.sv ③ neg_edge_detector.sv ② neg_edge_detector.sv ② neg_edge_detector.sv ② neg_edge_detector.sv ③ neg_edge_detector.sv ③ neg_edge_detector.sv ③ neg_edge_detector.sv ③ neg_edge_detector.sv ③ neg_edge_detector.sv ③ neg_edge_detector.sv ② neg_edge_detector.sv ② neg_edge_detector.sv ② neg_edge_detector.sv ② neg_edge_detector.sv ③ neg_edge_detector.sv ② neg_edge_detector.sv ② neg_edge_detect
```

■ 模擬結果與結果說明:





■ 結論與心得:

這次作業大致上是基於上次 fifo_sum 來更改,其中因為 empty 不太會用,會跟結果上差 1 所以就在這段寫了一個 counter 來當作 empty_mine,但他可以設定初始值,解決差 1 的問題:

這段是拿來調用 filter 的 address 的 counter:

```
//fitter_addr
//fitter_addr

always_ff @(negedge clk)
begin
if(rst) begin
filter_addr <= 1;
end
else if(filter_addr_plus) begin
filter_addr <= filter_addr + 1;
end
if(filter_addr == 10) begin
filter_addr <= 1;
end
if(filter_addr == 10) begin
filter_addr <= 1;
end
end
end</pre>
```

DUMMY2 是多一個狀態讓他做相加的時間:

```
CHECK_COMPAND:
begin

if(command) begin //read

if(command) begin //r
```