

2024/03/06

實驗二

組合邏輯練習

姓名: 黃文祺 學號: 01057013

班級:資工3A

E-mail: wenchi971244202@gmail.com

注意


- 1. 一律將此檔轉成 PDF 檔繳交
- 2. 繳交期限為下周上課前
- 3. 一人繳交一份
- 4. 檔名:學號_HW?.pdf 檔名請按照作業檔名格 式進行填寫 未依照格式不予批改

一、多工器

● 實驗說明:

- 1. 實作多工器及 testbench。
- 2. 輸入資料 a_n [2:0]: a_0 =0 、 a_1 =1 、 a_2 =2 、 a_3 =3 、 a_4 =4 、 a_5 =5 、 a_6 =6 、 a_7 =7
- 3. 輸出: y [2:0]
- 4. Testbench 內容為 sel 由 0 到 7

● 系統硬體架構方塊圖(接線圖):




● 系統架構程式碼、測試資料程式碼與程式碼說明

截圖請善用 win+shift+S


DE0_CV.sv (只有改動 mux8_1 的部分) :

```
C:\Users\user\Desktop\DE0_CV\design\DE0_CV.sv - Notepad++
檔案(F) 編輯(E) 搜尋(S) 檢視(V) 編碼(N) 語言(L) 設定(T) 工具(O) 巨集(M) 執行(R) 外掛(P) 視窗(W) ?
[3 🚅 🗎 🖺 🖺 🦠 🖟 🚵 🐇 📭 🖺 [3 € | # 🛬 | 🤏 🥞 | 🖫 🖫 | 🖺 🖫 🖺 🖫 💆 🗷 🚳 💌 📧 🕩 🕨 🖼
 📑 testbench.sv 🗵 🔚 wave.do 🗵 🛗 compile.do 🗵 🔚 sim.do 🗵 💾 mux8_1.sv 🗵 🔚 DE0_CV.sv 🗵
             inout
                              [35:0]
                                          GPIO 1
 68
 69
 72
        // REG/WIRE declarations
 74
 76
 77
 78
 79
        // Structural coding
 80
 81
        L//===
       mux8 1 s1(
 82
 83
           .y (LEDR[2:0]),
 84
            .sel(SW [2:0]),
 85
             .a0(GPIO_0[2:0]),
            .a1(GPIO_0[5:3]),
 86
 87
             .a2(GPIO_0[8:6]),
             .a3(GPIO_0[11:9]),
.a4(GPIO_0[14:12]),
 88
 89
 90
             .a5(GPIO 0[17:15]),
 91
             .a6(GPIO_0[20:18]),
 92
             .a7(GPIO_0[23:21])
 93
            );
        endmodule
```


mux8_1.sv:




testbench.sv:



wave.do: (只有 add y,sel,a0~a7)





compile.do: (只有更改為 mux8_1.sv)




其它: DE0_CV.sdc 及 sim.do 和第一次作業一樣,沒有更改。

● RTL Viewer 截圖





● 模擬結果與結果說明:



(a0~a7 持續設為 0 到 7,而 sel 從 000 到 111 · 分別會使 y 對應到 a0~a7)

二、算術邏輯單元(ALU)

● 實驗說明:

1. 實作 ALU 及 testbench, 跑模擬波形。

2. S = 5 + B

3. S = D - 7

4. A[3:0]、B[3:0]、op 分別輸入資料(16 進位): 5, B, 0。


5. A[3:0]、B[3:0]、op 分別輸入資料(16 進位): D, 7, 1。

6. 輸入:A[3:0], B[3:0], op

7. 輸出: S[3:0]

OP	ALU 運算	註解
0	S = A + B	加法
1	S = A - B	減法


● 系統硬體架構方塊圖(接線圖):




● 系統架構程式碼、測試資料程式碼與程式碼說明

截圖請善用 win+shift+S


DE0_CV.sv: (只有改 ALU 的部分)




ALU.sv:



testbench.sv:



wave.do:(更改 4 條 add 分別為 A,B,S,op)





compile.do: (更改為 ALU.sv)

```
C:\Users\User\Desktop\DE0_CV\DE0_CV\simulation\modelsim\compile.do - Notepad++
檔案(F) 編輯(E) 搜尋(S) 檢視(V) 編碼(N) 語言(L) 設定(T) 工具(O) 巨集(M) 執行(R) TextFX 外掛(P) 視窗(W) ?
 🕽 🛁 🗎 🖺 🖺 🥛 🥱 🦓 🚜 🐚 🖍 🕩 🕩 🖊 🗩 🖒 🧸 😭 🖎 🖎 🥞 🖎 🤻 🖫 🔀 🌃 🚱 🗀 💇 🕟 🗷
 📑 wave.do 🗵 📙 compile.do 🗵 📙 sim.do 🗵 📙 testbench.sv 🗵
      #vlib work
  2
   4
      vlog ../tb/testbench.sv
      vlog ../../design/ALU.sv
      vlog ../../design/DE0_CV.sv
  9
  10
  11
  12
13
  14
  15
  16
  17
  18
```


其它: DE0_CV.sdc 及 sim.do 和第一次作業一樣,沒有更改。

● RTL Viewer 截圖





● 模擬結果與結果說明:



(當 op 為 0 時,執行 S=A+B,但由於相加和為 16,溢位了,所以顯示 為 0,若有做溢位偵測,則可令 overflow=1,而當 op 為 1 時,執行 S=A-B。)

● 結論與心得:

這次實驗相較上次只有執行程式碼而言,實際編輯程式碼到完成作業,遇到問題再一一解決後,也讓我對 Quartus 及 ModelSim 的操作更加熟,而這次的作業主要用到 case 的語法,依樣畫葫蘆完其實沒有太大難度。