

2024/XX/XX

實驗十一

姓名:000 學號:0000000

班級:000

E-mail: OOOOOOO

注意

- 1. 繳交時一律轉 PDF 檔
- 2. 繳交期限為 隔週三上午九點
- 3. 一人繳交一份
- 4. 檔名:學號_HW?.pdf 檔名請按照作業檔名格 式進行填寫 未依照格式不予批改


SPI Slave

■ 實驗說明:

- 1. 將資料透過 SPI 寫進 FIFO 後,輸入一個指令將 FIFO 內所有的值加總,再輸入另一個指令將加總的值透過 SPI 輸出。
- 2. 指令格式:
 - 8000 xxxx:將 xxxx 輸入至 FIFO 內儲存
 - 8100_0000: 將 FIFO 內的所有值加總
 - 8280 0000: 讀出加總完的值
- 3. testbench.sv 會呼叫 DE0_CV.sv,請在 DE0_CV.sv 中完成程式碼撰 寫。
- 4. DE0_CV.sv 使用接腳:
 - CLOCK 50:50MHz 的 clk 訊號。
 - RESET N:系統 reset,為 0 時重置系統。
 - GPIO 0[0]:傳訊號進 SPI Slave 的 mosi。
 - GPIO_0[1]:傳訊號進 SPI Slave 的 sclk。
 - GPIO 0[2]: 傳訊號進 SPI Slave 的 ssn。
 - GPIO 0[3]:接收 SPI Slave 的 miso 訊號。
- 5. SPI.sv 輸入:
 - clk (請將 DE0_CV 的 CLOCK_50,用 PLL 升至 100MHz)
 - mosi
 - sclk(testbench 已設定為 10MHz)
 - ssn
 - reset
- 6. SPI.sv 輸出:
 - miso

■ 波型圖參考

• 務必擷取到 get_data 的波型



■ 系統架構程式碼與程式碼說明 截圖請善用 win+shift+S

DE0_CV:

Rx:主要更改 rx, 左邊有綠色的線是這次有修改的

```
logic rst_shift_regs;
logic [15:0] shift_data;
shift_register shift_register_1
.rst(rst),
.clk(clk),
.sclk_pos(sclk_pos), // 每次 sclk 正鏡觸發時
.mosi(mosi), // 茲把一個 bit 的資料寫入移位暫存器
.shift_data(shift_data)
                                     logic rst_data_cnt;
logic load_data_cnt;
logic [15:0] rcv_data_cnt;
counter counter_1
                                                .clk(clk),
.rst(rst data_cnt),
.load(sclk_pos), // 每次 sclk 正線機發 bit 寫入移位暫存器時,計數現在傳了幾個 bit
.cnt(rcv_data_cnt)
                                    logic load_addr;
logic load_cad;
logic load_data;
//Logic [7:0] address;
logic command;
//Logic [15:0] data;
regs regs_1
( ( (
                                                .clk(clk),
.rst(rst),
.load_addr(load_addr),
.load_cmd(load_cmd),
.load_data(load_data),
.shift_data(shift_data),
                                                  .address(addr),
.command(command),
.data(data)
                                    logic [15:0] data_reg;
register_file register_file_1
                                                .clk(clk),
.rst(rst),
.write_en(write_en),
.read_en(read_en),
.addr(addr),
.data(data),
.data_r(data_reg)
                                   logic wrreq;
logic rdreq;
logic wrreq.neg;
logic dreq.neg;
logic almost_empty;
logic [15:0] cad_data_fifo;
logic [15:0] usedw;
logic [15:0] write_data_neg;
                                   always_ff @(negedge clk)
begin
if(rst) begin
write_data_neg <= 0;
wrreq_neg <= 0;
rdreq_neg <= 0;
end
else begin
write_data_neg <= data;
wrreq_neg <= wrreq;
rdreq_neg <= rdreq;
end
                                                . clock(clk),
.data(write_data_neg),
.rdreq(rdreq_neg),
.sclr(rst),
.wrreq(wrreq_neg),
.almost_empty(almost_empty),
.empty(empty),
.full(full),
.q(read_data_fifo),
.usedw(usedw)
                                      //sum
logic [15:0] sum;
                                    always_ff @(negedge clk)
begin
if(rst) begin
sum <= 0;
                                                            end
if(rdreq) begin
    sum <= sum + read_data_fifo;</pre>
```

```
//wrreq_cnt
//用來判斷ifo中有幾個數. 類似可控制初給值的empty
logic [15:0] wrreq_cnt;
always_ff @(negedge clk)
begin
    if(rst) begin
    wrreq_cnt <= 1;
    end
    else if(rdreq) begin
    wrreq_cnt <= wrreq_cnt - 1;
    end
    else if(wrreq) begin
    wrreq_cnt <= wrreq_cnt + 1;
    end
    else if(wrreq) begin
    wrreq_cnt <= wrreq_cnt + 1;
    end
end
153
154
155
156
157
158
169
161
162
163
164
165
166
171
172
173
174
177
178
178
                                  typedef enum {
   INIT,
   START_SPI_RX,
   RECEIVE_ADDRESS,
   DUMMYZ,
   DUMMYZ,
   CHECK_COMMAND,
   TX_REQ,
   FINISH,
   RECEIVE_DATA,
   WRITE
} state_t;
                                      always_comb begin
rst_shift_regs = 0;
rst_data_cnt = 0;
load_data_cnt = 0;
rst_shift_regs = 0;
load_data_cnt = 0;
load_addr = 0;
load_cmd = 0;
load_data = 0;
                                                write_en = 0;
rx_finish = 0;
                                                read_en = 0;
tx_req = 0;
                                                wrreq = 0;
rdreq = 0;
                                                ns = ps;
case(ps)
INIT:
begin
                                                            ns = START_SPI_RX;
                                           end

START_SPI_RX:
    begin
    if(ssn_neg)
        pegin
        rst_data_cnt = 1;
        rst_shift_regs = 1;
        ns = RECETVE_ADDRESS;
ed
                                               RECEIVE_ADDRESS:
begin
if(rcv_data_cnt >= 8) begin
load_addr = 1;
ns = DUMMY;
end
load_data_cnt = 1;
end
                                             DUMMY:

begin

if(rcv_data_cnt >= 16) begin

load_cmd = 1;

rst_data_cnt = 1;

ns = CHECK_COMMAND;
                                               CHECK_COMMAND:
begin
if(command) begin //read
                                                                                   le //write

if(addr == 8'h81) begin //在write中通到addr為81時
rdreq = 1; //要求於行o中讀取值 ====>
ns = DUMMY2; //# - 例dummy等待加一次
end ///
                                                                                   else begin
   ns = RECEIVE_DATA;
end
                                                             end
                                             DUMMY2:
begin
if(wrreq_cnt>0) begin //wrreq_cnt 146f7

ns = CHECK_COMMAND;
end
else begin
ns = FINISH;
end
end
```


```
| TX_REQ: | begin | be
```


Tx:

```
檔案(F) 編輯(E) 搜尋(S) 檢視(V) 編碼(N) 語言(L) 設定(T) 工具(O) 巨集(M) 執行(R) 外掛(P) 視齒(W) ?
お ⇔ 🕾 🕾 🕲 ⊜ 🖟 🖔 🕒 🕒 👂 🤍 Q Q 🕄 🖽 🚍 (P 🚉 V) 🗘 🖟 🕵 💿 🕞 ⊃ ▷ 🌣 😘
  input clk,
input rst,
input tx_req,
input sclk,
input logic [15:0] data,
output logic miso
                    logic sclk_neg;
neg_edge_detector neg_edge_detector_1
/
                           .rst(rst),
.signal(sclk),
.sig_neg(sclk_neg)
                    logic rst_data_cnt;
logic load_data_cnt;
logic [15:0] rcv_data_cnt;
counter counter_1
                           .clk(clk),
.rst(rst_data_cnt),
.load(sclk_neg), // 每次 sclk 正線網線 bit 寫入移位暫存器時,計數現在傳了幾個 bit
.cnt(rev_data_cnt)
                    typedef enum {
   INIT,
   START_SPI_TX,
   SEND_DATA,
   FINISH
} state_t;
                     always_ff @(posedge clk)
   if(rst) ps <= INIT;
   else    ps <= ns;</pre>
                     always_comb begin
  rst_data_cnt = 0;
  load_shift_data = 0;
                          | Toda_siiit_data = 0;
| ns = ps;
| case(ps)
| INIT:
| begin
| ns = START_SPI_TX;
| end
                          START_SPI_TX:
    begin
    rst_data_cnt = 1;
    if(tx_req)begin
    load_shift_data = 1;
    ns = SEND_DATA;
    end
end
                          SEND_DATA:
begin
if(rcv_data_cnt >= 16) begin
rst_data_cnt = 1;
ns = FINISH;
end
                  end
end
FINISH:begin
ns = INIT;
end
endcase
```

其他:

■ 模擬結果與結果說明:





■ 結論與心得:

這次作業大致上是基於上次 fifo 來更改,調整完地址判斷後,在相應的地址判斷中做要做的事就好:

1.改 8' h80 需求:當地址為 80 時,寫入資料進入 fifo(wrreq)

2.當指令為寫入時(command == 0),做 sum 的累加,並用一個 dummy 的時間去等跑一次累加,command 為 1 時,由 addr[7]做地址 為 82 的讀出判斷就好