

2024/XX/XX

實驗六

姓名: 黃文祺 學號: 01057013


班級:資工3A

E-mail: OOOOOOO

注意

- 1. 繳交時一律轉 PDF 檔
- 2. 繳交期限為 隔週三上午九點
- 3. 一人繳交一份
- 4. 檔名:學號_HW?.pdf 檔名請按照作業檔名格 式進行填寫 未依照格式不予批改

- ─ \ RS-232 Transmitter(—)
- 實驗說明:
 - 1. 寫出 RS-232 Transmitter,並顯示其模擬圖。
 - 2. 輸入:
 - clk:50MHz
 - rst:系統重製訊號。
 - tx_req:發送請求。
 - tx_data [7:0]: 要發送的資料。
 - 3. 輸出:
 - tx:傳送訊號。
 - shift_enable:表示完整傳送完一個 bit。
 - tx_ack: 表示完整傳送完一筆資料。
 - 4. 測資:
 - 8'b00110100
 - 8'b11001000
 - 8'b01010101



■ 系統架構程式碼與程式碼說明


截圖請善用 win+shift+S

```
C:\Users\user\Desktop\DE0_CV\design\rs232_tx.sv - Notepad++
 oldsymbol{9} 는 집 및 oldsymbol{9} 사 다 다 의 이 의 의 지 oldsymbol{9} 는 다 이 의 의 oldsymbol{9} 는 다 가 oldsymbol{9}
  rs232_tx.sv 🗷 testbench.sv 🗷 wave.do 🗷 compile.do 🗵 sim.do 🗷 DE0_CV.sv 🗷
          module rs232_tx(
                     logic rst
              input
              input
input
                      logic
logic
                                tx_req
[7:0]tx_data
              output logic tx_ack
output logic shift_enable
output logic tx
              typedef enum {IDLE,CHK
state_Tx_t Tx_ps, Tx_ns;
                               {IDLE,CHK_REQ,LD_TX_DATA,CHK_BIT_CNT,TRANS,COMP} state_Tx_t;
              logic load_tx_data;
              integer BAUD_CNT_MAX;
              integer baud_cnt;
logic enable_baud_cnt;
logic rst_baud_cnt;
              integer bit_cnt;
logic enable_bit_cnt;
logic rst_bit_cnt;
              logic [9:0]temp_data ;
              assign BAUD_CNT_MAX = 50000000/38400; // 50M/38400
         always_ff @(posedge clk) begin if(rst_baud_cnt)
                 baud_cnt <= 0;
              else if(enable_baud_cnt)
                  baud_cnt <= baud_cnt + 1;
         // bit_cnt
always_ff @(posedge clk) begin
if(rst_bit_cnt)
                  bit_cnt <= bit_cnt + 1;
         // shift_register
always_ff @(posedge clk) begin
   if(rst) begin
                  temp_data <= 10'b0;
             if(shift_enable)
                  tx <= {temp_data[bit_cnt-1]}; //each tx 1 bit</pre>
             // fsm count_clk
always_ff @(posedge clk) begin
   if(rst)
                  Tx_ps <= IDLE;</pre>
             else
Tx_ps <= Tx_ns;
```

```
ways_comb begin
rst_baud_cnt
                       rst_baud_cnt = 0;
enable_baud_cnt = 0;
74
75
76
77
78
80
81
82
83
84
85
86
87
88
90
91
92
93
94
95
96
97
98
99
99
                       shift_enable
                       tx_ack
                       load tx data
                       enable_bit_cnt = 0;
rst bit cnt = 0;
                       rst_bit_cnt
                                             = Tx_ps;
                 case(Tx_ps)
                       IDLE: begin
    rst bit cnt=1;
                             rst_baud_cnt=1;
                             Tx_ns = CHK_REQ;
                       CHK_REQ: begin
                             if(tx_req)
                            else
  Tx_ns = CHK_REQ;
                       LD_TX_DATA: begin
                             load_tx_data=1
105
106
107
                             Tx_ns=CHK_BIT_CNT;
                      CHK_BIT_CNT: begin
    enable_bit_cnt=1;
    if(bit_cnt>=10) begin
108
109
                                  rst_bit_cnt=1;
112
113
                                   tx_ack=1;
                                   Tx_ns=COMP;
115
116
                            else
118
119
                      TRANS: begin enable_baud_cnt=1;
                             if(baud_cnt>=BAUD_CNT_MAX) begin
    shift_enable=1;
                                   rst_baud_cnt=1;
                                   Tx_ns=CHK_BIT_CNT;
125
126
127
                             else
                       end
                            if(tx_req==0)
                                  Tx_ns=CHK_REQ;
                                   Tx_ns=COMP;
135
136
```


■ 模擬結果與結果說明:

(說明參考心得)



■ 結論與心得:

這是原本的 $shift_register$,而波型圖的 tx_ack 為 1 時對應的 tx 出現了 X 的紅線



因此我就在想可能是他跟 enable 有重複給值的問題所以後來把

shift_register 改成了下圖

```
// shift_register
48
       always_ff @(posedge clk) begin
49
            if(rst) begin
                                                   //rst
                temp_data <= 10'b0;</pre>
            end
            if(shift_enable)
                                                   //shift =>8bits
54
                tx <= {temp_data[bit_cnt-1]};</pre>
                                                  //each tx 1 bit
            if(load_tx_data)
                                                   //start => 1bit
                tx <=0;
                                                   //stop => 1bit
60
            if(load_tx_data)
                temp_data <= {2'b11,tx_data[7:0]};</pre>
62
```

這樣不只程式碼變得比較好懂,也比較符合題目中電路圖的接線 owob