

# 2024/XX/XX

## 實驗九

姓名: 黃文祺 學號: 01057013

班級:資工3A

E-mail: OOOOOOO

# 注意

- 1. 繳交時一律轉 PDF 檔
- 2. 繳交期限為 隔週三上午九點
- 3. 一人繳交一份
- 4. 檔名:學號\_HW?.pdf 檔名請按照作業檔名格 式進行填寫 未依照格式不予批改

#### **SPI Slave**

#### ■ 實驗說明:

- 1. 完成 SPI Slave 的接收與傳輸功能,並顯示其模擬圖。
- 2. SPI Slave 功能說明
  - 若收到寫入指令,依序接收 32 位元 mosi 資料,依照資料格式 將資料寫進 register file。
  - 若收到讀取指令,將資料從 register file 中讀出來,並依序傳至 miso 接腳。
- 3. testbench.sv 會呼叫 DE0\_CV.sv, 請在 DE0\_CV.sv 中完成程式碼撰 寫。
- 4. DE0\_CV.sv 使用接腳:
  - CLOCK\_50:50MHz的clk訊號。
  - RESET\_N:系統 reset,為 0 時重置系統。
  - GPIO 0[0]:傳訊號進 SPI Slave 的 mosi。
  - GPIO\_0[1]:傳訊號進 SPI Slave 的 sclk。
  - GPIO\_0[2]:傳訊號進 SPI Slave 的 ssn。
  - GPIO\_0[3]:接收 SPI Slave 的 miso 訊號。
- 5. SPI.sv 輸入:
  - clk (請將 DE0\_CV 的 CLOCK\_50,用 PLL 升至 100MHz)
  - mosi
  - sclk(testbench 已設定為 10MHz)
  - ssn
  - reset
- 6. SPI.sv 輸出:
  - data\_debug [15:0](將讀取的 register file 資料接出來)
  - miso

## ■ 波型圖參考



■ 系統架構程式碼與程式碼說明 截圖請善用 win+shift+S

## DE0\_CV.sv:


#### SPI.sv:

## SPI\_tx.sv:

```
C:\Users\user\Desktop\DE0_CV_SPI\design\SPI_tx.sv - Notepad++
input
input
                                                clk,
tx_req,
                  input
input [15:0]
input
output logic
                                               sclk,
data,
                  logic s_signal;
logic d_signal;
logic sclk_negedge;
                  logic counter_rst;
logic load_shift_data;
logic tx_finish;
                  logic [31:0] send_bit_counter;
logic [15:0] shift_data;
                  typedef enum {
    INIT,
    START,
    SEND_DATA,
                       FINISH
            {d_signal, s_signal} <= {s_signal, sclk};
sclk_negedge <= ~s_signal & d_signal;
            // send data counter
always_ff @(posedge clk) begin
   if(rst| counter_rst) begin
       send_bit_counter[31:0] <= 0;</pre>
                  else if(sclk_negedge) begin
    send_bit_counter <= send_bit_counter + 1;
end</pre>
```

```
| Transfer | Transfer
```

#### ■ 模擬結果與結果說明:



### ■ 結論與心得:

這次作業把整個 SPI 都完成了! 但 testbench 是助教提供的,一開始還不太了解,把整個程式碼拿去餵 GPT,再看看不會的寫法,也才比較了解read 和 write 的 task 原來是這樣寫,而這次的 tx 雖然沒有那麼難,但因為方塊圖跟流程圖比較沒有那麼詳細,也研究了一會才慢慢摸索出來,另外就是這次比較有收穫的是接線的部分,一開始在課堂上的時候還因為接線問題,一直跑不出正確的波型圖,後來跟同學討論才發現問題,真是麻煩別人了@@