

2024/03/20

實驗二

序向邏輯練習

姓名: 黃文祺 學號: 01057013

班級:資工3A

E-mail: OOOOOOO


注意

- 1. 一律將此檔轉成 PDF 檔繳交
- 2. 繳交期限為 隔週三上午九點
- 3. 一人繳交一份
- 4. 檔名:學號_HW?.pdf 檔名請按照作業檔名格 式進行填寫


Handshaking


■ 如下圖所示, 2個4 bits counter (cnt_1, cnt_2)和2個FSM。





■ 請用 systemverilog 設計此電路,及控制之 FSM, FSM_1, FSM_2之流程圖如下所示:





■ 系統架構程式碼、測試資料程式碼與程式碼說明 截圖請善用 win+shift+S

hs.sv handshaking 的主程式

```
testbench.sv \(\begin{array}{ccc} \textbox & \textbox &
                                                                     always_ff @(posedge clk) //cnt2
if (reset) c2 <= 0;
else if (cp2) c2 <= c2 + 1;
                                                                      //- -// FSM1 typedef enum (START1, PLUS_CNT1, TRG2, WAIT_TRG1) state1_t; //FSM state state1_t fsm1_ps, fsm1_ns;
                                                                        always_ff @(posedge clk)
  if (reset) fsm1_ps <= START1;
  else fsm1_ps <= fsm1_ns;</pre>
                                                                        always_comb begin

cp1 = 0;

trigger_2 = 0;

fsm1_ns = START1;
                                                                                                       START1:begin
fsm1_ns = PLUS_CNT1;
end
                                                                                                                      if (trigger_1) begin
    fsm1_ns = PLUS_CNT1;
    cp1 = 1;
end
```

testbench.sv

■ 模擬結果與結果說明:

4 1 →	Msgs																																			
TOP LEVEL INPU																																				
— фи ———	CTARTI	- Va	110 01 574		<u> </u>					_	Yeuro	CNT1		4		_	4			_	4		V			_	_		_	_				_		<u>.</u>
	START1	ST (PL	Y1 Y2	Y3 Y4	Ys	, WA	T TRO	1			Y FLUS	7 Ya	Ya	Y 10	Y 11 Y 1	2) 13	Y 14	Y 15 Y 0	Y1 Y	2 Y 3	74	Y 5	(WA	11 14	(61		=		-	=			_	=		Ħ
	START2	ST (W	AIT TRG2	, J , 1	\ <u></u>	(PLU:	CNT	2		$\pm \chi$	~	TRG2	, J	10	(11 / 1	/ 13		<u>, 13 , 0</u>	A - A	1,5		Α.σ.	(PLU	IS CN	T2										χŶ	ď
g ∳ c2	x	-(0				1	(2)	3 (4	(5)	5													(7	8)	(9)	10 (11	12	(13)	4 (15	(0	(1)	(3	(4)(5	(6		
																											_									

- \ PLL

■ 實驗說明:

- 使用內建的 PLL IP 及系統 CLK 製作出兩組 CLK,並透過 ModelSim 及 Signal Tap 觀察。
- 第一個 CLK 為 100MHz。
- 第二個 CLK 為 10MHz。
- 系統架構程式碼、測試資料程式碼與程式碼說明 截圖請善用 win+shift+S

DE0_CV.sv 有改的地方

產生的 PLL.v

產生的 PLL 0002.v

```
C:\Users\user\Desktop\test2\PLL\DE0_CV\design\PLL\PLL_0002.v - Notepad++
 構集() 編輯() 接尋() 機模(V) 編碼(N) 結音(L) 設定(T) I具(O) 巨集(M) 執行(R) 外掛(P) 視窩(W) ?
よっち 🕒 🕒 🗵 🕒 🗗 |シマ | Q ス | 및 ス | 🖃 小 Д 🕒 永 🗐 🎯 🔘 ⊃ ▷ 🌣 😘
sim.do  wave.do  compile.do  testbench.sv  DEO_CV.sv  PLLv  PLL_0002.v  1
 module PLL_0002(
                         // interface 'refclk'
input wire refclk,
                         // interface 'reset'
input wire rst,
                         // interface 'outclk0
output wire outclk_0,
                         // interface 'outclk1
output wire outclk_1,
                         // interface 'locked output wire locked
                        altera_pll #(
    .fnactional_vco_multiplier("false"),
    .reference_clock_frequency("50.0 MHz"),
    .operation_mode("direct"),
    .number_of_clocks(2),
    .output_clock_frequency0("100.0000000 MHz"),
    .phase_shift0("0 ps"),
    .duty_cycle0(50),
    .output_clock_frequency1("10.000000 MHz"),
    .phase_shift1("0 ps"),
    .duty_cycle1(50),
    .output_clock_frequency2("0 MHz"),

                                   .output_clock_frequency2("0 MHz"),
.phase_shift2("0 ps"),
                                   .duty_cycle2(50),
.output_clock_frequency3("0 MHz"),
.phase_shift3("0 ps"),
                                    duty_cycle3(50),
                                   .output_clock_frequency4("0 MHz"),
.phase_shift4("0 ps"),
                                   .duty_cycle4(50),
.output_clock_frequency5("0 MHz"),
                                   .phase_shift5("0 ps"),
.duty_cycle5(50),
                                   .output_clock_frequency6("0 MHz"),
.phase_shift6("0 ps"),
                                   .duty_cycle6(50),
.output_clock_frequency7("0 MHz"),
                                   .phase_shift7("0 ps"),
.duty_cycle7(50),
                                   .output_clock_frequency8("0 MHz"),
.phase_shift8("0 ps"),
                                   .pnase_snitts( 0 ps ),
.duty_cycle8(50),
.output_clock_frequency9("0 MHz"),
.phase_shift9("0 ps"),
.duty_cycle9(50),
                                   .output_clock_frequency10("0 MHz"),
.phase_shift10("0 ps"),
                                   .pnase_sniTtle("0 ps"),
.duty_cycle10(50),
.output_clock_frequency11("0 MHz"),
.phase_shift11("0 ps"),
.duty_cycle11(50),
                                   .duty_cycle11(50).
.output_clock_frequency12("0 MHz"),
.phase_shift12("0 ps"),
.duty_cycle12(50).
.output_clock_frequency13("0 MHz"),
.phase_shift13("0 ps"),
.duty_cycle13(50),
.utput_clock_frequency14("0 MHz")
                                   .output_clock_frequency14("0 MHz"),
.phase_shift14("0 ps"),
                                   .duty_cycle14(50),
.output_clock_frequency15("0 MHz"),
                                   .phase_shift15("0 ps"),
.duty_cycle15(50),
                                   .output_clock_frequency16("0 MHz"),
.phase_shift16("0 ps"),
  75
76
77
78
79
80
81
82
83
84
85
86
                                   duty_cycle16(50),
                                   .output_clock_frequency17("0 MHz"),
.phase_shift17("0 ps"),
```

testbench.sv:

一開始沒加到`timescale 1ps / 1ps,wave 就出不來

** Error (suppressible): (vsim-3009) [TSCALE] - Module 'testbench' does not have a timeunit/timeprecision specification in effect, but other modules do.


compile.do


wave.do

sim.do

一開始我以為講義是把第一行那串分成四行(大誤會 XD)

■ 模擬結果與結果說明:





■ 結論與心得:

第一個實驗按照圖做各塊要做的事寫好後再把他們連接起來就好了~除了一開始有點忘記怎麼給狀態用文字定義之外,其他都還好第二個實驗主要是`timescale 1ps / 1ps 沒加到以及 sim.do 那個第一行要自己處理一下而已。