

时间交织 ADC 校准项目完整报告

University of Toronto · Summer 2025 Research | 仓库: summer2025_research_tiadc | 报告日期: 2026-08-16 | 状态: 全流水线板级 PASS

1. 项目概述

本项目在 ZCU102 平台上实现了一套基于参考抖动信号 (dither) 的 TI-ADC 硬件校准算法: 向每个通道注入已知的参考脉冲序列, 通过识别脉冲与主音调的幅度/相位关系, 以负反馈方式逐级校正 **时序 (timing)**、**失调 (offset)**、**增益 (gain)**、**时钟偏斜 (skew)** 四类失配, 并输出性能度量。报告涵盖闭环回路结构、各级算法、开发过程中遇到的全部问题及其解决方式, 以及板级验证结果。

2. 硬件平台与信号链

部件	配置
SoC	Xilinx ZCU102 (Zynq UltraScale+, PS ARM + PL)
ADC	AD9695 双通道, JESD204B 链路, 1300 MSPS/通道, 14-bit 左对齐
DAC	AD9164 + DPG 码型发生器, 2600 MSPS ($fs_dac/fs_adc = 2$, 整数比)
参考波形	199.375 MHz 主音调 (DPG 相干 1276 bins/16640 样本) + 平衡极性 dither 脉冲
dither 几何	周期 260 DAC 样本 (=130 ADC 样本, 100 ns); linear 三角脉冲 edge 48 / top 0 DAC 样本; 幅度 2000 LSB; 64 事件极性平衡 (sum=0); seed 20260725
数据通路	JESD204B → AXI DMA (4096 字节帧, w0..w3=A, w4..w7=B, 14-bit 左对齐) → PS 内存 → 800 样本分析窗口
修正通路	offset/gain: 软件共享修正 (选中通道对准参考); skew: AD9695 细延时寄存器 (~4–15 ps/code, 随台架状态变化)

3. 校准回路总体结构



共享估计器架构：核心算法模块（`adc_calibration_pipeline.c`、`adc_calibration_dither.c`、`adc_calibration_skew.c`、`adc_calibration_performance.c`、`calibration.c`、`timing_alignment.c`、`reference_buffer.c`、`adc_frame.c`）**同时编入固件与主机仿真器**（`calibration_sim`），保持 BSP-free；板级胶水代码在 `butils.c` / `butils_calibration.c`。任何共享模块改动必须保持 `adc_cal_sim --run-all` 全绿。

4. 各阶段算法

4.1 Stage 1 — Timing Alignment

- 参考缓冲由 DPG 波形文本生成（2.6 GSPS → 2:1 下采样到 ADC 网格，偶数/奇数相位两套参考）。
- dither 脉冲模板从参考波形拟合残差中提取，用于**事件定位**（模板相关 + 事件间距/边界校验）。
- 每通道与参考做**循环互相关**求整数滞后，再用**分数延迟估计**细化；相关门限 0.97。
- 选择最优 (参考相位 × 通道) 组合，记录 canonical 相位 (EVEN/ODD) 与通道符号，供 Stage-5 极性锚定。
- 板级结果：相关 0.9985–0.9991，10/10 帧接受。

4.2 Stage 2 — Offset Correction

- 模型：`correction += μ · batch_residual` ($\mu \approx 0.35$, 30 帧/批)。
- 残差为选中通道均值与参考均值之差；修正为**软件共享失调** (A/B 同加)。
- 收敛判据： $|\text{残差}| \leq 1 \text{ code}$ 且连续 2/2 批通过。
- 板级结果：7–8 批收敛，验证残差 $-0.04 \dots +0.59 \text{ code}$ ；单帧噪声 std $\sim 5 \text{ codes}$ (批级估计掩盖)。

4.3 Stage 3 — Gain Correction

- 模型：批内 $\text{gain} = \text{RMS}(\text{通道}) / \text{RMS}(\text{参考})$ ，负反馈更新共享增益修正。
- 收敛判据： $|\text{增益误差}| \leq 0.01$ 且连续 2/2 批通过。
- **dither 增益交叉验证** (advisory)：用 dither 事件能量估计增益，与主路对照；板上常报 `WARNING FIT_QUALITY`（脉冲色散所致），**不 gate 主路**。
- 板级结果：1-2 批收敛，验证误差 $-0.0005 \dots -0.0009$ 。

4.4 Stage 4 — Skew（核心闭环）

4.4.1 主估计器：tone 相位差

- 对 A/B 各做 tone 拟合（DC + 幅相 + 频率细拟合），相位差 $\Delta\phi = \phi_B - \phi_A$ 换算 skew： $\tau = \Delta\phi / (2\pi f_{\text{tone}})$ 。
- **极性分支选择**：相位差按模 2π 有 SAME/INVERTED 两个分支（B 反相时 $\Delta\phi \approx \pm\pi$ ）；按帧间一致性选择，必要时加 $\pm\pi$ 调整。板级 10/10 帧稳定 INVERTED。
- 批次统计：均值/中值/std，稳定性门限 0.025 samples (19.2 ps)，MARGINAL 边界 0.035 samples (26.9 ps)。

4.4.2 执行器表征（自适应阶梯）

- 基线：读寄存器作为**不可变基线码**，测权威基线批。
- **每个探针前重测基线**（2026-08-16 新增）：响应 = 探针批 - 探针前新鲜基线批，消除台架慢漂移。
- 幅度阶梯 **1 → 2 → 4 → 8 codes**：每档两次探针，写→readback→JESD 恢复→丢弃采集→测量；探针后恢复基线码。
- 显著性： $|\text{响应}| \geq 1.5 \times \text{合成标准误}$ ；重复性： $|\text{res}_2 - \text{res}_1| / |\text{res}_1| \leq 0.35$ 。
- 分辨率 = 两次探针归一化响应均值；极性 = 响应符号。

4.4.3 控制器

- 比例步进： $\text{steps} = \text{round}(\text{gain} \cdot \text{skew} / \text{step})$ ，每轮上限 4 codes，寄存器越界则饱和钳位。
- "最后一搏"：round=0 但 $|\text{skew}| > \text{容差}$ 时，若预测落点在容差内则迈 1 步，避免分辨率死区；否则报 `NO EFFECTIVE STEP` 退出。
- 收敛： $|\text{skew}| \leq 0.01 \text{ samples}$ (7.69 ps) 且连续 2/2 次测量通过。
- 板级最终： $-60.0 \text{ ps} \rightarrow -5.96 \text{ ps}$ (reg 24→34)，2/2 PASS。

4.4.4 dither 交叉验证 (advisory)

- 事件定位 → 极性加权聚合 profile → 以 A 通道 profile 为局部模板，导数投影估计 all/rising/falling 三组 skew。
- VALID 要求 rising/falling 分歧 $\leq 0.03 \text{ samples}$ (23.1 ps) ——本台架**结构性不可达**（见 §5.6），保持 INVALID 且不 gate 主路。

4.5 Stage 5 — Performance Measurement

- **极性解析**：canonical 通道参考符号锚定全局符号，Stage-4 的 SAME/INVERTED 关系决定另一通道；本次板级解析为 A=-1 / B=+1（或反向）。

- **共享修正**: `cal = gain × (raw + offset)`，极性在分析内部 恰好应用一次；raw 度量用 Stage-4 前基线捕获，cal 用 Stage-4 后新捕获。
- **匹配度量**（全部修正不变性）：归一化 A/B 相关、RMSE、offset mismatch（物理残差，共享修正的极性伪影已剔除）、B/A 增益比（共享增益在比值中精确抵消 → 物理 A/B 增益残差）。
- **平行平均输出**：（极性归一化 $A + B$ ）/2 的 SNDR/SFDR/THD/ENOB；通道并行（非交织），带宽不翻倍。

5. 遇到的问题与解决办法

5.1 Stage-5 极性归一化缺陷（合并输出塌陷）

现象

- 校准后 A/B 相关 -0.99995（物理反相）、合并输出 SNDR **3.02 dB**（ENOB 0.21 bits）、cal RMSE 768 codes（比 raw 还差）。

根因与修复

- 极性取自 Stage-1 timing 的 dither 模板符号（两通道同号 +1/+1），而物理关系是 $B \approx -A$ ；Stage-4 的 INVERTED 结论没有传播到 Stage-5。
- 新增 `adc_cal_perf_resolve_channel_polarity()`：canonical 参考符号锚定 + Stage-4 SAME/INVERTED 关系完成另一通道；极性在分析内部恰好应用一次（cal 数组只含共享修正）。
- 板级验证：相关 -0.99995 → **+0.99992**，RMSE 768 → **18 codes**，合并 SNDR 3.02 → **37.8 dB**。

5.2 Offset 度量伪影

现象

- Stage-5 报 cal offset mismatch +15.8 codes，与 Stage-2 的 ~0.1 code 验证残差矛盾（GPT 复审时提出）。

根因与修复

- 度量定义：`mean(pA·cal_a) - mean(pB·cal_b)` 在 $pA = -pB$ 时把 共享 offset 修正计入两次（ $-2 \cdot g \cdot off \approx +18.4$ codes 伪影）。
- `analyze_matching()` 增加修正参数并扣除 `g·(pA-pB)·off` 项；物理残差实测 $\approx$ **+2.4 codes**。
- 新增修正不变性回归测试（共享修正不得改变报告失调/增益比）。

5.3 Gain 度量语义与捕获漂移

- Stage-3 的 ~0.999 是**选中通道 vs 参考**；Stage-5 的 0.9863 是**物理 A/B AC 增益比**——共享增益在比值中精确抵消，-1.3% 是真实 硬件残差（共享修正架构不修 A/B 相对增益），两者不是矛盾。
- raw 用 Stage-4 前基线捕获、cal 用 Stage-4 后新捕获：raw→cal 的增益比"改善"含**捕获间漂移**成分；UART 已加说明行。

5.4 Skew 控制器死锁

现象

- 某轮表征测得 22.1 ps/code（真实 ~10.2 ps/code，漂移虚增 2.2×），残余 -9.06 ps 落入（容差 7.69, 半步进 11）死区：round=0 且预测超容差 → NO EFFECTIVE STEP → NOT CONVERGED。另发现 `Total register`

change 恒打印 0。

根因与修复

- 根因：所有探针对照同一个**过期入口基线**，表征期间漂移污染分辨率。
- **每个探针前重测基线**（寄存器码不变，只刷新测量参考）：下一轮实测步进 19.4 → **9.5 ps/code**，控制器正常收敛，死锁不再复现。
- 顺带修复死锁/饱和退出路径的 `final_register / total_register_change` 填充；UART 增加 `Baseline remeasured` 可见性。

5.5 高噪声下的表征失败与 8-code 阶梯

现象

- 台架批次噪声 7–17 ps 波动（含 JESD 重锁跳变 $\sim \pm 8\text{--}12\text{ ps}$ ），真实步进仅 $\sim 4\text{--}10\text{ ps/code}$ ：1/2-code 响应被噪声淹没，4-code 重复性多次恰好差一点（0.40/0.52/0.63 vs 门限 0.35）。

修复

- 幅度阶梯 **1→2→4→8 codes**：8-code 响应 $\sim 31\text{--}33\text{ ps}$ ，重复性窗口 $0.35 \times 33 \approx 11.6\text{ ps} >$ 典型跳变，板级首次使用即 PASS（4-code 重复性 0.63 被正确拒绝后由 8-code 救回整轮校准）。

5.6 Dither fine-skew INVALID 的完整调查（最终定性）

按时间线：

步骤	发现	处置
① tone-事件同步检查	200 MHz tone × 130 样本/事件 = 恰好 20 整周期 → tone 残留不随事件平均抵消 (<code>check.py</code> 第 5 项 FAIL)	换 199.375 MHz (0.9375 cycles/event, coherence 0.067, 6/6 检查通过)
② 换频板测	边沿分歧 167.4 → 80.9 ps (↓2×, 方向正确但不够)	保留 199.375
③ 离线回放 (5 帧捕获)	理想脉冲 32 样本, 实测到达 ADC 的脉冲 10–90% 宽 74–123 样本 ——模拟链路色散 2–4×	建立回放工具 <code>calibration_loop/dither_replay.py</code>
④ 聚合窗口截断 (H6)	固件聚合窗按理想模板尺寸开, 真实脉冲被截断; 分散模型 ($\sigma=34$) 预测模板窗分歧 106 ps、±64 窗 1.5 ps	配置化窗口 <code>profile_window_half_samples</code> , 板级设 64
⑤ ±64 边界越界	边缘事件越界使整帧聚合失败 (PARTIAL 3/10)	越界事件跳过而非整帧失败 → 10/10
⑥ ±64 尾巴污染	tone 残留/振铃尾巴拉飞投影: 分歧 618.3 ps	幅度门控投影 ($ 模板 \geq 0.15 \times \text{峰值}$) → 269.4 ps
⑦ 25 组合穷举	新捕获 × (窗口 16/24/32/48/64 × 门控 0/0.05/0.1/0.15/0.25): 最优 168 ps, 全部 ≥168 ps	调参路线证否
⑧ 两参数模型检查	逐帧"延迟+宽度"分解: 延迟分量 ±100 ps 跳动、宽度差 -459...+53 ps 不稳定	模型升级路线证否
⑨ 定案	边沿级亚采样 skew 在色散脉冲 + 批次噪声下 结构性不可达 23.1 ps 门限; 估计器报 INVALID 是正确行为 (门限尽职)	dither 保持 advisory; tone 主估计器不受影响 (收敛 <1 ps, 2/2 PASS); 报告写入量化限制 (§7)

5.7 波形操作红线

- 换 DPG 向量必须同步 `adc -ref` 重新上传 (固件 dither 模板来自上传参考; 不匹配会静默劣化 dither 且无告警)。
- 200 MHz 向量已废弃; 现行向量: 199.375 MHz + linear 三角 dither (edge 48/top 0)。
- 旧 fixture (100 MHz 波形 + 两个 `adc_data` 捕获) 是仿真器 `ADC_CAL_TEST_*` 的硬依赖, 删除前必须先改 fixture 定义。

6. 板级验证汇总（最终轮， 21:04:53）

阶段	结果	关键数字
Timing	PASS	相关 0.99902, 10/10 帧
Offset	CONVERGED	验证残差 +0.59 code
Gain	CONVERGED	验证误差 -0.00054
Skew 测量	PASS	极性 INVERTED 10/10 稳定; 最终 -5.96 ps (容差 ±7.69)
Skew 表征	PASS	阶梯 1→2→4→8; 8-code 显著性+重复性 PASS; 步进 3.96 ps/code
Skew 闭环	CONVERGED	reg 24→34, 5 轮, 连续 2/2 PASS
Performance	VALID	cal 相关 0.99992; RMSE 29.4→18.2; 合并 SNDR 37.8 dB / ENOB 5.99
总体	PASS / Output usable YES	—

7. 已知限制

限制	量化	影响与说明
Dither fine-skew 边沿估计	rising/falling 分歧下限 ~168 ps (25 组合穷举) vs 23.1 ps 门限	模拟链路脉冲色散 (实测 74–123 样本 vs 理想 32) + 批次噪声; 估计器按设计报 INVALID, 闭环由 tone 估计器驱动 (收敛 <1 ps)。事件定位/Stage-1 不受影响 (VALID)
A/B 增益残差	cal B/A = 0.9863 (−1.37%)	共享修正架构不修 A/B 相对增益; 物理残差, 报告级限制
平行平均无 +3 dB	合并 SNDR 37.8 ≈ 单通道 37.4 dB	A/B 噪声强相关 (共采样时钟抖动); 物理特性非软件缺陷
绝对 ENOB	~6.0 bits @ 1300 MSPS	受台架信号电平与宽带噪声主导, 与校准质量无关
raw/cal 捕获时差	raw = Stage-4 前基线, cal = Stage-4 后新捕获	raw→cal 差值含捕获间漂移成分; 报告引用时注意口径
高噪声表征通过率	批次 std 7–17 ps 波动	8-code 阶梯 + 探针前基线提供 ~1.7× 余量; 极端噪声下仍可能安全失败
super-fine 延时寄存器	驱动写 0x0112 而非 0x0111 (0.25 ps 字段未编程)	已知固件坑; 本报告未使用 --super-fine

8. 测试与工具

- **主机仿真器:** `adc_cal_sim --run-all` — 5666–5672 unit tests / 18 scenarios / 14 pipeline cases 全绿; 共享模块 aarch64 交叉编译语法检查零警告。
- **离线诊断工具 (Python, calibration_loop/):** `dither_replay.py` (板捕获回放, --window-half/--gate 可扫描)、`dither_param_scan.py` (25 组合网格)、`dither_geometry_scan.py` (脉冲几何扫描)、`dither_dispersion_check.py` (色散/截断实验)、`run_calibration_check` (波形 vs 硬件时钟 6 项闸门)。
- **回归测试覆盖:** 极性解析、修正不变性、表征阶梯 (含 8-code)、探针前基线/死锁场景、加宽窗口与边界跳过、幅度门控。




图 1: Stage-4 闭环收敛轨迹 (最终轮)




图 2: 自适应表征阶梯 (最终轮, 8-code 救回整轮)




图 3: dither 边沿分歧随固件配置的演化与参数下限




图 4: Stage-5 匹配与合并输出 (最终轮)

9. 结论与后续工作

结论: 五级校准流水线在本台架上完成全链路验证 (Overall PASS / Output usable YES)。主要成果: Stage-4 执行器表征-闭环控制器 (含自适应阶梯、探针前基线、死锁修复) 稳定收敛 skew 至 <1 code 容差内; Stage-5 极性归一化与修正不变度量全部板级验证; dither 交叉验证的事件检测路径正常工作, 其边沿级 fine-skew 的剩余分歧被完整量化为台架模拟链路的物理限制。

后续工作: ① 更低色散的前端/更大线性斜坡脉冲下的 dither fine-skew 复测; ② per-channel 增益修正 (消除 -1.3% 相对残差); ③ 台架热稳定流程与 JESD 重锁跳变的硬件侧调查; ④ 高噪声时段表征的进一步统计硬化 (多批平均/中值探针)。