

TIADC 校准闭环结构与误差根因分析

1. 概述与范围

本报告分析 TIADC 校准闭环的结构与误差来源，区分三类问题：

- 1. **算法/原理性限制**：dither 三分离、链路色散、平顶假设；
- 2. **链路/硬件限制**：DAC→ADC 模拟带宽、时钟抖动、执行器分辨率；
- 3. **控制/实现问题**：阶段失效传播、状态失效、增益自归一、闭环拒绝逻辑。

报告基于板级测量、桌面仿真以及模拟板（simulated board）上的生产流程复现。

2. 校准闭环结构

2.1 固件五阶段流水线

固件校准流程 `adc -cal` 由五个串行阶段组成：

阶段	主要工作	通过条件	失败时的影响
Prepare（隐含）	上传参考、执行器中性初始化、warmup	reference/readiness 检查通过	直接判定 Timing 失败
1 Timing	参考对齐、互相关、lag/分数 lag、通道选择	对齐质量与相关阈值通过	时序上下文失效，后续阶段不可用
2 Offset	tone DC 拟合 + 闭环 offset 校正	offset 收敛且验证通过	增益输入失效，后续阶段不可用
3 Gain	tone 幅度拟合 + 闭环增益校正 + 验证	gain 收敛、验证通过、输出有效	增益输入失效
4 Skew	tone 相位差闭环 + dither advisory 校验	skew 测量与校正成功	直接失败
5 Performance	SNDR/SFDR/THD/ENOB、A/B 匹配	频谱/匹配有效	标记不可用，但不回滚前级

关键结构特征：

- 五阶段严格串行，前级不通过则后级不运行；
- Offset 结果失效会清空 Gain 输入；
- Skew 依赖前三级产出的可用校正；
- Performance 是最后可失败阶段，失败不会回滚已有校正。

2.2 主机侧闭环控制器

主机侧闭环控制器的一个迭代为：

```
capture → de-frame → 应用当前 correction → estimate residual
→ block-LMS 更新 → 推送 skew 到时钟延时执行器 → 记录
```

设计特征：

- 先应用当前校正、再估计残差，因此记录的是真正的闭环学习曲线；
- skew 通过 AD9695 细延时寄存器回写；
- 具备帧级拒绝逻辑（对齐裕量、事件数、有限性、skew/gain 范围）；
- 具备抓帧重试，避免坏帧进入 LMS；
- 依赖 UART/UDP 抓帧，网络时序会影响闭环速度。

2.3 估计器结构

分支	原理	当前状态
Tone 主估计	每帧 800 样本 DC+cos+sin 最小二乘，A/B 相位差	稳定，板级 <1 ps
Dither offset	极性加权事件平均 + 平顶区采样	板级弱通过；仿真显示平顶假设不成立
Dither gain	残差对模板的最小二乘投影（full/flat）	无恒定校准比例
Dither skew	事件窗口极性聚合 → A 模板 → B 拟合 → 导数投影	板级不可靠；仅 ideal 仿真可用
Joint 聚合	跨帧堆叠事件窗口	板级不可靠，离线偶发通过

3. 误差分类与根因

3.1 系统/链路级根因

(1) DAC→ADC 链路色散

- 现象：数字域注入 32–48 样本脉冲，ADC 域 10–90% 宽度变为 **74–123 样本**；
- 原因：DAC 零阶保持与重建滤波、模拟注入链路带宽有限；
- 影响：平顶区在 ADC 域不被保留，边沿被抹圆，事件定位与模板投影敏感。

(2) DAC/ADC 采样率比约束

- dither 必须落在固定 ADC 相位上，因此 f_{s_dac} / f_{s_adc} 需要为整数；
- 非整数比会 smearing 平均脉冲副本，直接偏置 gain 估计。

(3) tone 拟合污染

- dither 与 tone 同帧，脉冲能量进入 tone 拟合残差；
- 脉冲占窗口比例越大，批次噪声越大 (baseline std 2–9 → 23 ps) 。

(4) 高频下的抖动与模拟带宽

- 相位噪声随频率线性放大；
- ADC 输入带宽、孔径不确定度在高频下更显著；
- 算法仍可准确，但真实模拟前端可能成为限制。

3.2 Timing 阶段误差

症状	原因
Timing 不通过	参考未上传、长度/格式不匹配、correlation 低于阈值
lag 异常	参考起始相位任意、通道选择不确定、分数 lag 条件差
后续全部失效	Timing 失败会清空时序上下文，Offset/Gain/Skew 无法启动
重复帧	端口/固件不匹配、UDP 丢包、抓帧未与 reference 对齐

3.3 Offset 闭环误差

(1) 原估计器依赖 “真平顶”

- 估计器在数字模板上寻找导数接近零、幅度接近峰值的区域；
- 该区域是数字域定义，不是 ADC 实测平顶；
- 色散后这些样本落在斜坡上，offset 估计被形状与定位误差污染。

(2) 窗口 DC/慢变偏置

- A/B 窗口均值与极性相关 (约 $+1.8/-1.6$ codes) ;
- 上升/下降掩码不对称, 边沿出现约 100–240 ps 的相反偏置。

(3) 事件中心跳变与事件数不足

- 帧内相位跳变 ($44 \rightarrow 9$) , spacing 出现伪值;
- 事件数少时平均噪声大, 极性平衡变差。

(4) 控制器精度

- offset 闭环能收敛, 但 dither offset 与 tone DC 偏差 3–4 codes;
- 属于容差内弱通过, 不能作为 dither 独立精确估计 offset 的证据。

3.4 Gain 闭环误差

(1) 生产 gain 环是自归一的

- 估计器先应用当前校正再测量, 因此常数通道增益误差对闭环不可见;
- 校正值保持 1.0, 失配只体现在 nominal system gain。

(2) dither gain 的模板域 $\leftrightarrow$ ADC 码域映射

- 板级 dither gain 0.24–0.44, 真值 1.0;
- flat 与 full 结果接近 (约 0.249 vs 0.235) ;
- 原因是两者量的是同一个被色散抹圆的脉冲, 不存在物理平顶;
- 跨 run 无恒定比例, 无法做在线绝对校准。

(3) 拟合质量与事件数

- dither gain 有效帧比例约 2/3;
- 事件少、模板污染、拟合质量差会导致 WARNING/INVALID。

3.5 Skew 闭环误差

(1) Tone 主路径

- 板级收敛 **-0.87 ps, 2/2 通过**;
- 闭环结构: 表征执行器 $\rightarrow$ 按批次中位数步进 $\rightarrow$ 连续通过收敛;
- 主要限制是执行器分辨率与跨 run 表征差异 (约 4–15 ps/code) 。

(2) Dither fine-skew advisory

板级不可靠，机制证据链：

1. 链路色散：32–48 样本脉冲 → 74–123 样本宽；
2. 窗口/周期约束：130 样本周期下窗口占满 129 样本，无间隙、无容错；
3. 窗口 DC/慢变偏置：A/B 窗口均值与极性相关，边沿相反偏置 100–240 ps；
4. 事件中心跳变：帧内相位 44→9，spacing 伪值；
5. 模板/定位敏感性：同帧换模板分歧 0.72 ↔ 243 ps；
6. tone 拟合污染：脉冲占窗口比例放大批次噪声。

累计否决 14 种方法（波形几何、窗口/门控、per-edge gain、detrend、两参数模型、间隙背景、中位数聚合、事件中心精化、gain 比例校准等）。

(3) Joint 与差分测量

- Joint 跨帧聚合：板级 113–666 ps，离线偶发通过；
- 差分测量（reg 步进前后 Δdither vs Δtone ）：
- tone 差分在仿真中有效（约 +11.8 ~ +14.1 ps，预期 +13.8 ps）；
- dither 差分无效：模拟板下 dither 有效帧从 1/10 掉到 0/10。

3.6 Performance 阶段误差

- 曾出现 Stage 5 汇总异常：Mean RMSE 759、Mean correlation -0.998；
- 根因：canonical 通道极性标定与实际信号相反；
- 修复后板级恢复：Mean RMSE 23.15、Mean correlation +0.998354；
- 模拟板没有标定的模拟非线性、jitter、谐波模型，因此 SNDR/SFDR/ENOB 不作为数值依据。

4. 模拟器环境说明

4.1 模拟器是什么

- 一个**虚拟板（simulated board）**环境：在主机上运行**未经修改的真实固件**，用虚拟硬件模型替代底层板级支持包；
- 固件中的命令解析、五阶段校准流程、估计器、DMA/SPI/UDP 调用路径均真实执行；
- 虚拟硬件模型提供 ADC/DAC 行为、SPI 寄存器、JESD 状态、DMA 状态机、UDP 桥和 GPIO 等。

4.2 模拟器建模的内容

- 虚拟 ADC 信号链：tone + dither 采样、通道 gain/offset/skew、噪声、脉冲色散、采样率失配、饱和；
- 执行器模型：细延时寄存器写入实时改变通道间 skew；
- ideal 模式与 simulated-board 模式（色散 + 噪声 + skew drift）；
- 故障注入：DMA 错误、SPI 超时、PLL 失锁等。

4.3 模拟器的用途

- 无板复现板级行为：已在模拟板上复现“事件检测正常、fine-skew 不可靠”；
- 快速对比不同 dither 结构（无平顶三角、平顶线性、PRBS、Golay）；
- 在不改生产源码、不上板的前提下验证估计器修改和失败模式；
- 为板级实验提供预筛选与根因定位。

4.4 模拟器的边界

- 不是 RTL/晶体管级 co-simulation，不覆盖 JESD 电气层、DMA 时序细节、cache coherency；
- 没有标定的模拟前端模型：无 jitter、无 ADC 非线性、无谐波、无真实 SNDR/SFDR/ENOB；
- 色散模型是一阶 proxy，不是物理电磁模型；
- 因此模拟结果用于**相对比较、失败模式复现和算法筛选**，不能直接当作绝对硬件精度预测。

5. 仿真验证与证据

5.1 模拟板上的生产估计器（四种 dither 结构）

结构	模式	dither_A 有效	fine-skew 有效
无平顶三角	ideal	1.000	1.000
无平顶三角	模拟板	1.000	0.008
平顶线性 48/32	ideal	1.000	1.000
平顶线性 48/32	模拟板	1.000	0.015
PRBS	ideal/模拟板	0-0.013	0
Golay	ideal/模拟板	0/1.000	0/0.080

5.2 专用相关型估计器（仿真）

- 当前工作点：Golay offset 误差约 0.3 codes，gain 误差约 2%；

- fine-skew 多帧平均：Golay 约 **0.35 ps** (20 帧) , PRBS 约 2.1 ps;
- 高频 (2.7 GSPS / 1200 MHz) : tone 仍准, 但码序列估计器退化 (Golay skew 约 4 ps, gain 约 3.6%) 。

5.3 差分测量 (模拟板)

- tone 差分: 约 +11.8 ~ +14.1 ps (预期 +13.8 ps) ;
- dither 差分: 模拟板下 dither 有效帧 0/10, Δ 不可信。

6. 根因汇总

症状	根因	关键证据	状态/建议
dither fine-skew 不可靠	链路色散 + 窗口/周期约束 + 事件跳变 + 模板敏感	edge 100–1000 ps; 模拟板 fine-skew 有效率约 1%	当前实现不可用; 码序列 + 专用估计器是方向
offset 弱通过	数字模板平顶假设不成立	平顶样本为模板判定; 偏差 3–4 codes	改用极性平衡全窗口平均
gain 0.24–0.44	模板域↔码域映射 + 色散 + 无恒定比例	flat $\approx$ full (0.249/0.235)	用 A/B 相对估计可绕过
Stage 5 汇总异常	canonical 极性反相	Mean RMSE 759 / corr –0.998	已修复并板级验证
tone 主路径 <1 ps	LS 相位差 + 执行器闭环	–0.87 ps、2/2 通过	当前主校准机制
高频精度不确定	抖动/带宽未建模	2.7 GSPS/1200 MHz 仿真仍准	真实板级需前端建模

7. 结论与建议

1. **当前最可靠的是 tone 主路径**: 板级 <1 ps, Stage 5 平行平均 39.5 dB / 6.27 bits;
2. **dither 三分离在当前 impulse + 现有估计器 + 实际链路组合下不可用**:
 - offset 的平顶假设不成立;
 - gain 无恒定比例;
 - skew 受色散与事件定位限制;

1. **如果继续 dither fine-skew**: PRBS/Golay + 专用估计器是方向; 仿真中 Golay 多帧平均约 0.35 ps, 明显优于 PRBS 的约 2.1 ps;
2. **短期**: tone 主路径继续作为校准机制, dither 仅作事件检测/结构性验证;
3. **中期**: 在仿真中完善 Golay 相关/边沿估计器, 再考虑移植固件;
4. **工程侧**: 优先完善固件流水线的阶段失效传播与估计器可靠性, 使算法改进能在生产流程中被稳定复现。