

Renesas RA8 系列

RA8 双核 MCU 内存架构、配置与拓扑入门指南

引言

本应用笔记旨在为有效利用 RA8 双核系列器件的内存资源提供指导，重点关注双核应用场景下的性能优化。

本应用笔记涵盖以下内容：

- RA8 双核 MCU 内部 MRAM、SRAM 与缓存（Cache）架构概述，面向双核运行场景。
- 外部存储器概述，包括 OSPI Flash/RAM、SDRAM 以及用于扩展存储器的片选外部接口，并提供与 OSPI 和 SDRAM/存储器总线接口的指导，以高效利用外部存储器。
- 连接外部存储器设备（如 OSPI、SDRAM 以及片选可寻址存储空间）的说明，实现无缝双核执行。
- 启用和分配 TCM 以优化各核执行的步骤。
- RA8 双核器件 ECC 与奇偶校验存储器说明，包括双核应用的配置方法。
- 最大化内存效率的关键步骤，确保基于 RA8 双核的设计实现流畅、高性能的执行。
dual-core RA8-based designs.

所需资源

- Flexible Software Package (FSP) v6.0.0 或更高版本 注意：不同板卡的 FSP 支持情况如下所列。
- 适用于 RA8P1（需要 FSP 6.0.0 或更高版本）。
- 适用于 RA8T2（需要 FSP 6.1.0 或更高版本）。
- 适用于 RA8D2 和 RA8M2（需要 FSP 6.2.0 或更高版本）。
- Renesas e² studio - 版本：2025-04.1 或更高版本。

支持的 MCU 系列

本文档发布时，支持的 MCU 系列包括：

- RA8P1 系列
- RA8T2 系列
- RA8D2 系列
- RA8M2 系列

注意：本应用笔记以 RA8P1 双核 MCU 为参考进行编写。然而，由于 RA8T2、RA8D2 和 RA8M2 MCU 共享相同的架构，本文档的资源也可作为这些系列的有价值的参考资料。

Contents

1. 双核 MCU 架构	3
1.1 双核架构概述	3
1.2 RA 双核总线架构	3
1.3 系统总线与数据通路	4
1.4 核心通信与同步	6
2. RA 双核 MCU 的内存架构	6

2.1 内部存储器.....	9
2.1.1 MRAM 代码存储器.....	9
2.1.2 选项设置存储器	13
2.1.2.1 选项设置存储器寄存器	15
2.1.3 片上 ROM.....	18
2.1.4 SRAM	18
2.1.5 TCM（紧耦合存储器）	19
2.1.6 缓存（Cache）	21
2.1.6.1 数据缓存（D-Cache）	21
2.1.6.2 指令缓存（I-Cache）	22
2.1.6.3 如何启用/禁用缓存.....	22
2.1.6.4 缓存对系统性能的影响	23
2.2 外部存储器.....	23
2.2.1 SDRAM.....	24
2.2.2 八线 SPI 存储器（Octal SPI）	26
2.2.3 CS 可寻址存储空间	27
2.3 外部存储器总线接口	30
2.4 如何接口外部存储器	34
2.5 RA8 双核 MCU 支持的外部存储器类型	38
3. 系统设计中的存储器考量	39
3.1 系统设计中的内部存储器选择.....	39
3.2 系统设计中的外部存储器选择.....	40
4. TrustZone 与安全存储器管理	41
5. 低功耗模式与存储器管理	43
5.1 低功耗模式下存储器模块的运行状态.....	43
5.2 处理器低功耗模式的运行状态.....	43
5.3 存储器模块的电源门控与时钟门控	44
5.4 低功耗模式与 SDRAM.....	44
6. 使用 FSP 配置器配置双核 MCU 存储器	44
6.1 基于 FSP 的 RA 双核 MCU 存储器配置	44
6.2 SDRAM 存储器启动配置与初始化.....	46
6.3 双核存储器选择及其配置	47
6.4 确保 RA8 双核中的数据一致性.....	48
7. 核间通信（IPC）与共享内存.....	48
7.1 核心之间的通信机制	49
7.2 共享内存设置与限制	49
8. 如何解读 RA8 双核 MCU 的电气特性.....	49

8.1 如何阅读 MCU 用户手册中规定的电气特性	49
9. 示例项目、参考应用和应用笔记	60
9.1 OSPI 参考示例	60
9.2 OSPI 在线解密参考应用项目	61
9.3 SDRAM 参考示例	61
9.4 MRAM 参考示例	61
10. 参考资料	61
11. 网站与支持	63
修订历史	64

1. 双核 MCU 架构

1.1 双核架构概述

双核 MCU 在单个芯片中集成两个处理核心，以增强性能、实现并行处理并提高能效。这类 MCU 通常用于实时应用场景，如工业自动化、汽车系统和物联网设备。

同构双核 MCU：两个核心完全相同，通常并行执行相似任务或对计算处理进行负载均衡。

异构双核 MCU：每个核心具有不同的架构或指令集，可执行不同的任务：一个核心处理实时操作，另一个核心处理通用计算任务。

Renesas RA8 双核 MCU 架构属于异构双核 MCU 类别，其中 Cortex-M85 (CM85) 被指定为 Core 0/CPU0，作为高性能处理单元；而 Cortex-M33 (CM33) 被定义为 Core 1/CPU1，处理额外的实时控制和系统管理任务。

Cortex-M85 (CM85) designated as Core 0/CPU0, serving as the high-performance processing unit, while Cortex-M33 (CM33) is defined as Core 1/CPU1, handling additional real-time control and system management tasks.

1.2 RA 双核总线架构

RA 双核 MCU 的总线架构旨在支持核心与外设之间的高效通信和数据交换。这些器件主要采用共享总线架构，即多个总线主设备通过公共互连结构访问同一组从设备。




图 1. RA8 双核总线架构概览

RA8 双核总线架构的关键组件包括系统总线 AXI、AHB 和 APB，它们实现了 CM85、CM33、存储器与外设之间的通信。

这些总线共同构成一个互联矩阵，能够在 RA8 双核系统中有高效地路由数据和控制信号。CM85 和 CM33 核心均可作为独立的总线主设备，能够发起与内部 SRAM、MRAM（非易失性代码存储器）以及外部存储器接口之间的数据传输。

1.3 系统总线与数据通路

系统由多个总线接口组成，连接处理单元与外设。CPU0 基于 Arm® Cortex®-M85，连接到主 AXI (M-AHB) 总线 and 外设 AHB (P-AHB) 总线，而 CPU1 基于 Arm® Cortex®-M33，连接到其自身的代码 AHB 和系统 AHB 接口。

直接存储器访问总线（DMAC/DTC1BI/EDMACBI）包括 DMAC、DTC0、DTC1 和 EDMAC 的接口。系统还包含一条专用总线（GRAPHBI/TDRWBI），用于通过 Canvas 图形加速器进行图像和显示处理。

该总线包括与各种存储器单元的连接，如代码 MRAM 和额外 MRAM（只读），以及多个 SRAM 模块（SRAM0、SRAM1、SRAM2 和 SRAM3），用于高速数据存储。每个 CPU0 和 CPU1 核心都通过专用的总线接口连接到这些模块，允许独立访问而不会产生争用。

外设同步通过与不同时钟域关联的模块实现，包括 PCLKA、PCLKB 和 ICLK，确保协调运行。ICU 控制器（ICU0 和 ICU1）与 CPU0 和 CPU1 集成，以管理高效的中断处理。此外，外设系统模块通过专用寄存器接口提供时钟、复位和电源管理控制。

PCLKB, and ICLK, ensuring coordinated operation. The ICU controllers (ICU0 and ICU1) are integrated with CPU0 and CPU1 to manage efficient interrupt handling. Additionally, the peripheral system module manages multiple controllers, including cache, memory protection, debug, security, and bus control, ensuring robust system operation. Figure 2 shows the RA8 Dual-Core system Bus connection.



Figure 2. RA8 Dual-Core System Bus Connection

图 3 展示了 RA8 双核系统总线访问映射表, 列出总线主设备与从设备的对应关系。

		Master													
	Name	CPU0MAXIBI	CPU0PAHBI	CPU1CAHBI	CPU1SAHBI	NPU0BI	NPU1BI (R-only)	DMAC/DTC0BI	DMAC/DTC1BI	EDMACBI	GLCDC0/1B I(R-only)	TDRW0/1BI	MIPDSIBI	MIP/CSIBI (W-only)	CEUBI (W-only)
Slave	MRC0BI (Read)	T	F	T	F	F	T	T	T	T	T	T	T	F	F
	MRC0BI (Write)	T	F	T	F	F	F	T	T	F	F	F	F	F	F
	MRE0BI (Read)	T	F	T	F	F	T	T	T	T	T	T	T	F	F
	CPU0SAHBI	F	F	F	T	F	F	T	T	F	F	F	F	F	F
	CPU1TCMBI	T	F	F	F	F	F	T	T	F	F	F	F	F	F
	S0BI	T	F	F	T	T	T	T	T	T	T	T	T	T	T
	S1BI	T	F	F	T	T	T	T	T	T	T	T	T	T	T
	S2BI	T	F	F	T	T	T	T	T	T	T	T	T	T	T
	S3BI	T	F	F	T	T	T	T	T	T	T	T	T	T	T
	ECBI	T	F	F	T	T	T	T	T	T	T	T	T	T	T
	OSPI0BI	T	F	F	T	T	T	T	T	T	T	T	T	T	T
	OSPI1BI	T	F	T	T	T	T	T	T	T	T	T	T	T	T
	PBBi	F	T	F	T	F	F	T	T	F	F	F	F	F	F
	PABi	F	T	F	T	F	F	T	T	F	F	F	F	F	F
	PIBi	F	T	F	T	F	F	T	T	F	F	F	F	F	F
	PS0BI	F	T	F	F	F	F	F	F	F	F	F	F	F	F
	PS1BI	F	T	F	T	F	F	F	F	F	F	F	F	F	F
	PSBi	F	T	F	T	F	F	T	T		F	F	F	F	F

Figure 3. RA8 Dual-Core System Bus Access Path

1.4 核心通信与同步

核心通信与同步对于 CM85 和 CM33 核心之间在 CPU 内部的高效交互至关重要。核间通信（IPC）通过专用的 IPC 外设实现硬件共享、数据交换和任务协调。

为了保持适当的同步并防止资源冲突，IPC 采用多个锁和信号量机制。CM85 和 CM33 共享内存区域，并利用互斥机制防止同时对共享区域进行冲突性读写。

开发者可根据应用需求选择使用独立或共享的硬件信号量（Sph），确保 CM85 和 CM33 之间对共享资源的互斥访问。

此外，为了实现高效的数据传输，IPC 集成了 FIFO 缓冲区：

- 一个 CM85 的只写 FIFO 和一个 CM33 的只读 FIFO，允许 CM85 向 CM33 发送数据。
- 一个 CM33 的只写 FIFO 和一个 CM85 的只读 FIFO，实现双向通信。

这些机制确保了核心之间可靠、结构化的数据交换和共享内存访问，实现无缝的同步与协调。

2. RA 双核 MCU 的内存架构

RA8 双核 MCU 具有 2^{32} 位的地址空间，提供 4 GB 的可寻址空间，范围从 0x0000_0000 到 0xFFFF_FFFF。它还支持多种内部和外部存储器类型。

不同类型的内部和外部存储器如下表 1 所示。

表 1. RA8 双核存储器示例

内部存储器	
代码存储器	最高 1 MB 的 MRAM 存储器（非易失性）。
SRAM	2 MB 片上高速 SRAM（256 KB CM85 TCM RAM、128 KB CM33 TCM RAM 和 1664 KB 用户 SRAM），具有 ECC 功能。 2 MB 片上高速 SRAM（256 KB CM85 TCM RAM、128 KB CM33 TCM RAM 和 1664 KB 用户 SRAM），具有 ECC 功能。
ITCM 和 DTCM	128 KB（16 块 x 8 KB）带 ECC 的 ITCM 用于 CPU0；128 KB（16 块 x 8 KB）带 ECC 的 DTCM 用于 CPU0。CPU1 配备 64 KB CTCM。 128 KB（16 块 x 8 KB）带 ECC 的 ITCM 用于 CPU0；128 KB（16 块 x 8 KB）带 ECC 的 DTCM 用于 CPU0。CPU1 配备 64 KB CTCM。 128 KB（16 块 x 8 KB）带 ECC 的 ITCM 用于 CPU0；128 KB（16 块 x 8 KB）带 ECC 的 DTCM 用于 CPU0。CPU1 配备 64 KB CTCM。
ROM	片上不可变 ROM 包含第一阶段引导加载程序（FSBL）。
I/D Cache	CM85: 16 KB I-Cache 带 ECC 和 16 KB D-Cache 带 ECC。CPU1: C-Cache 16 KB 带 ECC，S-Cache 16 KB 带 ECC。 CM85: 16 KB I-Cache 带 ECC 和 16 KB D-Cache 带 ECC。CPU1: C-Cache 16 KB 带 ECC，S-Cache 16 KB 带 ECC。 CM85: 16 KB I-Cache 带 ECC 和 16 KB D-Cache 带 ECC。CPU1: C-Cache 16 KB 带 ECC，S-Cache 16 KB 带 ECC。
选项设置存储器	选项设置存储器决定 MCU 复位后的状态。
专用外部存储器支持（OSPI 或 QSPI，2 个 256 MB 槽）	

Topologies	
OSPI Flash	256 MB x2 外部存储器地址空间，CM85 和 CM33 共享。
OSPI RAM	256 MB x2 外部存储器地址空间，CM85 和 CM33 共享。
QSPI Flash	256 MB x2 外部存储器地址空间，CM85 和 CM33 共享。
专用外部 SDRAM 存储器支持 128 MB	
SDRAM	128 MB (SDRAM) 外部存储器地址空间，CM85 和 CM33 共享。
用于额外的 SRAM 和外设的片选存储器映射地址。	
CS 区域（片选可寻址区域）	8 x 16 MB 可寻址存储器区域，用于额外的 SRAM 和其他存储器映射连接，CM85 和 CM33 共享。

所有这些存储器并非位于连续区域。保留区域用于内部/未来使用。存储器布局主要可分为 4 个不同类别：内部代码存储器（**MRAM**）、内部 **SRAM**、外部存储器和外设空间。

例如，从 0x0000_0000 到 0x0FFF_FFFF 的区域别名映射到 0x1000_0000 到 0x1FFF_FFFF，用于安全和非安全访问。

各个存储器的详细信息将在以下各节中说明。图 4 详细展示了 **RA8** 双核存储器映射。

	CPU0 (CM85)	CPU1 (CM33)	the others	IDAU/MSAU Security_Attribution
0xFFFF_FFFF	System for CM85	System for CM33	Reserved area ^{*1}	Non-secure
0xE010_0000	Private Peripheral bus	Private Peripheral bus	Reserved area ^{*1}	
0xE000_0000	Reserved area ^{*1}			
0xA000_0000	External address space (OSPI area)			
0x7000_0000	External address space (SDRAM area)			
0x6800_0000	External address space (CS area)			
0x6000_0000	Reserved area ^{*1}			
0x5050_0000	Peripheral IO registers			
0x5000_0000	Reserved area ^{*1}			
0x4050_0000	Peripheral IO registers			
0x4000_0000	Reserved area ^{*1}			Secure
0x3A02_0000	CPU1-STCM alias ^{*9}	Reserved area ^{*1}	CPU1-STCM alias ^{*9}	
0x3A01_0000	CPU1-CTCM alias ^{*8}	Reserved area ^{*1}	CPU1-CTCM alias ^{*8}	
0x3A00_0000	Reserved area ^{*1}			
0x3804_0000	Reserved area ^{*1}	CPU0-DTCM alias ^{*7}		
0x3802_0000	Reserved area ^{*1}	CPU0-ITCM alias ^{*5}		
0x3800_0000	Reserved area ^{*1}			
0x321D_4000	On-chip SRAM (SRAME) ^{*10}			
0x321A_0000	On-chip SRAM			
0x3200_0000	Reserved area ^{*1}			
0x3002_0000	CPU0-DTCM ^{*7}	Reserved area ^{*1}	Reserved area ^{*1}	
0x3001_0000		CPU1-STCM ^{*9}		
0x3000_0000	Reserved area ^{*1}			
0x2A02_0000	CPU1-STCM alias ^{*5}	Reserved area ^{*1}	CPU1-STCM alias ^{*5}	
0x2A01_0000	CPU1-CTCM alias ^{*4}	Reserved area ^{*1}	CPU1-CTCM alias ^{*4}	
0x2A00_0000	Reserved area ^{*1}			
0x2804_0000	Reserved area ^{*1}	CPU0-DTCM alias ^{*3}		
0x2802_0000	Reserved area ^{*1}	CPU0-ITCM alias ^{*2}		
0x2800_0000	Reserved area ^{*1}			
0x221D_4000	On-chip SRAM (SRAME) ^{*10}			Non-secure callable for CPU Secure for other bus masters
0x221A_0000	On-chip SRAM			
0x2200_0000	Reserved area ^{*1}			
0x2002_0000	CPU0-DTCM ^{*3}	Reserved area ^{*1}	Reserved area ^{*1}	
0x2001_0000		CPU1-STCM ^{*5}		
0x2000_0000	SiP-Flash area (OSPI1 CS1 area)			
0x1800_0000	Reserved area ^{*1}			
0x1300_0000	Extra MRAM			
0x12E0_0000	Reserved area ^{*1}			
0x12D0_0000	Extra MRAM			
0x12A0_0000	Reserved area ^{*1}			Non-secure
0x1210_0000	Code MRAM			
0x1200_0000	Reserved area ^{*1}			
0x1002_0000	CPU0-ITCM ^{*5}	Reserved area ^{*1}	Reserved area ^{*1}	
0x1001_0000		CPU1-CTCM ^{*8}		
0x1000_0000	SiP-Flash area (OSPI1 CS1 area)			
0x0800_0000	Reserved area ^{*1}			
0x0300_0000	Extra MRAM			
0x02E0_0000	Reserved area ^{*1}			
0x02D0_0000	Extra MRAM			
0x02A0_0000	Reserved area ^{*1}			Non-secure callable for CPU Secure for other bus masters
0x0210_0000	Code MRAM			
0x0200_0000	Reserved area ^{*1}			
0x0002_0000	CPU0-ITCM ^{*2}	Reserved area ^{*1}	Reserved area ^{*1}	
0x0001_0000		CPU1-CTCM ^{*4}		
0x0000_0000				

Figure 4. RA8 Dual-core Memory Map

2.1 内部存储器

在 RA8 双核中，片上存储器通过实现快速数据访问、减少延迟和确保数据完整性，在系统性能中发挥着关键作用。该存储器架构采用了多种保护和机制来保护数据的完整性和机密性。

内部存储器主要可分为代码 MRAM、SRAM 以及用于指令和数据访问的 TCM。从图 4 可以看出，MRAM 放置在地址 (0x0200_0000 - 0x0210_0000) 用于安全访问，(0x1200_0000 - 0x1210_0000) 用于非安全访问。

SiP-Flash 区域 (OSPI1 CS1 区域)，即 (0x0800_0000 - 0x1000_0000) 用于安全访问，以及 SiP-Flash 区域 (OSPI1 CS1 区域)，即 (0x1800_0000 - 0x2000_0000) 用于非安全访问，在特定 MCU 器件上可选提供。

片上 SRAM (SRAME)，即 (0x221A_0000 - 0x221D_4000) 用于安全访问，(0x321A_0000 - 0x321D_4000) 用于非安全访问，在需要额外 SRAM 用于大容量数据缓冲的特定 MCU 器件中提供。

内部存储器还具有额外 MRAM 区域。这部分不用于存储程序，而是用于内部用途。片上 Flash (选项设置存储器) 放置在地址 (0x12E0_0000 - 0x12D0_0000) 用于安全访问。

2.1.1 MRAM 代码存储器

磁阻式随机存取存储器 (MRAM) 是一种前沿的非易失性存储器技术，兼具 SRAM 的速度和 Flash 存储器的长期数据保持能力。这种混合特性使得 MRAM 成为嵌入式应用中传统存储器类型的极具吸引力的替代方案。

MRAM 的一个关键优势在于其对传统存储器类型的运行优势。与需要在数据重写前进行耗时的擦除周期的 Flash 存储器不同，MRAM 支持直接覆盖数据而无需预先擦除，简化了存储器管理并提高了系统响应速度。

MRAM 在能效方面也表现出色。它运行所需能量较少，且不依赖高压编程，这与现代低功耗嵌入式系统的需求非常吻合。此外，MRAM 的耐久性超过 EEPROM 和 Flash 存储器，能够承受更多的写入/擦除周期而不发生性能退化。

总之，MRAM 提供了速度、耐久性和非易失性的出色组合，融合了 SRAM、Flash 和 DRAM 的优势。这使其成为微控制器和其他需要持久性、高耐久性和快速访问时间的嵌入式应用的理想存储器解决方案。

在 Renesas RA8 双核 MCU 中，代码 MRAM 存储指令和常量数据，功能类似于 Flash 存储器。它提供高达 1 MB 的用户可访问存储器，分为代码 MRAM 和额外 MRAM 区域。

表 2. RA8 双核 MRAM 存储器规格

Item	Code MRAM	Option-setting memory in extra MRAM
Memory capacity	User area: 1 MB max	See section 7, Option-Setting Memory.
Read cycle	See section 60.5.2. MRCFREQ : Code MRAM Frequency Notifications Register	See section 60.5.3. MREFREQ : Extra MRAM Frequency Notifications Register
Programming method	Write page buffer	MACI command
Protection	Protects against erroneous rewriting of the MRAM	
Dual bank function	Not available	Not available
Block swap function	Not available	Not available
Background operations (BGOs)	- The code MRAM can be read while option-setting memory is being programmed - Option-setting memory can be read while the code MRAM is being programmed.	
Units of programming	Program data buffer: 1/2/4/8 bytes Code MRAM: 32 bytes	16 bytes
MACI command	Not available	Program: 16 bytes Forced stop Status clear Configuration set: 16 bytes Increment counter: 1 bit Read counter: 8 bytes
Security function	- Protect against illicit tampering with or reading out of data in MRAM - OFS area protection - Startup area select setting protection - BTFLG, BTSIZE and MSUACR registers are protected by the FSPR bit. - Permanent block protect setting protection - User area is permanently protected from programming operation by permanent block protect function. - MRAM protection for TrustZone - Protection for MRAM area (program) - Protection for MRAM area (read) - Protection for register - Extra MRAM program mode entry protection - Anti-rollback counter - HUK protection	
Safety function	Software protection - MACI command protection by MENTRYR register - User area protection by MRCP0 and MRCP1 registers - User area protection by the block protection setting. Error protection - Error is detected when unintended commands or prohibited settings occur. The MACI command is not accepted after an error detection. Boot area protection - The startup area select function allows customer to safely update the boot firmware. The size of the startup area can be selected from 8 KB, 16 KB or 32 KB. ECC support for double-bit error correction and triple-bit error detection.	
Interrupt request	- MRAM_MRCRD (Code MRAM read error) Enabled by INTENBTC and INTENBDC bits. - MRAM_MRERD (Extra MRAM read error) Enabled by INTENBTE and INTENBDE bits. - MRAM_MRCPR (Code MRAM sequencer error) Enabled by MRCAEIE bits. - MRAM_MREPR (Extra MRAM sequencer error) Enabled by CMDLKIEE and MREAEIE bits. - MRAM_ENDOFPE (Extra MRAM sequencer ready (processing end)) Enabled by MRDYIE bit.	

图 5. RA8 双核内部 MRAM 存储器规格

此外，代码 MRAM 设计用于存储用户应用程序代码和常量数据，并支持自编程功能。这使得应用程序能够更新代码存储器而无需外部编程器，支持现场固件更新功能。

在 RA8 双核 MCU 系列中，MRAM 代码存储器作为非易失性存储，用于保存在上电时由 MCU 执行的固件。该存储器保存驱动系统运行的核心指令。

存储器布局可参见图 6，该图展示了 MRAM 代码存储器的线性存储器映射。




图 6. RA8 双核代码 MRAM 存储器线性模式映射

2.1.1.1 预取缓冲区

RA8 双核的 MRAM 预取缓冲区功能通过减少总线主设备与存储器访问之间的延迟，加速 CPU 从代码 MRAM 中取指令。该功能专门为 CM85 (CPU0) 核心实现，优化了顺序代码执行性能。

该缓冲区设计为全关联缓存结构，允许任何传入的指令地址映射到缓冲区中的任意条目，最大化命中率并最小化取指延迟。每个条目保存完整的 32 字节缓存行，与典型指令取指模式保持一致。

Function	Implementation
Target Region	0x000_0000 ~ 0x00F_FFFF (1 MB)
Target Bus Master	CPU0 and CPU1 instruction fetch
Capacity	64 Bytes/CPU
Associativity	Full associative 256 bits/entry (256 bits aligned data), 2 entries
Access Cycle	Hit: 0 wait Miss: See section 60.5.2. MRCFREQ : Code MRAM Frequency Notifications Register.

图 7. RA8 双核 MRAM 预取缓冲区概览

2.1.1.2 编程步骤

代码 MRAM 编程通过系统总线访问的编程数据缓冲区以 32 字节为单位执行。为避免编程期间总线停顿，仅允许一个总线主设备对 MRAM 进行写访问。

2.1.1.3 运行模式 - MRAM 读/编程模式

代码 MRAM 和额外 MRAM 分别在独立的读取和编程模式下运行，并根据特定条件在模式之间自动切换。对于代码 MRAM，当编程数据被写入编程缓冲区时触发编程模式。

2.1.1.4 MACI 命令 - 可通过 MACI 命令编程的区域

额外 MRAM 包含用于安全、安全和系统配置的可编程区域，可通过 MACI 命令访问。这些区域包括一次性可编程 (OTP) 区域，其中有带锁定保护和不带锁定保护的选项。

Address (Offset address: BASE_MC)	Area name	Memory type	ECC
0x00C9_F020 ~ 0x00C9_F0AF	Configuration	MRAM	Use
0x00C9_F0C0 ~ 0x00C9_F7FF	Configuration	MRAM	Use
0x00E0_7400 ~ 0x00E0_74BF	Hash of OEM_ROOT_PKn (n = 0 to 3)	OTP	Use
0x00E0_7600 ~ 0x00E0_760F	FSBL setting	OTP	Use
0x00E0_7610 ~ 0x00E0_769F	Start address of measurement report Start address of Code Certificate	OTP	Use
0x00E0_76A0 ~ 0x00E0_76FF	General purpose OTP	OTP	Use
0x00E1_7700 ~ 0x00E1_777F	Permanent Block Protect Setting for Secure	OTP	Don't use
0x00E1_7780 ~ 0x00E1_77FF	Permanent Block Protect Setting	OTP	Don't use
0x00E1_7900 ~ 0x00E1_790F	OFS Permanent Lock Setting	OTP	Don't use
0x00E1_7910 ~ 0x00E1_791F	REVOKE	OTP	Don't use
0x00E1_7920 ~ 0x00E1_792F	Zeroization HUK in OTP Enable	OTP	Don't use
0x00E1_7930 ~ 0x00E1_793F	Anti-Rollback Counter Setting	OTP	Don't use
0x00E1_7950 ~ 0x00E1_79FF	Reserved	OTP	Don't use
—	Anti-Rollback Counter	OTP	Don't use

图 8. RA8 双核可通过 MACI 命令编程的区域

2.1.1.5 安全功能

启用安全功能的产品中的额外 MRAM 序列器提供了关键的安全功能，包括对选项功能选择 (OFS) 设置的永久保护、启动区域和大小安全标志，以及安全启动验证机制。

2.1.1.6 保护功能

软件保护功能根据特定的寄存器和配置设置限制 MRAM 编程操作。它包括多层保护，如代码 MRAM 编程保护、块保护和寄存器写保护。

2.1.1.7 启动模式

启动操作有两种串行编程模式：一种使用 SCI9 接口，另一种使用 USBFS 接口。每种模式使用特定的 I/O 引脚，并支持不同的通信协议进行固件下载。

Pin Name	I/O	Mode to be Used	Use
MD	Input	Boot mode (for the SCI interface) Boot mode (for the USB interface)	Selection of operating mode
P208/RXD9	Input	Boot mode (for the SCI interface)	For host communication (to receive data through SCI)
P209/TXD9	Output		For host communication (to transmit data through SCI)
USB_DP, USB_DM	I/O	Boot mode (for the USB interface)	Data input/output of USB
USB_VBUS	Input		Detection of connection and disconnection of USB cables

图 9. RA8 双核启动模式使用的 I/O 引脚

Main clock oscillator or external clock is connected	Yes	No	No
Sub clock oscillator is connected*1	Yes or No	Yes	No
Available interface	SCI or USB	SCI or USB	SCI
Tool connection time*2	Up to 1 second	Up to 2 seconds	Up to 3 seconds

图 10. 启动模式中可用的通信接口

注意：有关 MRAM 编程、运行模式、保护功能、安全功能和启动模式的详细说明，请参阅 RA8 双核用户手册中的 MRAM 章节。

2.1.2 选项设置存储器

选项设置存储器决定 MCU 复位后的状态。它被分配到 MRAM 存储器的配置设置区域和程序 Flash 区域。可用的设置方法包括通过 FSP 配置器和直接寄存器访问。

这些寄存器在 RA8 双核用户硬件手册的"选项设置存储器"章节中有详细说明。

选项设置存储器寄存器在代码 Flash 存储器中具有不连续的地址空间布局。有时这些寄存器可能位于 MRAM 存储器中靠近保留区域的部分。

下图显示了选项设置存储器，其中包含 RA8 双核 MCU 上的选项功能选择寄存器。




图 11. RA8 双核 MCU 选项设置存储器映射

2.1.2.1 选项设置存储器寄存器

以下是选项设置存储器寄存器的摘要。在首次对 MCU 进行编程以启动之前，请确保这些寄存器已正确配置。要检查配置，请参阅存储器映射文件和寄存器说明。

表 3. RA8 双核存储器

MCU 子系统控制设置	
OFS0 寄存器	独立看门狗定时器 (IWDT) 自动启动
OFS0 寄存器	IWDT 超时、频率、窗口、中断类型和低功耗模式行为
	看门狗定时器 (WDT) 自动启动
	WDT 超时、频率、窗口、中断类型和低功耗模式行为
OFS1 寄存器	复位后 PVD0 启动设置
	复位后 HOCO 启动设置
	软件调试控制
	设置 TCM 和 CACHE 的 ECC 功能
OFS2 寄存器	复位时 DCDC 启用
代码存储器设置	
SAS 寄存器	启动区域选择
DUALSEL 寄存器	复位时的代码 Flash 存储器模式
BANKSEL 寄存器	控制下次复位时的 Bank 交换
BPS、PBPS 寄存器	关闭选定代码 Flash 存储器块的擦除和编程功能。注意这些保护设置一旦设置就是永久的。
固件验证和更新控制寄存器	
FSBLCTRLx 寄存器	控制第一阶段引导加载程序的操作，该程序在启动过程中验证固件的完整性和真实性。
SACCx 寄存器	识别代码 Flash 存储器中存储 x.509 证书的位置，用于验证应用程序固件。
	SACC0/1 由 FSBL 基于 MCU 启动区域选择和 Bank 模式选择。用户可根据应用要求配置。
SAMR 寄存器	FSBL 将测量报告存储到 SAMR 寄存器指定的 SRAM 地址中。
HOEMRTPK 寄存器	该寄存器只能由 MCU 启动固件编程。在代码映像安装过程中成功验证后进行编程。
CFGDxLOCK 寄存器	为数据 Flash 中相应的可锁定配置数据区域指定写保护。注意一旦启用此锁定，它将是永久的。
ARCLS 寄存器	控制反回滚计数器锁定功能。如果启用，将永久阻止对反回滚计数器的未来修改。
ARCCS 寄存器	为非安全应用程序配置反回滚计数器操作。注意配置时必须小心确保正确的版本管理。
ARC_SECN 寄存器	安全应用程序的反回滚计数器

ARC_NSECh 寄存器	非安全应用程序的反回滚计数器
ARC_OEMBLn 寄存器	OEMBL 的反回滚计数器
ARC_OEMBLn 寄存器	

Renesas FSP 配置器支持在 BSP 设置中设置选项存储器，如以下图 12 的 RA8 双核 MCU 所示。

EK-RA8P1		
Settings	Property	Value
	> R7KA8P1KFLCAC	
	> RA8P1	
	▼ RA8P1 Device Options	
	▼ OFS Registers	
	▼ OFS0 (Option Function Select Register 0) Settings	Enabled
	> Independent WDT	
	> WDT0	
	▼ OFS2 (Option Function Select Register 2) Settings	Enabled
	DCDC	Enabled
	CVM Reset	Enabled
	NPU Security Attribution Initial Value	Non Secure
	NPU Privilege Attribution Initial Value	Unprivilege
	▼ SAS (Startup Area Setting Register) Settings	Disabled
	Size of Start-Up Area select	8KB
	▼ OFS1 (Option Function Select Register 1) Settings	Disabled
	Voltage Detection 0 Circuit Start	Voltage monitor 0 reset is disabled after reset
	Voltage Detection 0 Level	1.60 V
	HOCO Oscillation Enable	HOCO oscillation is disabled after reset
	Voltage Detection 0 Low Power Consumption	Voltage monitor 0 Low Power Consumption Disabled
	WDT/IWDT Software Debug Control	Disabled (WDT and IWDT continue operating while the CPU is in the debug state)
	Tightly Coupled Memory (TCM)/Cache ECC	Disable ECC function for TCM and Cache
	▼ OFS1_SEC (Option Function Select Register 1 Secure) Settings	Enabled
	Voltage Detection 0 Circuit Start	Voltage monitor 0 reset is disabled after reset
	Voltage Detection 0 Level	1.60 V
	HOCO Oscillation Enable	HOCO oscillation is disabled after reset
	Voltage Detection 0 Low Power Consumption	Voltage monitor 0 Low Power Consumption Disabled
	WDT/IWDT Software Debug Control	Disabled (WDT and IWDT continue operating while the CPU is in the debug state)
	Tightly Coupled Memory (TCM)/Cache ECC	Disable ECC function for TCM and Cache
	▼ OFS1_SEL (OFS1 Register Select) Settings	Enabled
	Voltage Detection 0 Level Security Attribution	VDSEL setting loads from OFS1_SEC
	Voltage Detection 0 Circuit Start Security Attribution	PVDAS setting loads from OFS1_SEC
	Voltage Detection 0 Low Power Consumption Security Attribution	PVDLPSEL setting loads from OFS1_SEC
	WDT/IWDT Software Debug Control Security Attribution	SWDBG setting loads from OFS1_SEC
	Tightly Coupled Memory (TCM)/Cache ECC Security Attribution	INITECCEN setting loads from OFS1_SEC
	> OFS3 (Option Function Select Register 3) Settings	Disabled
	> OFS3_SEC (Option Function Select Register 3 Secure) Settings	Enabled
	> OFS3_SEL (OFS3 Register Select) Settings	Enabled
	> BPS (Block Protect Setting Register) Settings	Disabled
	> BPS_SEC (Block Protect Setting Register Secure) Settings	Disabled
	> PBPS_SEC (Permanent Block Protect Setting Register Secure) Settings	Disabled
	> PBPS (Permanent Block Protect Setting Register) Settings	Disabled
	▼ RA8P1 Family	

图 12. RA8 双核 MCU 的 FSP 配置中的选项存储器设置

你也可以使用 `objdump` 命令检查选项设置存储器的设置。以下是导出选项设置寄存器的一个示例：

```
arm-none-eabi-objdump.exe -s --start-address=0x02C9F040 --stopaddress=0x02C9F4C4
elf_from_gcc.elf
```




图 13. 使用 Memory Usage View 识别已编程的选项设置地址位置

2.1.3 片上 ROM

RA8 双核的片上不可变只读存储器 (ROM) 包含第一阶段引导加载程序 (First Stage Bootloader, FSBL)，这是一个永久嵌入在只读存储器中的引导加载程序，无法被修改或擦除。

FSBL 的主要功能是初始化硬件并从安全可信的来源（如安全存储介质或安全启动映像）加载第二阶段引导加载程序或主固件。

FSBL 的运行由选项设置寄存器管理。开发阶段使用的寄存器可通过 BSP 选项卡属性设置进行配置。FSBL 启用后，可以在启动过程继续之前验证应用程序固件的完整性和真实性。

有关安全启动操作的规格，用户可参考 RA8 双核用户手册：硬件"第 52.7 节 安全启动"。有关如何使用安全启动功能的示例，用户可参考相关的应用笔记。

2.1.4 SRAM

RA8 双核包含 2 MB 的片上高速 SRAM（其中 256 KB CM85 TCM RAM、128 KB CM33 TCM RAM 和 1664 KB 用户 SRAM），带有纠错码（ECC）功能。

SRAM Specification

Parameter		SRAM0	SRAM1	SRAM2	SRAM3
SRAM capacity		512 KB	512 KB	512 KB	128 KB
SRAM address	Secure alias	0x2200_0000 to 0x2207_FFFF	0x2208_0000 to 0x220F_FFFF	0x2210_0000 to 0x2217_FFFF	0x2218_0000 to 0x2219_FFFF
	Non-secure alias	0x3200_0000 to 0x3207_FFFF	0x3208_0000 to 0x320F_FFFF	0x3210_0000 to 0x3217_FFFF	0x3218_0000 to 0x3219_FFFF
ECC region*1	Secure alias	0x221A_0000 to 0x221A_FFFF	0x221B_0000 to 0x221B_FFFF	0x221C_0000 to 0x221C_FFFF	0x221D_0000 to 0x221D_3FFF
	Non-secure alias	0x321A_0000 to 0x321A_FFFF	0x321B_0000 to 0x321B_FFFF	0x321C_0000 to 0x321C_FFFF	0x321D_0000 to 0x321D_3FFF
Access		Wait states are not inserted into the access cycle by default. If the ICLK frequency is greater than 125 MHz, a wait state is required. If the ICLK frequency is less than or equal 125 MHz, a wait state is not required.			
Data retention function		Not available in Deep Software Standby mode			
Module-stop function		Module-stop state can be set to reduce power consumption			
Error checking		SEC-DED (Single-Error Correction and Double-Error Detection Code: 64-bit data with 8-bit ECC code)			
Security		TrustZone Filter is integrated for memory access and SFR access. Access to the memory space is controlled by setting the memory Security Attribution (SA). And access to I/O space (SFR) space is controlled by setting the register Security Attribution (SA). See section 59.3.5. TrustZone Filter function .			

Note 1. When ECC function is disabled, it is used as a data region and can be accessed directly. When ECC function is enabled, direct access is disabled. When bypass is enabled, direct access to ECC bit is possible.

图 14. RA8 双核内部 SRAM 存储器规格

带 ECC 的 SRAM: ECC（纠错码）存储器用于检测和纠正 SRAM 中的单比特错误。ECC 存储器通常用于数据完整性至关重要的关键任务应用。

使用 ECC 存储器也存在一些缺点。与非 ECC 存储器相比，ECC 存储器通常具有更高的延迟。这是因为 ECC 存储器需要额外的时间来检查和可能纠正数据错误。

SRAM 的 ECC 可通过 SRAMCRn 寄存器中的 ECCMOD[1:0] 位启用或禁用。启用时，它使用 SEC-DED（单错误纠正、双错误检测），每个 64 位数据有 8 位校验位。

SRAM 中断源包括 ECC 错误和 TrustZone® 过滤错误。ECC 错误可通过 SRAMCR0.OAD 或 SRAMCR1.OAD 位选择不可屏蔽中断或复位。当检测到 ECC 错误或 TrustZone 过滤违规时，产生 SRAM 中断。

Name	Interrupt Source	DTC Activation	DMAC Activation
ECCERR	ECC error (SRAMs with ECC)	Not possible	Not possible
TZFLT	TrustZone filter error	Not possible	Not possible

图 15. RA8 双核 SRAM 中断源

SRAM 等待状态：当 ICLK 频率高于 125 MHz 时，不要在 SRAMWTSC 寄存器中设置等待使能位（0x00）以插入等待周期。如果不插入等待周期，运行将无法保证。

- $250\text{ MHz} \geq \text{ICLK} > 125\text{ MHz} = 1$ 个等待周期
- $125\text{ MHz} \geq \text{ICLK} =$ 无等待周期

从 SRAM 取指令：

当从 SRAM 执行代码时，正确初始化 SRAM 区域以确保 CPU 指令预取的正确性非常重要。如果 CPU 尝试从未初始化的存储器中预取指令，可能会发生 ECC 错误。

SRAM 中的 ECC 错误检查：

由于 SRAM 内容在上电后处于未定义状态，读取未初始化的存储器可能会触发 ECC 错误。SRAM 读取以 8 字节（64 位）为单位进行，因此所有存储器应以 8 字节对齐的地址进行初始化。

2.1.5 TCM（紧耦合存储器）

TCM 是一种与 RA8 双核 MCU 的 CPU 核心紧密集成的高速专用存储器。TCM 策略性地放置在 CPU 核心附近，能够为关键指令和数据提供低延迟、确定性的访问。

注意：要使用 FSP 配置器分配和配置 TCM 存储器资源，请参考应用笔记"基于 RA8 双核 MCU 的开发 (R01AN7881)"。




图 16. RA8 双核 MCU 中 M85 和 M33 核心的 TCM 存储器架构

2.1.5.1 ITCM（指令紧耦合存储器）

ITCM 是一种与 RA8 双核 MCU 的 CPU 核心紧密集成的高速专用存储器。ITCM 策略性地放置在 CPU 核心附近，能够为关键指令提供低延迟、确定性的访问。

ITCM 非常适合存储对时间敏感的代码，如中断服务例程（ISR）、控制环路和要求稳定执行速度的高频函数。为了进一步提升性能，TCM（包括 ITCM 和 DTCM）均支持 ECC 功能。

在 RA8 双核 MCU 中，CM85 核心（CPU0）配备 128 KB ITCM，组织为 16 个 8 KB 的块，并包含纠错码（ECC）支持。ECC 功能可通过 OFS1.INITECCEN 设置启用。

对于 CPU0，ITCM 的存储器映射地址为：

- 0x0000_0000 – 0x0001_FFFF（安全访问）
- 0x1000_0000 – 0x1001_FFFF（非安全访问）

类似地，CM33 核心（CPU1）配备 64 KB 代码紧耦合存储器（CTCM），结构为 8 个 8 KB 的块，同样支持 ECC。与 CPU0 一样，ECC 通过 OFS1.INITECCEN 控制，存储器直接与核心耦合以避免延迟。

- 0x0000_0000 – 0x0000_FFFF（安全访问）
- 0x1000_0000 – 0x1000_FFFF（非安全访问）

这种架构确保了两个核心都能从确定性的高速指令取指中受益，而不会受到共享 Flash 资源的争用影响。

对于基于 MCU 的 RTOS 系统，微内核可以放置在 ITCM 中以提高系统速度。电机控制算法可以放置在 ITCM 中，以获得改进的（即确定性的）执行时间。

ITCM 指令不经过缓存，也不施加任何等待状态限制。这使得可以从该紧耦合存储器直接、确定性地访问指令，提高了代码执行性能。

注意：当 CPU 处于深度睡眠、软件待机或深度软件待机模式时，TCM 访问不可用。

FSP 提供的 ITCM 初始化在 `rasp\srcsp\cmsis\Device\RENESAS\Source\system.c` 中的 `SystemInit()` 函数内执行。

```
/* Initialize ITCM RAM from ROM image. */
#if BSP_FEATURE_BSP_HAS_ITCM    bsp_init_itcm();
```

链接脚本中有一个 `.itcm_data` 段用于 ITCM，用户可以使用以下示例代码将数据放置在 ITCM 中：

```
#define ITCM_CODE    __attribute__((section(".itcm_data"), long_call))
ITCM_CODE void itcmfn() {
    // 在此处放置您的代码逻辑
}
```

用户可参考《使用带 Helium™ 的 CM85 核心实现 RA8 MCU 的高性能》(R01AN7127) 应用笔记及应用项目，其中展示了使用 ITCM 带来的性能提升。

2.1.5.2 DTCM（数据紧耦合存储器）

DTCM 是 RA8 MCU 上另一种专用存储器，与 MCU 核心处理器紧密集成，类似于 ITCM。然而，DTCM 主要用于存储需要快速、确定性访问的关键数据。

在 RA8 双核 MCU 中，CM85 核心（CPU0）配备 128 KB DTCM，组织为 16 个 8 KB 的块，具有纠错码（ECC）支持。DTCM 为关键处理数据提供快速、确定性的访问。

与 ITCM 一样，DTCM 物理上位于 CPU 核心附近，与主系统 RAM 分离。这种分离减少了存储器访问延迟，并避免了对共享内存资源的争用，确保了快速可靠的数据检索。

由于其容量限于 128 KB，开发者必须有策略地将性能关键数据（如控制变量、传感器输入、计算中间值或通信缓冲区）分配到 DTCM 中。

在 RA8 双核 MCU 中，DTCM 默认通过 `DTCMCR.EN = 1` 启用，ECC 可通过 `OFS1.INITECCEN` 设置激活。它映射到以下地址范围：

- 0x2000_0000 – 0x2001_FFFF（安全访问）
- 0x3000_0000 – 0x3001_FFFF（非安全访问）

DTCM 同时连接到 CPUSAHBI 和 DMAC/DTC 总线，能够在没有性能瓶颈的情况下进行高效的系统数据交换。

相比之下，CM33 核心（CPU1）包含 64 KB 指令 TCM（ITCM），组织为 8 个 8 KB 的块，同样支持 ECC。与 CM85 的 ITCM 一样，它与 Flash 存储器分离，以防止访问争用。

- 0x0000_0000 – 0x0000_FFFF（安全访问）
- 0x1000_0000 – 0x1000_FFFF（非安全访问）

这种架构使得两个核心都能利用专用的、紧密集成的存储器子系统，以可靠一致的方式执行对时间关键的操作。

在软件待机模式下，TCM 数据被保留。而在深度软件待机模式下，数据不会被保留。

DTCM 数据不经过缓存，也不施加等待状态限制。这使得可以从该紧耦合存储器直接、确定性地访问数据，改善了对关键或时间敏感数据的访问。

FSP 提供的 DTCM 初始化在 ra/fsp/src/bsp/cmsis/Device/RENESAS/Source/system.c 中的 SystemInit() 函数内执行。

```
/* Initialize DTCM RAM from ROM image and zero initialize DTCM RAM BSS section..*/
#ifdef BSP_FEATURE_BSP_HAS_DTCM
bsp_init_dtcn();
#endif
```

链接脚本中有一个 .dtcm_data 段用于 DTCM。用户可以使用以下示例代码将数据放置在 DTCM RAM 中：

```
__attribute__((section(".dtcm_data"))) uint32_t my_array[64];
```

用户可参考《使用带 Helium 的 CM85 核心实现 RA8 MCU 的高性能》(R01AN7127) 应用笔记及应用项目，其中展示了使用 DTCM 带来的性能提升。

2.1.6 缓存（Cache）

RA8 上的缓存是一种高速易失性存储器，用于存储频繁访问的数据，以减少从较慢的主存储器或存储设备访问这些数据所需的时间。缓存的主要目的是弥补快速的 CPU 核心与较慢的主存储器之间的速度差距。

对于 CPU0，指令缓存：16 KB 带 ECC 和数据缓存：16 KB 带 ECC 位于 CPU0 核心内部。

而对于 CPU1，代码总线缓存（C-Cache）：Cortex-M33 代码 AHB 接口 (CAHB) 上 16 KB 带 ECC，另一个是系统总线缓存（S-Cache）：Cortex-M33 系统 AHB 接口 (SAHB) 上 16 KB 带 ECC。

2.1.6.1 数据缓存（D-Cache）

RA8 双核 MCU 的 CPU0 和 CPU1 提供 16 KB 带 ECC 的 L1 数据缓存。CPU 侧的 L1 缓存用于存储频繁访问的数据，以减少 CPU 从主存储器检索信息所需的时间。

- 它是四路组关联缓存。
- 缓存行大小为 32 字节。
- 对于非共享内存，它支持以下内部存储器属性和分配提示：
 - 写回（Write-Back）和写透（Write-Through）可缓存。
 - 读分配（Read-Allocate）和无读分配（No Read-Allocate）。写分配（Write-Allocate）和无写分配（No Write-Allocate）。
 - 瞬态（Transient）和非瞬态（Non-transient）。与瞬态存储器关联的干净缓存行优先于与非瞬态存储器关联的缓存行被逐出。

L1 数据缓存的分配仅取决于内部存储器属性。

- 外部和内部存储器属性在管理 AXI (M-AXI) 接口上导出，以支持更进一步的系统级缓存。
- 共享属性强制该区域被视为不可缓存 (Non-cacheable)，无论内部存储器属性如何。这使得能够在系统级别维护一致性。

2.1.6.2 指令缓存 (I-Cache)

RA8 双核 MCU 的 CPU0 和 CPU1 提供 16 KB 带 ECC 的 L1 指令缓存。CPU 侧的 L1 缓存用于存储频繁访问的指令，以减少 CPU 从主存储器检索信息所需的时间。

- 它是两路组关联缓存。
- 缓存行大小为 32 字节。
- 除分配外，不允许执行写操作。
- 仅支持对内部可缓存存储器的读分配。写分配 (Write-Allocate)、写回 (Write-Back)、写透 (Write-Through) 和瞬态 (Transient) 属性提示被忽略。L1 数据缓存的分配仅取决于内部存储器属性。
- 外部和内部存储器属性在管理 AXI (M-AXI) 接口上导出，以支持更进一步的系统级缓存。
- 对于指令侧访问，共享属性被忽略。
- 内部可缓存属性始终被遵守。

来自处理器上调试 AHB (D-AHB) 从接口的调试访问不能从指令缓存中读取信息。

软件或调试器必须使用直接缓存访问寄存器来读取 RAM 阵列的内容。指令缓存在逻辑上被组织为两组 RAM 阵列。这些阵列的尺寸在技术参考手册中有详细说明。

2.1.6.3 如何启用/禁用缓存

默认情况下，RA8 双核器件配置通过 FSP 启用 CM85 指令缓存 (I-Cache)，FSP 也根据需要管理缓存一致性。CM85 的数据缓存 (D-Cache) 可通过 BSP 选项卡启用。

EK-RA8P1		
Settings	Property	Value
	series	8
	▼ RA8P1 Device Options	
	> OFS Registers	
	▼ RA8P1 Family	
	> SDRAM	
	> Security	
	> Clocks	
	▼ Cache settings	
	Data cache	Enabled
	Enable inline BSP IRQ functions	Enabled
	Main Oscillator Wait Time	8163 cycles
	▼ RA Common	
	Main stack size (bytes)	0x1000
	Heap size (bytes)	0

图 17. BSP 设置数据缓存 (D-Cache) 启用

FSP 在文件 RA8/ra/arm/CMSIS_5/CMSIS/Core/Include/cache1_armv7.h 中提供了启用和禁用缓存的代码。因此，使用 FSP 提供的代码，可以在应用程序级别启用或禁用缓存。

```
/**
 *rief 启用 I-Cache
 *details 开启 I-Cache
 */
STATIC_FORCEINLINE void SCB_EnableICache (void)
```



```
/**
 *rief 禁用 I-Cache
 *etails 关闭 I-Cache
 */
__STATIC_FORCEINLINE void SCB_DisableICache (void)

/**
 *rief 启用 D-Cache
 *etails 开启 D-Cache
 */
__STATIC_FORCEINLINE void SCB_EnableDCache (void)

/**
 *rief 禁用 D-Cache
 *etails 关闭 D-Cache
 */
__STATIC_FORCEINLINE void SCB_DisableDCache (void)
```

2.1.6.4 缓存对系统性能的影响

使用 RA8 双核 MCU 的 CPU0 和 CPU1 中内置的 16 KB L1 指令缓存和 16 KB L1 数据缓存，可通过减少存储器延迟、增加数据吞吐量以及减少对外部存储器访问的依赖，显著影响系统性能。

这些缓存可用于内部和外部存储器。只有 M-AXI 接口访问可以被缓存。TCM 和 P-AHB 接口事务或访问不能被缓存。

用户可参考《使用带 Helium 的 CM85 核心实现 RA8 MCU 的高性能》应用笔记及应用项目，其中展示了使用 D-Cache 带来的性能提升。

2.2 外部存储器

当内部存储器容量不足时，RA8 双核通过外部存储器接口支持额外的数据和代码存储器，包括 QSPI Flash、OSPI Flash、OSPI RAM 和 SDRAM。此外，还提供 8 个 16 MB 的片选可寻址区域（CS 区域），用于连接额外的 SRAM 和存储器映射外设。

在 RA8 双核中，128 MB SDRAM 区域（0x6800_0000 – 0x6FFF_FFFF）专门用于 SDRAM 存储器接口，而 512 MB 地址空间（0x7000_0000 – 0x9FFF_FFFF）专门用于 OSPI 接口。




图 18. RA8 双核外部存储器接口地址映射

OSPI 区域通过 EOBI 访问，而 CS 区域和 SDRAM 区域通过 ECBI 访问。

Feature	Functional description
External buses	- CS area (ECBI): Connected to the external devices (external memory interface) - SDRAM area (ECBI): Connected to the SDRAM (external memory interface) - OSPI area (EOBI): Connected to the OSPI (external device interface)

图 19. RA8 双核外部存储器总线接口

2.2.1 SDRAM

在 RA8 双核 MCU 中，SDRAM 区域放置在地址范围 0x6800_0000 – 0x6FFF_FFFF。RA8 双核 MCU 的 SDRAM 控制器 (SDRAMC) 通过提供连接到外部 8 位、16 位或 32 位 SDRAM 器件的接口，扩展了芯片的存储器能力。

0x6FFF_FFFF. RA8 dual-core MCU's SDRAM Controller (SDRAMC) extends the memory capabilities of the chip by providing the interface to an external 8-bit, 16-bit, or 32-bit SDRAM device.

SDRAM 控制器支持 1、2 或 3 个周期的 CAS 延迟，从而根据频率优化读取访问。自刷新、掉电和深度掉电模式功能可用于在空闲期间降低功耗。

注意 1: 使用 SDRAM 时, BCLK 和 SDCLK 必须以相同的频率运行。

SDRAM 访问可通过 SDC 控制寄存器 (SDCCR) 启用或禁用。SDRAM 总线宽度也可通过 SDCCR 中的 BSIZE[1:0] 设置。即使运行被禁用, 刷新操作仍然可用。

默认情况下, SDRAM 的字节序模式为小端 (Little Endian); 该模式可通过 SDCMOD 寄存器的 EMODE 位配置。SDRAM 访问模式可通过 SDAMOD 中的 BE 位设置为连续访问。

为了控制 SDRAM, SDRAMC 为每个总线周期发出一个命令。命令由 SDCS、RAS、CAS、WE、CKE 和其他信号的组合定义。

Name	Abbreviation	Command	SDCS	RAS	CAS	WE	CKE		BA1	BA0
							n-1	n		
DESL	DSL	Device deselect	H	x	x	x	H	x	x	x
ACTV	ACT	Bank active	L	L	H	H	H	x	V	V
READ	RD	Read	L	H	L	H	H	x	V	V
WRIT	WRI	Write	L	H	L	L	H	x	V	V
PRE	PRE	Precharge	L	L	H	L	H	x	V	V
PALL	PRA	All bank precharge	L	L	H	L	H	x	x	x
REF	RFA	Auto-refresh	L	L	L	H	H	x	x	x
MRS	MRS	Mode register set	L	L	L	L	H	x	L	L
SELF	RFS	Self-refresh entry	L	L	L	H	H	L	x	x
SELF	RFX	Self-refresh end	H	x	x	x	L	H	x	x

Note: H = High level, L = Low level, V = Valid, x = Don't care.
n = Command issue cycle, n - 1 = 1 cycle before the command is issued.

图 20. RA8 双核 MCU 外部存储器 - SDRAM 命令

设置 SDRAMC 寄存器的条件: SDRAMC 寄存器只能在满足图 21 所示的所有条件时修改。

Function or operation	Registers	Conditions
Self-refresh	SDSELF ^{*1}	- SDRAM access is disabled (SDCCR.EXENB = 0^{*2}) - Auto-refresh operation is enabled (SDRFEN.RFEN = 1).
Auto-refresh	SDRFCR	Self-refresh operation is disabled (SDSELF.SFEN = 0)
	SDRFEN	- SDRAM access is disabled (SDCCR.EXENB = 0^{*2}) - Self-refresh operation is disabled (SDSELF.SFEN = 0).
Initialization sequence	SDIR ^{*1}	SDICR is not set yet, and the same conditions as for SDICR modification are satisfied
	SDICR ^{*1}	- Auto-refresh operation is disabled (SDRFEN.RFEN = 0) - Self-refresh operation is disabled (SDSELF.SFEN = 0).
Address register	SDADR	- SDRAM access is disabled (SDCCR.EXENB = 0^{*2}) - Auto-refresh operation is disabled (SDRFEN.RFEN = 0) - Self-refresh operation is disabled (SDSELF.SFEN = 0).
Timing register	SDTR	- Self-refresh operation is in progress (SDSELF.SFEN = 1) or - SDRAM access is disabled (SDCCR.EXENB = 0^{*2}) - Auto-refresh operation is disabled (SDRFEN.RFEN = 0) - Self-refresh operation is disabled (SDSELF.SFEN = 0).
Mode register	SDMOD ^{*1}	- SDRAM access is disabled (SDCCR.EXENB = 0^{*2}) - Self-refresh operation is disabled (SDSELF.SFEN = 0).

Note 1. Before modifying this register, confirm that all the status bits in SDSR are 0.
Note 2. After writing 0 to the EXENB bit, confirm that it is cleared to 0.

图 21. RA8 双核 - 外部存储器 - SDRAM 寄存器修改条件。初始化序列器：SDRAMC 具有一个序列器用于发出 SDRAM 初始化命令。复位后，SDRAM 初始化序列器发出一个全部组预充电命令，然后发出 n 次（n = 1 到 15）自动刷新命令。

SDRAM 初始化序列时序可通过 SDRAM 初始化时序寄存器设置。SDRAM 初始化序列可通过 SDRAM 初始化序列控制寄存器 (SDICR) 激活。

SDRAM 初始化序列可通过 SDRAM 初始化序列控制寄存器 (SDICR) 激活。

这些寄存器只能在满足图 21 所列条件时设置。

SDRAMC Setting Procedure




图 22. RA8 双核 - 外部存储器 SDRAMC 设置流程

Renesas FSP 在 CMSIS 数据结构中提供了映射所有外部总线控制寄存器的 C 头文件。Renesas FSP 提供了一个使用 FSP API 初始化 SDRAM 存储器控制器的示例。

2.2.2 八线 SPI 存储器 (Octal SPI)

在 RA8 双核 MCU 中，OSPI 区域映射到地址范围 (0x7000_0000 – 0x9FFF_FFFF)。OSPI 存储器接口符合 xSPI 协议。OSPI 符合 JEDEC 标准 JESD251（配置文件 1.0 和 2.0）、JESD251-1 和 JESD252。

OSPI 接口可以支持两个从设备，但一次只能访问一个存储器设备。数据传输速度最高可达 200 MB/s。提供了一个专用的传输目标 (Channel 0/1)，用于高效 DMA 传输。

The OSPI interface can support two slave devices. But only one memory device can be accessed at a time. Data can be transferred at up to 200Mbytes/sec. A dedicated transfer target is provided (Channel 1: GLCDC Bus master, Channel 2: Other Bus Master), suitable for Graphical applications.

RA8 双核系列支持符合 xSPI 的八线 SPI 接口，支持就地执行 (XIP) 和在线解密 (DOTF)。DOTF 功能使得应用程序代码或数据能够安全地存储在外部 OSPI Flash 中。

在线解密 (DOTF) 在存储器映射读取时支持。数据可以使用预先存储的已知密钥或运行时生成的密钥进行加密。

OSPI 器件可使用 OSPI 模块支持的 OSPI API 以及与 IDE 支持集成的 J-Link 驱动进行擦除和编程。

支持以下运行模式：

- 协议模式：
- 1/4/8 线 SDR/DDR（1S-1S-1S、4S-4D-4D、8D-8D-8D）
- 2/4 线 SDR（1S-2S-2S、2S-2S-2S、1S-4S-4S、4S-4S-4S）
- 可配置的地址长度
- 可配置的初始访问延迟周期
- 就地执行（XIP）模式

xSPI 主设备接口具有对外部 xSPI 从设备存储器发起事务的功能。它允许写入外部存储器中的寄存器或从中读取。该 xSPI 主设备支持存储器映射模式下的在线解密。

在存储器映射模式运行中，地址和数据字段的有效负载从系统总线信号传递。命令字段和大小的信息从配置的寄存器中传递。

System bus transaction	Format change mode	Command	Command size	Address	Address size	Data	Data size	Latency cycle
Write for slave n memory area	Normal	CMCFG2CSn. WRCMD[15:8]	1 byte	SAWADDR[x:0]	CMCFG0CSn. ADDSIZE[1:0]	SWDATA	Up to SAWLEN and SAWSIZE	CMCFG2CSn. WRLATE[4:0]
	8D-8D-8D profile 1.0	CMCFG2CSn. WRCMD[15:0]	2 bytes					
	8D-8D-8D profile 2.0 Command Modifier	CMCFG2CSn. WRCMD[15:8]	1 byte	{SAWADDR[27:4], 0000000000000b, SAWADDR[3:1]}	5 bytes			
	8D-8D-8D profile 2.0 Extended Command Modifier	CMCFG2CSn. WRCMD[15:13]	3 bits	{0b, SAWADDR[31:4], 0000000000000b, SAWADDR[3:1]}	45 bits			
Read for slave n memory area	Normal	CMCFG1CSn. RDCMD[15:8]	1 byte	SARADDR[x:0]	CMCFG0CSn. ADDSIZE[1:0]	SRDATA	Up to SARLEN and SARSIZE	CMCFG1CSn. RDLATE[4:0]
	8D-8D-8D profile 1.0	CMCFG1CSn. RDCMD[15:0]	2 bytes					
	8D-8D-8D profile 2.0 Command Modifier	CMCFG1CSn. RDCMD[15:8]	1 byte	{SARADDR[27:4], 0000000000000b, SARADDR[3:1]}	5 bytes			
	8D-8D-8D profile 2.0 Extended Command Modifier	CMCFG1CSn. RDCMD[15:13]	3 bits	{0b, SARADDR[31:4], 0000000000000b, SARADDR[3:1]}	45 bits			

Note: The MSByte of Address can be replaced with Address Replace Enable and Code bits (CMCFG0CSn.ADDRPEN[7:0]/ADDRPCDI[7:0]).

图 23. 存储器区域访问的 OSPI 存储器映射配置（n = 0, 1）规格

当配置为存储器映射模式时，OSPI 接口提供 DOTF 功能。这为存储在外部 SPI 器件中的信息提供了强大的保护层。

2.2.3 CS 可寻址存储空间

片选（CS）区域提供 8 个 16 MB 地址空间槽，用于存储器以及存储器映射外设。CS0 – CS7 的地址空间范围从 (0x60000000 – 0x67FFFFFF)。




图 24. RA8 双核 CS 区域存储器映射

外部 CS 区域的用例是为 MCU 提供超出其内部存储器的额外存储器容量。在需要更多存储空间的各种应用场景中，这个外部存储器空间非常有用。

在多处理器系统中，CS 区域可用于添加 FPGA 或 SOC 实现，作为 MCU 的子系统。MCU 可以通过接口连接到子系统。

RA8 双核 MCU 的 CS 区域可以在分离总线模式和地址/数据复用总线模式下运行。

分离总线模式:

在分离总线模式下，CS 区域控制器 (CSC) 与外部总线时钟 BCLK 同步运行。CS 寄存器中指定的操作周期（如等待周期）以 BCLK 周期计数。

正常访问：当 CSnMOD 寄存器中的 PRENB 和 PWENB 位设置为 0 以禁用页读和页写访问时，所有总线访问都被视为正常读写操作。

页访问：当 CSnMOD 中的 PRENB 和 PWENB 位设置为 1 以启用页读和页写访问时，页访问操作变为页读和页写。页访问仅适用于分离总线模式。

地址/数据复用总线模式:

当 CSnCR 中的地址/数据复用 I/O 接口选择位 (MPXEN) 设置为 1 时，地址和数据可通过对应区域的 D15 至 D00 引脚复用输入/输出。使用此模式可以减少连接到外部器件的引脚数量。

在地址/数据复用 I/O 空间访问期间，在地址输出周期中插入由 CSnWCR2 中的 AWAIT[1:0] 位指定的等待周期数后，数据通过相同的 I/O 引脚传输。

CS 区域提供外部等待功能。等待周期可以通过 WAIT 信号在正常访问周期等待长度之外进行扩展。

通过将 CSRECEN 中的恢复周期插入使能位设置为 1，可以在连续的外部总线访问之间插入恢复周期。

CS 区域提供写缓冲功能（外部总线）。在写访问中，通过在访问完成前将数据写入写缓冲区来释放主总线。

注意：有关详细的外部总线读写时序图，请参考相应 MCU 的硬件用户手册。

CS 区域控制寄存器用于在选择分离总线或复用地址/数据总线时配置不同外部总线宽度和字节序模式的操作。
7).

Bit	Symbol	Function	R/W
0	EXENB	Operation Enable 0: Disable operation 1: Enable operation	R/W
3:1	—	These bits are read as 0. The write value should be 0.	R/W
5:4	BSIZE[1:0]	External Bus Width Select 0 0: 16-bit bus space 0 1: 32-bit bus space 1 0: 8-bit bus space Others: Setting prohibited	R/W
7:6	—	These bits are read as 0. The write value should be 0.	R/W
8	EMODE	Endian Mode 0: Little endian 1: Big endian	R/W
11:9	—	These bits are read as 0. The write value should be 0.	R/W
12	MPXEN	Address/Data Multiplexed I/O Interface Select 0: Separate bus interface is selected for area n. 1: Address/data multiplexed I/O interface is selected for area n.	R/W
15:13	—	These bits are read as 0. The write value should be 0.	R/W

Note: S-TYPE-3, P-TYPE-3
Note 1. When n = 0, the value after reset is 1.

图 25. RA8 双核 - 外部存储器 - CS 区域控制寄存器修改

EXENB 位（操作使能）

EXENB 位启用相关 CS 区域的操作。MCU 复位时，仅区域 0 的操作被启用 (EXENB = 1)。其他区域的操作被禁用 (EXENB = 0)。

BSIZE[1:0] 位（外部总线宽度选择）

BSIZE[1:0] 位指定相关区域的数据总线宽度。

EMODE 位（字节序模式）

EMODE 位指定相关区域的字节序。Arm Cortex-M85 核心固定为小端顺序，因此指令代码只能分配到小端外部空间。

MPXEN 位（地址/数据复用 I/O 接口选择）

MPXEN 位为每个区域指定分离总线接口或地址/数据复用 I/O 接口。

CS 区域的 32 位、16 位和 8 位格式在小端和大端下的数据对齐控制，在硬件用户手册的字节序与数据对齐章节中有详细说明。

注意：BCLK（外部总线时钟）：最大 125 MHz（CSC 与 BCLK 同步运行）。

BCLK 引脚输出：频率与默认 BCLK 频率匹配。通过设置 BCKCR.BCLKDIV 位，可以提供 BCLK 的一半频率。

2.3 外部存储器总线接口

外部存储器总线接口实现处理器与外部存储器设备（如 RAM 或 Flash 存储器）之间的数据传输。外部存储器总线接口是管理片选、地址、数据和控制信号的关键组件。

Parameter	Specifications
External address space	- The external address space is divided into 8 CS areas (CS0 to CS7) and the SDRAM area (SDCS) for management. - Chip select signals can be output for each area. - The bus width can be set for each area. - Separate bus: Selectable to 8-bit, 16-bit or 32-bit bus space - Address/data multiplexed bus: Selectable to 8-bit or 16-bit bus space - Endian mode can be specified for each area. Big endian mode has the following restrictions. See section 15.2.5.1. Endianness Constraint for details.
CS area controller	- Recovery cycles can be inserted: - Read recovery: Up to 15 cycles - Write recovery: Up to 15 cycles - Cycle wait function: Wait for up to 31 cycles (for page access, up to 7 cycles) - Use wait control to set up: - Assertion and negation timing of chip select signals (CS0 to CS7) - Assertion timing of the read signal (RD) and write signals (WR0/WR and WR1) - Timing of data output starts and ends - Write access modes: - Single-write strobe mode and byte strobe mode Separate bus or address/data multiplexed bus can be set for each area.
SDRAM area controller	- Multiplexed output of row address and column address (8, 9, 10, or 11 bits) - Self-refresh and auto-refresh selectable - CAS latency can be specified from 1 to 3 cycles.
FIFO	FIFO number : 16 for Read Data and Write Data
Frequency	- The CS area controller (CSC) operates in synchronization with the external bus clock (BCLK)*¹ - The frequency of the EBCLK pin output is the same as BCLK by default. Half of the BCLK cycles can be supplied by setting the EBCLK Pin Output Select bit, BCKCR.BCLKDIV, in the External Bus Clock Control Register. For more information, see section 9, Clock Generation Circuit. - The SDRAM area controller (SDRAMC) operates in synchronization with the SDRAM clock (SDCLK).

Note 1. BCLK and SDCLK must operate at the same frequency when the SDRAM is in use.

图 26. RA8 双核 - 外部存储器总线接口

外部总线控制器仲裁来自 CPU M-AXI 总线、DMAC/DTC 总线、EDMAC 总线、GLCDC 总线、DRW 总线、MIPI 总线以及其他总线主设备的外部地址空间总线访问请求。

RA8 双核与外部存储器接口所需的物理信号列于图 27。有关更多详细信息，请参考用户手册中的外部总线章节。

Pin name	I/O	Related functions	Description
EBCLK, SDCLK* ¹	Output	CSC, SDRAMC	Clock output pin
A23 to A00* ²	Output	CSC, SDRAMC	Address output pins
D31 to D00 DQ31 to DQ00	I/O	CSC, SDRAMC	D31 to D00 are CSC data input/output pins. DQ31 to DQ00 are SDRAMC data input/output pins. - D31 to D00, DQ31 to DQ00 pins are enabled when the 32-bit bus space is specified. - D15 to D00, DQ15 to DQ00 pins are enabled when the 16-bit bus space is specified. - D07 to D00, DQ07 to DQ00 pins are enabled when the 8-bit bus space is specified.
BC0	Output	CSC	- Strobe signal that indicates (when low) that D07 to D00 are valid during access to an external address space in single-write strobe mode, active-low. - When an 8-bit bus space is specified, this output pin is always held low regardless of the write access mode.
BC1	Output	CSC	- Strobe signal that indicates (when low) that D15 to D08 are valid during access to an external address space in single-write strobe mode, active-low. - This pin is not used when the 8-bit bus space is specified.
BC2	Output	CSC	- Strobe signal that indicates (when low) that D23 to D16 are valid during access to an external address space in single-write strobe mode, active-low. - This pin is not used when the 8- or 16-bit bus space is specified.
BC3	Output	CSC	- Strobe signal that indicates (when low) that D31 to D24 are valid during access to an external address space in single-write strobe mode, active-low. - This pin is not used when the 8- or 16-bit bus space is specified.

图 27. RA8 双核 - 外部存储器总线引脚及其功能

Pin name	I/O	Related functions	Description
CS1 ^{*3}	Output	CSC	Chip select signal for area 1 (CS1), active-low
CS2 ^{*3}	Output	CSC	Chip select signal for area 2 (CS2), active-low
CS3 ^{*3}	Output	CSC	Chip select signal for area 3 (CS3), active-low
CS4	Output	CSC	Chip select signal for area 4 (CS4), active-low
CS5	Output	CSC	Chip select signal for area 5 (CS5), active-low
CS6	Output	CSC	Chip select signal for area 6 (CS6), active-low
CS7	Output	CSC	Chip select signal for area 7 (CS7), active-low
RD	Output	CSC	Strobe signal that indicates that a read from an external address space (CS0 to CS7) is in progress, active-low.
WR0/WR ^{*4}	Output	CSC	- WR0 signal is a strobe signal that indicates that a write to an external address space is in progress in byte strobe mode, and D07 to D00 are valid, active-low. - WR signal is a strobe signal that indicates that a write to an external address space is in progress in single-write strobe mode, active-low. - When an 8-bit bus space is specified, this output pin is held low during a write access regardless of the write access mode.
WR1	Output	CSC	- Strobe signal that indicates that D15 to D08 are valid during a write to an external address space in byte strobe mode, active-low. - This signal is invalid in single-write strobe mode. - This pin is not used when the 8-bit bus space is specified.
WR2	Output	CSC	- Strobe signal that indicates that D23 to D16 are valid during a write to an external address space in byte strobe mode, active-low. - This signal is invalid in single-write strobe mode. - This pin is not used when the 8- or 16-bit bus space is specified.
WR3	Output	CSC	- Strobe signal that indicates that D31 to D24 are valid during a write to an external address space in byte strobe mode, active-low. - This signal is invalid in single-write strobe mode. - This pin is not used when the 8- or 16-bit bus space is specified.
ALE	Output	CSC	Address latch signal when address/data multiplexed bus is selected.
WAIT	Input	CSC	Wait request signal used when accessing the external address space (CS0 to CS7), active-low
CKE	Output	SDRAMC	Clock enable signal
SDCS	Output	SDRAMC	Chip select signal, active-low
RAS	Output	SDRAMC	Row address strobe signal, active-low
CAS	Output	SDRAMC	Column address strobe signal, active-low
WE	Output	SDRAMC	Write enable signal, active-low
DQM0	Output	SDRAMC	I/O data mask enable signal for DQ07 to DQ00
DQM1	Output	SDRAMC	I/O data mask enable signal for DQ15 to DQ08
DQM2	Output	SDRAMC	I/O data mask enable signal for DQ23 to DQ16
DQM3	Output	SDRAMC	I/O data mask enable signal for DQ31 to DQ24

图 28. RA8 双核 - 外部存储器总线引脚及其功能

注意 1: EBCLK 和 SDCLK 引脚功能由 CS 区域控制器 (CSC) 和 SDRAMC 共享。同时使用 CSC 和 SDRAMC 时, SDCLK 引脚功能有效。

注意 2: A23 至 A00 引脚功能由 CSC 和 SDRAMC 共享。

仅使用 **CSC** 时: **A00** 和 **BC0** 引脚功能共享同一引脚, 根据区域不同, 在字节选通模式下为 **A00**, 在单写选通模式下为 **BC0**。

仅使用 **SDRAMC** 时: **A15** 至 **A00** 引脚功能有效。A00 和 DQM1 引脚功能共享同一引脚, 根据外部总线宽度, 其中一种功能生效。

注意 3: CS0 至 CS3 (CSC) 和 SDRAMC 引脚功能共享同一引脚。同时使用 CSC 和 SDRAMC 时, CS0 至 CS3 引脚功能无效。

注意 4: WR0 信号和 WR 信号相同。在单写选通模式下, WR0 信号被称为 WR。

外部总线具有数据对齐功能, 用于控制在访问外部地址空间时使用数据总线的哪些字节 (D31-D24、D23-D16、D15-D08、D07-D00)。

FSP 配置器视图

从 FSP 的角度, 相同的信号也可以在配置器的 Pins 选项卡 > Peripherals > ExBus:Bus > Bus 下看到。




图 29. RA8 双核 - 使用 FSP 配置器查看外部存储器总线引脚

对于 SDRAM 引脚, 从 FSP 的角度, 相同的信号也可以在配置器的 Pins 选项卡 > Peripherals > ExBus:SDRAM > SDRAM 下看到。




图 30. RA8 双核 - 外部存储器总线引脚及其功能

2.4 如何接口外部存储器

可以连接到 RA8 双核 MCU 的典型外部存储器包括 SDRAM、OSPI Flash 和 QSPI Flash。RA8 双核提供额外的 128 MB（16 MB x 8）CS 区域。




图 31. RA8 双核 - 外部存储器接口概览

RA8 双核具有专用的 SDRAM 控制器和带总线控制器的 OSPI 总线接口单元，通过该接口可以连接外部 SDRAM、OSPI RAM、OSPI Flash 或 QSPI Flash 存储器。

对于将 OSPI Flash 连接到 RA8 双核 MCU，它使用外部八线总线接口 (EOBI)，这是一个串行接口。图 32 展示了外部存储器 OSPI 接口的高层框图。





图 32. RA8 双核 - 外部存储器 - OSPI 接口概览

图 33 显示了用于连接 MCU 到 OSPI 存储器的引脚名称和功能。

Pin name	I/O	Function
OM_n_SCLK	Output	Clock positive
OM_n_SCLKN	Output	Clock negative
OM_n_CS0	Output	Chip select for slave 0
OM_n_CS1	Output	Chip select for slave 1
OM_n_DQS	I/O	Read data strobe/write data mask
OM_n_SIO0	I/O	Data 0 input/output
OM_n_SIO1	I/O	Data 1 input/output
OM_n_SIO2	I/O	Data 2 input/output
OM_n_SIO3	I/O	Data 3 input/output
OM_n_SIO4	I/O	Data 4 input/output
OM_n_SIO5	I/O	Data 5 input/output
OM_n_SIO6	I/O	Data 6 input/output
OM_n_SIO7	I/O	Data 7 input/output
OM_n_RESET	Output	Master reset status for slave 0, 1
OM_n_RST01	Input	Slave reset status for slave 1
OM_n_ECSINT1	Input	Interrupt for slave 1/error correction status for slave 1
OM_n_WP1	Output	Write protect for slave 1

图 33. RA8 双核 - 外部存储器 OSPI 总线引脚和功能

EK-RA8P1 的 OSPI 接口示例截图如图 34 所示。有关将 OSPI Flash 连接到 RA8P1 MCU 的更详细示例，请参考 EK-RA8P1 的原理图。



R01AN7880EU0101 Rev.1.01
Oct.15.25




图 35. RA8P1 SDRAM 存储器接口示例

2.5 RA8 双核 MCU 支持的外部存储器类型

RA8 双核系列 MCU 支持符合 xSPI 的八线 SPI (OSPI) 接口，支持就地执行 (XIP) 和在线解密 (DOTF)。OSPI 接口符合 JEDEC 标准 JESD251、JESD251-1 和 JESD252。

RA8 双核系列兼容所有符合 JESD251 标准的 Flash 器件，同时支持 Octal Flash & Octal RAM 以及 HyperFlash & HyperRAM 器件。

以下 RA8 双核系列 MCU 已经过测试并确认与以下存储器型号兼容。

类别	供应商	型号
RAM	JSC	JSC28SSU8AGDY
	Cypress	S27KL0641
Flash	Infineon	S28HS512TGABHI01
	ISSI	IS25LX032/64/128
	Macronix	MX25LM51245G
	Macronix	MX25UW512454G
	Cypress	S26KL512S
	Micron (XccelaFlash)	MT25QL128ABA /
	Micron (XccelaFlash)	MT35XL512ABA
	Micron (XccelaFlash)	MT25QL128ABA /
	Micron (XccelaFlash)	MT35XL512ABA
Flash	Cypress	S25FS512S

	Macronix	MX25R1635F
--	----------	------------

3. 系统设计中的存储器考量

使用有限存储器资源设计基于 MCU 的系统需要仔细整合内部和外部存储器，以最大化性能和存储效率。内部存储器位于 MCU 芯片之内，而外部存储器连接到 MCU 的外部总线接口。

存储器的选择显著影响系统的性能、成本和整体能力。在为基于 MCU 的应用选择存储器时，需要评估的重要因素包括存储器类型、容量、速度和功耗。

3.1 系统设计中的内部存储器选择

内部存储器相比外部存储器具有多项优势，主要是因为它靠近 CPU，能够实现更快的读写操作并提升整体系统性能。它也比外部替代方案消耗更少的功耗。

内部存储器也比外部替代方案消耗更少的功耗，使其非常适合低功耗和电池供电的设备。此外，许多 MCU 集成了存储器保护机制，增强了安全性和可靠性。

尽管有其优势，内部存储器也有一些局限性。其容量是固定的，对于需要大量存储空间或复杂固件的应用来说可能不够。扩展存储器通常需要更换为具有更多内部存储器的不同 MCU。

最终，决定是否仅使用内部存储器取决于应用在性能、能效、存储容量和成本方面的要求。在许多情况下，结合内部和外部存储器的混合存储器方案提供了最佳平衡。

对于小型到中型的应用，特别是那些没有高要求的图形或图像处理需求的应用，仅内部存储器可能就足够了。凭借高达 1 MB 的程序存储器和 2 MB 的 SRAM，大多数标准嵌入式应用可以在不需要外部存储器的情况下高效运行。

内部存储器类型	大小	用途说明、特性
代码存储器	1 MB	存储引导加载程序代码、程序代码（固件）、只读数据。
SRAM	1664 KB	SRAM 存储器用于存储运行时操作所需的数据、变量和缓冲区。支持快速读写。
ITCM	128 KB	紧耦合指令存储器，直接连接到 CPU0 核心。支持对时间敏感代码的低延迟访问。
CTCM	64 KB	紧耦合代码存储器，直接连接到 CPU1 核心。支持对时间敏感代码的低延迟访问。
DTCM	128 KB	紧耦合数据存储器，直接连接到 CPU0 核心。用于对关键数据进行更快、确定性的访问。
		需要快速上下文切换的 RTOS 系统可利用 DTCM 高效存储和管理上下文切换数据。

STCM		紧耦合数据存储器，直接连接到 CPU1 核心。用于 CPU1 关键数据的快速、确定性访问。
指令缓存 (I-Cache)	16 KB	通过存储频繁访问的程序指令来提高 MCU 的执行速度和效率。
代码缓存 (C-Cache)	16 KB	通过存储频繁访问的程序代码来提高 CPU1 的执行速度和效率。
数据缓存 (D-Cache)	16 KB	更快的数据访问，减少延迟。支持写回或写透策略。用于 CPU0。
系统缓存 (S-Cache)	16 KB	更快的数据访问，减少延迟。支持写回或写透策略。用于 CPU1。

3.2 系统设计中的外部存储器选择

根据具体的应用需求，系统可能仅使用内部存储器就能高效运行，也可能需要结合内部和外部存储器。对于具有大量数据存储需求的应用，外部存储器变得必不可少。

例如，在利用图形加速器模块的图像处理或图形应用中，内部 SRAM 可能仅支持低分辨率显示器的帧缓冲区。当处理高分辨率显示器时，可能需要外部 SDRAM 来存储帧缓冲区。

在高级图形用例中，大型图像文件可以外部存储在 QSPI 或 OSPI Flash 存储器中，释放内部代码 Flash 用于关键的应用程序代码。这种设置增强了存储容量，同时保持了快速的代码执行速度。

当集成外部存储器（如 SDRAM 或 QSPI/OSPI Flash）时，访问延迟成为一个重要的考虑因素，因为它会影响系统性能。为了解决这个问题，可以通过使用缓存来进一步提升性能。

表 4. RA8 双核外部存储器选择选项

外部存储器类型	大小	用途说明、特性
OSPI Flash 存储器接口*	256 MB x2	EOBI OSPI 存储器接口可支持最多 2 个 256 MB 器件槽。可用于 OSPI Flash，支持 XIP 和 DOTF。
OSPI RAM 存储器接口* OSPI RAM 存储器接口*	256 MB x2	EOBI OSPI 存储器接口可支持最多 2 个 256 MB 器件槽。可用于 OSPI RAM 高速数据缓冲。
QSPI Flash 存储器接口*	256 MB x2	EOBI OSPI 存储器接口可支持最多 2 个 256 MB 器件槽。可用于 QSPI Flash 额外代码/数据存储。
SDRAM 存储器	128 MB	专用 SDRAM 存储器接口，连接外部 8 位、16 位或 32 位 SDRAM 器件。
CS 区域	8 x 16 MB	8 个 16 MB 地址空间槽，用于存储器和存储器映射外设。地址范围 (0x60000000-0x67FFFFFF)。

注意：*这里只有 2 个槽可用，物理上安装时可以是 OSPI Flash、OSPI RAM 或 QSPI Flash。

4. TrustZone 与安全存储器管理

RA8 双核上的 Arm TrustZone 功能将系统分为安全和非安全部分。安全应用程序可以访问安全和非安全资源。非安全应用程序只能访问非安全资源。

系统还具有两个访问级别：1) 特权级（Privileged）和 2) 非特权级（Unprivileged）。特权模式可以访问所有内容。非特权模式只能访问有限的区域。

Armv8-M 架构的 TrustZone 实现包括两个关键组件：1) 安全属性单元（SAU）和 2) 实现定义属性单元（IDAU）。它们共同将内存地址空间划分为安全和非安全区域。

在安全区域内，存储器进一步分为：

- 安全（S）：保留给仅由可信（安全）软件或安全主设备访问的存储器和外设。
- 非安全可调用（NSC）：一个专门的安全区域，包含安全网关（SG）指令。这些指令使得从非安全状态到安全状态的受控转换成为可能。
- 非安全（NS）：可由系统上运行的安全和非安全软件访问的存储器和外设。

实现定义属性单元（IDAU）

实现定义属性单元（IDAU）使用地址位 [28] 来区分代码、SRAM 和外设的安全别名区域和非安全别名区域。安全代码和安全 SRAM 区域都通过该机制映射到各自的非安全别名区域。

主设备安全属性单元（MSAU）

存储器安全属性单元（MSAU）作为非 CPU 主设备的 IDAU，为这些组件定义了系统特定的安全地址映射。它区分非 CPU 总线主设备（如 DMAC 和 DTC）的安全和非安全访问。




图 36. RA8 双核 - IDAU 和 MSAU 定义的安全映射

Armv8-M TrustZone 安全概述

- 安全属性单元：
 - 实现了 IDAU 和 SAU（8 个区域）来定义安全/非安全区域。
 - MSAU 处理非 CPU 主设备的安全。
- 存储器区域安全设置：
 - 代码 MRAM、SiP Flash、CM33 TCM、SRAM 和 VBATT 备份寄存器：每个支持最多 2 个区域（安全和非安全）。
 - 外设：
 - 安全设置可按每个单元或通道单独应用。
- 预定义的非安全区域：
 - CSC、SDRAM、OPSI0 和 OPSI1（仅限标准产品）默认设置为非安全。

TrustZone 的 MRAM 保护

TrustZone 内的 MRAM 保护仅在启用安全的器件上可用。为了符合 TrustZone 规范，MRAM 实现了四种保护机制，防止对安全资源的未授权访问。

- MRAM 区域的保护（程序访问）
- 额外 MRAM 区域的保护（程序访问）
- MRAM 区域的保护（读访问）
- MRAM 控制寄存器的保护

SRAM 的 TrustZone 过滤器

SRAM 寄存器可以被分配一个安全属性（SA），以将访问定义为安全或非安全。

- 如果 SA 将 SRAM 寄存器标记为安全，则任何非安全访问都会被 TrustZone 过滤器阻止，该过滤器会检测到违规并阻止访问。
- 类似地，如果 SA 将其标记为非安全，则任何安全访问也会被 TrustZone 过滤器阻止。

Filter.

注意：一个单一的安全属性设置适用于所有 SRAM 寄存器，不能单独为每个寄存器设置。

SA	Transaction	Write access	Read access
Secure	Secure	Permitted	Permitted
	Non-secure	Protected (TrustZone Filter error)	Protected (TrustZone Filter error)
Non-secure	Secure	Protected (TrustZone Filter error)	Protected (TrustZone Filter error)
	Non-secure	Permitted	Permitted

图 37. 寄存器保护

SRAM0、SRAM1、SRAM2 和 SRAM3 区域可以各自独立配置为安全或非安全。这些区域的访问权限如下。

SRAM 存储器的 TrustZone 过滤错误会产生中断以通知系统。

SA	Transaction	Write access	Read access
Secure	Secure	Permitted	Permit
	Non-secure	Protected (TrustZone Filter error)	Protected (TrustZone Filter error)
Non-secure	Secure	Protected (TrustZone Filter error)	Protected (TrustZone Filter error)
	Non-secure	Permitted	Permitted

图 38. 存储器保护

注意：有关在双核应用开发中使用 TrustZone 和存储器分区的更多详细信息，请参见《TrustZone 应用笔记》。

5. 低功耗模式与存储器管理

RA8 双核 MCU 提供多种低功耗模式，旨在降低功耗。在软件待机模式（Software Standby）下，MCU 核心停止，外设被禁用，时钟源被关闭。尽管如此，片上 SRAM 和 TCM 的内容可以被保留（取决于配置）。

相比之下，深度软件待机模式（Deep Software Standby）会关闭包括片上 SRAM 在内的整个 MCU，实现最低的功耗。然而，这也意味着 SRAM 内容在唤醒后会丢失。

5.1 低功耗模式下存储器模块的运行状态

表 5. RA8 双核 - 低功耗模式下存储器模块的状态

模块	软件待机模式 (SSTBY)	深度软件待机模式 (DSTBY)		
	SSTBY	DSTBY1	DSTBY2	DSTBY3
外部总线 (EBCLK)	停止（保留）	停止（保留）		
CPU	停止（保留）	停止（未定义）		
TCM (SRAM)	停止（保留）*15	停止（未定义）		
用户 SRAM	停止（保留）*13	停止（未定义）		
备份寄存器	停止（保留）	停止（保留）		
MRAM	停止（保留）	停止（保留）		

注意 13：如果 PDRAMSCR0.RKEEPn 位设置为 0，则目标用户 SRAM 的内容不被保留。注意 14：如果 PDRAMSCR1.RKEEPn 位设置为 0，则目标 TCM 的内容不被保留。

5.2 处理器低功耗模式的运行状态

表 6. RA8 双核处理器在低功耗模式下的状态

Item	CPU _n Sleep mode		CPU _n Deep Sleep mode	
	n = 0 (CPU0)	n = 1 (CPU1)	n = 0 (CPU0)	n = 1 (CPU1)
Transition condition	WFI instruction after set CPU0.SCR. SLEEPDEEP = 0.	WFI instruction after set CPU1.SCR. SLEEPDEEP = 0.	WFI instruction after set CPU0.SCR. SLEEPDEEP = 1	WFI instruction after set CPU1.SCR. SLEEPDEEP = 1
Canceling method	All interrupts. Any reset available in the mode.	All interrupts. Any reset available in the mode.	All interrupts. Any reset available in the mode.	All interrupts. Any reset available in the mode.
State after cancellation by an interrupt	Program execution state (interrupt processing)	Program execution state (interrupt processing)	Program execution state (interrupt processing)	Program execution state (interrupt processing)
State after cancellation by a reset	Reset state	Reset state	Reset state	Reset state
CPU0	Stop (Retained)	—	Stop (Retained)	—
CPU0 TCM (SRAM)	—	—	Stop (Retained)*4	—
DMA Controller 0 (DMAC0)	Selectable	—	Selectable	—
Data Transfer Controller 0 (DTC0)	Selectable	—	Selectable	—
Watchdog Timer 0 (WDT0)	Selectable*1	—	Selectable*1	—
CPU1	—	Stop (Retained)	—	Stop (Retained)
DMA Controller 1 (DMAC1)	—	Selectable	—	Selectable

5.3 存储器模块的电源门控与时钟门控

功耗可以通过多种方式降低，包括设置时钟分频器、控制 EBCLK 输出、控制 SDCLK 输出、停止模块、电源门控控制、选择运行电源模式和调节时钟频率。

表 7. RA8 双核 - 低功耗模式下存储器模块的状态

Parameter	Specification
Reducing power consumption by switching clock signals	The frequency division ratio can be selected independently for the system clock, peripheral module clock, external bus clock, and MRAM interface clock.*1
EBCLK output control	BCLK output or high-level output can be selected.
SDCLK output control	SDCLK output or high-level output can be selected.
Module-stop	Functions can be stopped independently for each peripheral module.
Power gating control	This function can be controlled the power state of the power domain. - Control the turning On/OFF for the power domain - Control the retention of specific circuits during power gating
Processor low power modes	- CPU Sleep mode - CPU Deep Sleep mode
Low power modes	- Software Standby mode*2 - Deep Software Standby mode1, 2, 3*2

Note 1. For details, see [section 9, Clock Generation Circuit](#).
Note 2. This mode is not supported in external VDD mode.

5.4 低功耗模式与 SDRAM

在进入软件待机或深度软件待机之前，必须调用 R_BSP_SdramSelfRefreshEnable() 函数将 SDRAM 切换到自刷新模式，以便在低功耗期间保留其内容。

如果从深度软件待机中恢复（或任何需要保留 SDRAM 内容的情况），用户应在引脚初始化之前首先调用 R_BSP_SdramInit(false)，然后在引脚初始化之后调用 R_BSP_SdramSelfRefreshDisable() 以恢复正常运行。

6. 使用 FSP 配置器配置双核 MCU 存储器

Renesas FSP 通过其配置工具提供直观的存储器配置支持。用户可以轻松配置各种存储器类型，如选项存储器、SDRAM、缓存、OSPI 存储器等，确保为双核应用最佳地分配存储器资源。

6.1 基于 FSP 的 RA 双核 MCU 存储器配置

FSP 配置器中的 BSP 选项卡允许开发者轻松配置 SDRAM 设置，包括时序参数、初始化选项、启用/禁用支持、字节序模式、连续访问模式以及自刷新控制。

Property	Value
> R7KA8P1KFLCAC	
> RA8P1	
▼ RA8P1 Family	
▼ SDRAM	
> Timings	
> Initialization	
SDRAM Support	Disabled
Address Multiplex Shift	9-bit shift
Endian Mode	Little Endian
Continuous Access Mode	Enabled
Bus Width	32-bit
> Security	
> OFS0 register settings	
> OFS1_SEL register settings	
> OFS1 register settings	
> OFS2 register settings	
> Block Protection Settings (BPS)	
> Permanent Block Protection Settings (PBPS)	
> First Stage Bootloader (FSBL)	
> Clocks	
▼ Cache settings	
Data cache	Disabled
Enable inline BSP IRQ functions	Enabled
Dual Bank Mode	Disabled
Main Oscillator Wait Time	8163 cycles
▼ RA Common	
Main stack size (bytes)	0x400
Heap size (bytes)	0

图 39. 使用 BSP 选项卡进行存储器配置

此外，在 **Stacks** 选项卡下，OSPI 存储器可以配置具有存储器预取、XiP（就地执行）、DMAC、自动校准和 DOTF 支持等功能。配置器还可以详细配置协议模式和时序参数。

Properties

Problems

Smart Browser

Console

Search

Memory

g_ospi0 OSPI Flash (r_ospi_b)

Settings

API Info

Property

Value

Common

Memory-mapping Support

Parameter Checking

DMAC Support

Autocalibration Support

DOTF Support

Module g_ospi0 OSPI Flash (r_ospi_b)

General

Name

Unit

Channel

Initial Protocol Mode

Initial Address Bytes

Write Status Bit

Write Enable Bit

Sector Erase Size

Block Erase Size

Command Set Table

Command Set Table Length

Defaults

High-speed Mode

Chip Select Timing Setting

XiP Mode

XiP Enter Code

XiP Exit Code

DOTF

Name

AES Key

AES IV

AES Key Length

Key Format

Decryption start address

Decryption end address

Pins

图 40. 使用 Stacks 选项卡进行 OSPI 存储器配置

此外，Pins 选项卡允许配置与外部存储器接口相关的设置，如 SDRAM、OSPI 和外部存储器总线。用户可以为地址和数据总线、芯片选择信号和控制线分配引脚。

6.2 SDRAM 存储器启动配置与初始化




图 41. 使用 Pins 选项卡进行 SDRAM 存储器配置

板级支持包（BSP）支持在包含 SDRAM 功能的 RA8 双核上使用外部 SDRAM 模块。SDRAM 可通过 RA 配置器中的 BSP 选项卡启用和配置。

BSP 不会初始化 SDRAM 中的任何存储器段。用户需要负责初始化存储在 SDRAM 中的任何代码或数据。

6.3 双核存储器选择及其配置

e2 studio 提供基于 GUI 的存储器配置选项，用户可以添加/修改 2 个核心和需要可选择存储器区域的应用程序的存储器分区。

Memories					Generate Project Content
Name	Start	Size	Core	Security	
RAM_NS	0x32000000	0x1D4000		Non-secure	Add Partition
> RAM	0x22000000	0x1D4000		Secure	Remove Partition
FLASH_NS	0x12000000	0x100000		Non-secure	Clear Partitions
> FLASH	0x02000000	0x100000		Secure	Sort Partitions
DATA_FLASH_NS	0x37000000	0x0		Non-secure	
> DATA_FLASH	0x27000000	0x0		Secure	
> SDRAM	0x68000000	0x8000000			
> OSPI0_CS0	0x80000000	0x10000000			
> OSPI0_CS1	0x90000000	0x10000000			
> OSPI1_CS0	0x70000000	0x8000000			
> OSPI1_CS1	0x78000000	0x8000000			
> OPTION_SETTING_OFS0	0x02C9F040	0x4		Secure	
> OPTION_SETTING_OFS2	0x02C9F044	0x4		Secure	
> OPTION_SETTING_SAS	0x02C9F074	0x4		Secure	
> OPTION_SETTING_OFS1	0x12C9F4C0	0x4		Non-secure	
> OPTION_SETTING_OFS1_SEC	0x02C9F0C0	0x4		Secure	
> OPTION_SETTING_OFS1_SEL	0x02C9F120	0x4		Secure	
> OPTION_SETTING_OFS3	0x12C9F4C4	0x4		Non-secure	
> OPTION_SETTING_OFS3_SEC	0x02C9F0C4	0x4		Secure	
> OPTION_SETTING_OFS3_SEL	0x02C9F124	0x4		Secure	
> OPTION_SETTING_BPS	0x12C9F600	0x80		Non-secure	
> OPTION_SETTING_BPS_SEC	0x02C9F200	0x80		Secure	
> OPTION_SETTING_OTP_PBPS_SEC	0x02E07700	0x80		Secure	
> OPTION_SETTING_OTP_PBPS	0x12E07780	0x80		Non-secure	
> ITCM_NS	0x10000000	0x20000	CPU0	Non-secure	
> ITCM	0x00000000	0x20000	CPU0	Secure	
> DTCM_NS	0x30000000	0x20000	CPU0	Non-secure	
> DTCM	0x20000000	0x20000	CPU0	Secure	
> CTCM_NS	0x10000000	0x10000	CPU1	Non-secure	
> CTCM	0x00000000	0x10000	CPU1	Secure	
> STCM_NS	0x30000000	0x10000	CPU1	Non-secure	
> STCM	0x20000000	0x10000	CPU1	Secure	

图 42. RA8 双核 - 使用 IDE 进行存储器分区

FSP 配置器提供图形界面，用于可视化和配置双核 MCU 的存储器分配，支持 CPU0 和 CPU1。从解决方案项目生成的 solution.xml 包含两个核心的配置数据。

配置视图包括存储器类型，如 SRAM、FLASH (MRAM)、SDRAM、选项设置、QSPI、OSPI、ITCM 和 DTCM，所有这些都按安全和非安全区域及其对每个核心的可访问性进行分类。

在构建解决方案或应用程序之前，用户可以定义 CPU0 和 CPU1 之间的存储器分配方式。这些设置构成了代码编译和链接的基础，生成的代码反映了这些存储器分区。

6.4 确保 RA8 双核中的数据一致性

在 RA8 双核中，共享内存区域是 CPU0 和 CPU1 核心均可访问的存储器区域。当这些核心同时读取和写入同一存储器区域时，可能发生竞争条件，导致数据损坏或不一致。

- 同步机制（如互斥锁、信号量或核间中断）以确保一次只有一个核心访问共享区域，或者访问是适当排序的。
- 原子操作（在可能的情况下）以安全地执行读-修改-写操作。

这些技术在核间通信期间至关重要，因为共享数据的一致性和正确性非常关键。

7. 核间通信（IPC）与共享内存

在 RA8 双核中，IPC 实现两个核心（通常是 CPU0 和 CPU1）之间的高效数据交换和同步。IPC 机制对于在多核系统中共享资源和确保实时响应能力至关重要。

RA8 双核中的 IPC 包括共享内存、硬件信号量、中断和消息传递等功能。这使得核心能够在不干扰彼此运行的情况下进行通信。

7.1 核心之间的通信机制

为了确保对共享内存的独占访问，IPC 提供了多种基于信号量的锁定机制。开发者可以选择在两个核心之间实现独立或共享的硬件信号量（Sph），以满足应用要求。

为了实现高效的数据交换，IPC 还包括 FIFO 缓冲区等机制。例如，CPU0 可以使用只写 FIFO，而 CPU1 从中读取，反之亦然。这允许直接的单向数据传输。

7.2 共享内存设置与限制

IPC 具有用于执行信号量的寄存器，以实现 CPU0 和 CPU1 之间的同步和独占控制。该寄存器仅指示状态，不提供任何对共享内存的硬件保护。

该寄存器的安全性取决于 IPCSAR。该寄存器的特权取决于 IPCPAR。

注意：有关 IPC 和共享内存的更多详细信息，请参考应用笔记《RA8 双核 MCU 中的核间通信》。

8. 如何解读 RA8 双核 MCU 的电气特性

RA8 双核 MCU 及其外设的电气特性是嵌入式系统设计中的关键考虑因素。这些特性包括电压等级、电流要求、时序规格和温度范围。

电压等级：供电电压（Vcc/Vdd）：为 RA8 双核及其外设供电所需的电压等级。通常以伏特（V）为单位，应在 MCU 的可接受范围内。

I/O 电压等级：VIH、VIL、VOH、VOL 是 MCU 输入和输出引脚运行的电压等级。RA8 双核 MCU 支持不同的 I/O 电压等级（如 3.3V 或 5V）。将 I/O 电压与所连接的外设匹配非常重要。

电流要求：供电电流（Icc/Idd）：MCU 及其外设的运行期间消耗的电流。这包括静态（静态）和动态（动态）电流。

I/O 引脚电流：每个 I/O 引脚可以源出或吸入的最大电流。此规格对于驱动外部设备或与其他组件接口至关重要。

输出驱动强度：输出电流驱动：I/O 引脚可以源出或吸入的最大电流。驱动更高阻抗的负载需要更高的驱动强度。

时序规格：

建立和保持时间：数据建立和保持时间的时序要求，特别适用于同步通信接口，如 SPI/QSPI/OSPI 和 I2C。

访问时间：存储器响应读或写操作所需的时间。访问时间会影响 MCU 的整体性能，尤其是在实时应用中。

电源管理：低功耗模式 - 有关不同低功耗模式及其相应电流消耗的信息。

I/O 施密特触发器输入：施密特触发器输入的规格，通常用于噪声输入信号。

擦除时间：擦除 Flash 存储器的一个块或扇区所需的时间。擦除时间可能因 MCU 和所使用的存储器技术而异。

工作温度范围：MCU 及其外设能够保证可靠运行的温度范围。

8.1 如何阅读 MCU 用户手册中规定的电气特性

RA8 双核 MCU 用户手册中有一个电气特性章节，包含多个类别。本文档中，我们简要描述了电气特性以及如何阅读这些特性。

- 绝对最大额定值 • DC 特性
 - Tj/Ta 定义
 - I/O VIH, VIL - I/O IOH, IOL

- I/O VOH, VOL 及其他特性
- 运行和待机电流
- VCC 上升和下降梯度及纹波频率
- 热特性
- AC 特性
 - 频率
 - 时钟时序
 - 复位时序
 - 唤醒时序
 - 总线时序
 - OSPI 时序及更多
- 外设（如 USB、MIP ADC、Flash 存储器）特性等。

绝对最大额定值：MCU 电气特性中定义各种电气和环境参数最大限制的规格，超过这些限制可能会导致 MCU 损坏。

表 8. RA8 双核绝对最大额定值

Parameter	Symbol	Value	Unit
Power supply voltage	VCC, VCC_DCDC ^{*2}	-0.3 to +4.0	V
	VCC2	Standard Product	-0.3 to +4.0
		SiP Product	-0.3 to +2.5
External power supply voltage	VCL	-0.3 to +1.2	V
VBATT power supply voltage	VBATT	-0.3 to +4.0	V
Input voltage (except for 5 V-tolerant ports ^{*1})	V _{in}	-0.3 to VCC + 0.3, -0.3 to VCC2 + 0.3, -0.3 to VCC_USB + 0.3 or -0.3 to VBATT_R + 0.3	V
Input voltage (5 V-tolerant ports ^{*1})	V _{in}	-0.3 to + VCC + 4.0 (max. 5.8) or -0.3 to + VCC2 + 4.0 (max. 5.8)	V
Reference power supply voltage	VREFH/VREFH0	-0.3 to AVCC0 + 0.3	V
USBFS power supply voltage	VCC_USB	-0.3 to +4.0	V
USBHS power supply voltage	VCC_USBHS	-0.3 to +4.0	V
USBHS analog power supply voltage	AVCC_USBHS	-0.3 to +4.0	V
MIPI PHY analog power supply voltage	AVCC_MIPI	-0.3 to +4.0	V
MIPI PHY power supply voltage	VCC18_MIPI	-0.3 to +2.5	V
Analog power supply voltage	AVCC0	-0.3 to +4.0	V
Analog input voltage	V _{AN}	-0.3 to AVCC0 + 0.3	V
Operating junction temperature ^{*3 *4 *5}	T _{opj}	0 to 95 or -40 to +105	°C
Storage temperature	T _{stg}	-55 to +125	°C

Note 1. Ports P204, P205, P303, P407 to P413, P511, P512, P514, P515 and P708 to P715 are 5 V tolerant.

Note 2. Connect VCC_DCDC to VCC.

Note 3. See [section 70.2.1. Tj/Ta Definition](#).

Note 4. Contact a Renesas Electronics sales office for information on derating operation when Tj = +95 °C to +125 °C. Derating is the systematic reduction of load for improved reliability.

Note 5. The lower and upper limit of operating junction temperature depend on the product. For details, see [section 1.3. Part Numbering](#).

尽管 MCU 可以承受绝对最大额定值，但对于某些外设来说，为了确保可靠运行，强烈建议在推荐的工作电压范围内运行 MCU。

表 9. RA8 双核推荐运行额定值

Parameter	Symbol		Min	Typ	Max	Unit	
Power supply voltages	VCC, VCC_DCDC	Other than the following	1.62	—	3.63	V	
		When ESWM is used	2.30	—	3.63	V	
		When SDRAM is used	3.00	—	3.63	V	
	VCC2	Standard Product	Other than the following	1.62	—	3.63	V
			When ESWM is used	2.30	—	3.63	V
			When SDRAM is used	3.00	—	3.63	V
			SiP Product	1.70	—	2.00	V
	VCL	When external VDD is used*2	voltage range 1	0.92	—	0.99	V
			voltage range 2	0.87	—	0.99	V
		When DCDC is used (High-speed mode)	VSCR_1	—	0.95	—	V
			VSCR_2	—	0.925	—	V
		When DCDC is used (Software Standby mode)	SVSCR_1	—	0.95	—	V
			SVSCR_2	—	0.925	—	V
			SVSCR_3	—	0.825	—	V
			SVSCR_4	—	0.765	—	V
SVSCR_5			—	0.715	—	V	
VSS, VSS_DCDC		—	0	—	V		
USB power supply voltages	VCC_USB, VCC_USBHS, AVCC_USBHS	When USB is not used	1.62	—	3.63	V	
		When USB is used	3.00	—	3.60	V	
	VSS_USB, VSS1_USBHS, VSS2_USBHS		—	0	—	V	
MIPI PHY power supply voltages	VCC18_MIPI		1.65	1.80	1.95	V	
	AVCC_MIPI		2.90	—	3.60	V	
	VSS_MIPI		—	0	—	V	
VBATT power supply voltage	VBATT		1.62	—	3.63	V	
Analog power supply voltages	AVCC0*1	Other than the following	1.62	—	3.63	V	
		When Channel dedicated sample-and-hold circuit is used	2.70	—	3.63	V	
	AVSS0		—	0	—	V	

Note 1. When the A/D converter, the D/A converter and the High-Speed Analog Comparator are not in use, do not leave the AVCC0, VREFH/VREFH0, AVSS0, and VREFL/VREFL0 pins open. Connect the AVCC0 and VREFH/VREFH0 pins to VCC, and the AVSS0 and VREFL/VREFL0 pins to VSS, respectively.

Note 2. VCL voltage must never be higher than VCC voltage.

DC 特性

T_j/T_a 定义：允许的工作结温（也称为 **T_j** 或 **T_j(max)**）是 **MCU DC** 特性中的一个重要参数。它定义了 **MCU** 硅芯片在保持可靠运行的同时可以达到的最高温度。

Parameter	Symbol	Typ	Max	Unit	Test conditions
Permissible operating junction temperature	T _j	—	125*1	°C	High-speed mode

I/O VIH, VIL: **VIH**（输入高电压）和 **VIL**（输入低电压）是指定义数字输入信号的逻辑高和逻辑低状态的电压等级。这些电压等级对于确保 **MCU** 与外部器件之间的正确信号传输至关重要。

表 11. I/O VIH, VIL 额定值

Parameter		VCC/VCC2/ AVCC0/ VCC_USB	Symbol	Min	Typ	Max	Unit
Peripheral function pin	EXTAL (external clock input), WAIT, SPI*1 (except RSPCK)	1.62 V or above	VIH	$VCC \times 0.8$	—	—	V
			VIL	—	—	$VCC \times 0.2$	
	SPI*2 (except RSPCK)	1.62 V or above	VIH	$VCC2 \times 0.8$	—	—	
			VIL	—	—	$VCC2 \times 0.2$	
	OSPI (except OM_0_RSTO1, OM_0_ECSINT 1, OM_1_RSTO1 and OM_1_ECSINT 1)	2.70 V or above	VIH	$VCC2 \times 0.8$	—	—	
			VIL	—	—	$VCC2 \times 0.2$	
		1.62 to 2.00V	VIH	$VCC2 \times 0.7$	—	$VCC2 + 0.3$	
			VIL	$VSS - 0.3$	—	$VCC2 \times 0.3$	
	SD*3	2.70 V or above	VIH	$VCC \times 0.625$	—	$VCC + 0.3$	
			VIL	$VSS - 0.3$	—	$VCC \times 0.25$	
		1.70 to 1.95 V	VIH	1.27	—	2	
			VIL	$VSS - 0.3$	—	0.58	
	SD*4	2.70 V or above	VIH	$VCC2 \times 0.625$	—	$VCC2 + 0.3$	
			VIL	$VSS - 0.3$	—	$VCC2 \times 0.25$	
		1.70 to 1.95 V	VIH	1.27	—	2	
			VIL	$VSS - 0.3$	—	0.58	

这里，以 OSPI 外设的 VIH 为例，识别为高电平的最小电压是 VCC2 的 0.8 倍，对于 VIL，是 VCC2 的 0.2 倍。

I/O IOH, IOL: IOH（输出高电流）和 IOL（输出低电流）是电气特性，指定了数字输出引脚在保持指定输出电压等级的同时可以源出（IOH）或吸入（IOL）的最大电流。

表 12. I/O IOH, IOL 额定值

Parameter			VCC/VCC2/ AVCC0/ VCC_USB	Symbol	Min	Typ	Max	Unit
Permissible output current (average value per pin)	Ports P000 to P015, P201	—	—	I _{OH}	—	—	-2.0	mA
				I _{OL}	—	—	2.0	mA
	Ports P204, P205, P303, P407 to P413, P511, P512, P514, P515, P708 to P715, PA15 (total 23 pins)	Low drive*1	—	I _{OH}	—	—	-2.0	mA
				I _{OL}	—	—	2.0	mA
		Middle drive*2	—	I _{OH}	—	—	-4.0	mA
				I _{OL}	—	—	4.0	mA
		High drive*3	—	I _{OH}	—	—	-16	mA
				I _{OL}	—	—	20.0	mA
		High-speed high drive*4	—	I _{OH}	—	—	-20	mA
				I _{OL}	—	—	20.0	mA
	Other output pins*5	Low drive*1	—	I _{OH}	—	—	-2.0	mA
				I _{OL}	—	—	2.0	mA
		Middle drive*2	—	I _{OH}	—	—	-4.0	mA
				I _{OL}	—	—	4.0	mA
		High drive*3	—	I _{OH}	—	—	-16	mA
				I _{OL}	—	—	16.0	mA
		High-speed high drive*4	—	I _{OH}	—	—	-20	mA
				I _{OL}	—	—	20.0	mA

这里，以端口输出为例，当配置为低驱动（Low drive）时，I_{OH} 为 -2.0 mA，I_{OL} 为 2.0 mA；对于配置为中驱动（Middle drive）的端口，I_{OH} 为 -4.0 mA，I_{OL} 为 4.0 mA。对于配置为高驱动（High drive）的端口，I_{OH} 为 -8.0 mA，I_{OL} 为 8.0 mA。

警告：为了保护 MCU 的可靠性，输出电流值不应超过表 12 中的数值。平均输出电流表示在 100 ms 周期内测量的电流平均值。

RA8 双核 MCU 用户手册提供了关于各种端口和引脚的允许输出电流的详细信息。关于端口和其他外设引脚的具体详细信息，请参考用户手册。

I/O V_{OH}, V_{OL}: V_{OH}（输出高电压）和 V_{OL}（输出低电压）是电气特性，指定了数字输出信号处于高电平（V_{OH}）或低电平（V_{OL}）状态时的电压等级。

这里，以 SD 外设的 V_{OL} 为例，当 VCC 为 2.70V 或更高时，识别为逻辑低电平的最小电压是 VCC 的 0.125 倍（I_{OL} = 3.0 mA 条件下），对于 V_{OH}，是 VCC 的 0.85 倍（I_{OH} = -2.0 mA 条件下）。

表 13. I/O V_{OH}, V_{OL} 额定值

Parameter		VCC/VCC2/ AVCC0	Symbol	Min	Typ	Max	Unit	Test conditions
Output voltage	IIC	2.70 V or above	V _{OL}	—	—	0.4	V	I _{OL} = 3.0 mA
			V _{OL}	—	—	0.6		I _{OL} = 6.0 mA
		1.68 V or above	V _{OL}	—	—	VCC × 0.2		I _{OL} = 3.0 mA
			V _{OL}	—	—	0.6		I _{OL} = 6.0 mA
	SD	2.70 V or above	V _{OH}	VCC × 0.75	—	—		I _{OH} = -2.0 mA
			V _{OL}	—	—	VCC × 0.125		I _{OL} = 3.0 mA
			V _{OH}	VCC2 × 0.75	—	—		I _{OH} = -2.0 mA
			V _{OL}	—	—	VCC2 × 0.125		I _{OL} = 3.0 mA
		1.70 V to 1.95 V	V _{OH}	1.4	—	—		I _{OH} = -2.0 mA
			V _{OL}	—	—	0.45		I _{OL} = 2.0 mA

运行和待机电流

运行电流是设备在正常运行期间吸取的电流，即执行任务、处理数据和与其他组件或设备主动通信时的电流。运行电流根据时钟频率、活动外设和工作电压等因素而变化。

待机电流，也称为静态电流或休眠电流，是设备或组件处于低功耗或空闲状态时消耗的电流。在该状态下，设备不主动处理数据，而是等待唤醒事件来恢复正常运行。

在高性能活动和低功耗待机/空闲期间之间取得平衡是能效系统设计的一个基本方面。RA8 双核 MCU 提供多种低功耗模式，帮助实现这种平衡。

表 14 可以看到不同时钟频率下 VCC_DCDC 大于 2.5V 和小于 2.5V 时的运行电流。运行频率越高，电流消耗越大。对于低功耗应用，选择较低的频率可以显著降低功耗。

表 14. 高速模式下的电流，最大条件（DCDC 模式）

Parameter	Symbol	Typ	Max		Unit	Test conditions
			95 °C	105 °C		
Supply current *1*2*8	—	I _{CC}	3.85	6.27	6.69	mA
CPUCL K0 = 1 GHz CPUCL K1 = 250 MHz VSCR_ 1	VCC_DCDC ≥ 2.5 V	I _{CC_DCDC} *4	205	390	—	VCC_DCDC = 3.3 V NPUCLK = 500 MHz, MRICKL = 250 MHz, MRPCLK = 125 MHz, ICLK = 250 MHz, BCLK = 125 MHz, PCLKA = 125 MHz, PCLKB = 62.5 MHz, PCLKC = 125 MHz, PCLKD = 250 MHz, PCLKE = 250 MHz
		I _{DD} *3	525	1000 *5	—	
	VCC_DCDC < 2.5 V	I _{CC_DCDC} *4	400	760	—	VCC_DCDC = 1.8 V Clock settings are the same as above
		I _{DD}	525	1000 *5	—	
	VCC_DCDC ≥ 2.5 V	I _{CC_DCDC} *4	171	—	390	VCC_DCDC = 3.3 V NPUCLK = 400 MHz, MRICKL = 200 MHz, MRPCLK = 100 MHz, ICLK = 200 MHz, BCLK = 100MHz, PCLKA = 100 MHz, PCLKB = 50 MHz, PCLKC = 100 MHz, PCLKD = 200 MHz, PCLKE = 200 MHz
		I _{DD} *3	438	—	1000 *5	
CPUCL K0 = 800 MHz CPUCL K1 = 200 MHz VSCR_ 1	VCC_DCDC ≥ 2.5 V	I _{CC_DCDC} *4	333	—	760	VCC_DCDC = 1.8 V Clock settings are the same as above
		I _{DD}	438	—	1000 *5	
	VCC_DCDC < 2.5 V	I _{CC_DCDC} *4	133	313	344	VCC_DCDC = 3.3 V NPUCLK = 300 MHz, MRICKL = 150 MHz, MRPCLK = 75 MHz, ICLK = 150 MHz, BCLK = 75 MHz, PCLKA = 75 MHz, PCLKB = 37.5 MHz, PCLKC = 75 MHz, PCLKD = 150 MHz, PCLKE = 150 MHz
		I _{DD} *3	348	821	901	
	VCC_DCDC ≥ 2.5 V	I _{CC_DCDC} *4	260	612	672	VCC_DCDC = 1.8 V Clock settings are the same as above
		I _{DD}	348	821	901	

总线时序：总线上外设器件或组件之间通信和数据传输的时序规格。

下表显示了不同电压等级条件下各种参数的总线时序。

表 15. 不同条件下的总线时序

条件 1：使用 CS 区域控制器 (CSC) 时。	
	VCC = VCC_DCDC = VCC_USB = VBATT = 1.68 V 至 3.6 V, VCC2 = 1.65 V 至 3.63 V
	BCLK = 8 至 120 MHz, BCLKA = 8 至 120 MHz, EBCLK = 8 至 120 MHz (当 VCC 等 = 2.70 至 3.63 V 时)
	BCLK = 8 至 60 MHz, EBCLK = 8 至 30 MHz (当 VCC 等 = 1.68 至 3.63 V 时)
	输出负载条件: VOH = VCC x 0.5, VOL = VCC x 0.5, C = 30 pF
	EBCLK: 在 PmnPFS 寄存器中选择高驱动输出。
	其他: 在 PmnPFS 寄存器中选择中驱动输出。
条件 2：使用 SDRAM 区域控制器 (SDRAMC) 时。	
	BCLK = SDCLK = 8 至 125 MHz, BCLKA = SDCLK = 8 至 133 MHz
	VCC = VCC2 = VCC_DCDC = VCC_USB = VBATT = 3.0 至 3.63 V, VCC2 = 1.62 V 至 3.63 V
	输出负载条件: VOH = VCC x 0.5, VOL = VCC x 0.5, C = 15 pF
	SDCLK: 在 PmnPFS 寄存器中选择高速高驱动输出。
	其他: 在 PmnPFS 寄存器中选择高驱动输出。

条件 3：同时使用 SDRAMC 和 CSC 时。	
	BCLK = SDCLK = 8 至 66 MHz, BCLKA = SDCLK = 8 至 66 MHz
	VCC = VCC2 = VCC_DCDC = VCC_USB = VBATT = 3.0 至 3.63 V, VCC2 = 1.62 V 至 3.63 V
	输出负载条件: $VOH = VCC \times 0.5$, $VOL = VCC \times 0.5$, $C = 15 \text{ pF}$
	EBCLK/SDCLK: 在 PmnPFS 寄存器中选择高驱动输出。
	其他: 在 PmnPFS 寄存器中选择中驱动输出。

典型的总线时序及其可接受范围在下表中给出。这些时序数据在选择外部外设（如 OSPI Flash 或 SDRAM）时非常重要。在设计嵌入式系统时，开发者必须确保外部器件的时序与 MCU 的总线时序相匹配。

表 16. 总线时序

Parameter	Condition	VCC/VCC2	Symbol	Min	Max	Unit
Address delay	Condition1	2.70 V or above	t_{AD}	1.0	12.5	ns
		1.62 V or above		1.0	12.5	ns
	Condition3	3.0 V or above		1.0	10.8	ns
Byte control delay	Condition1	2.70 V or above	t_{BCD}	1.0	12.5	ns
		1.62 V or above		1.0	12.5	ns
	Condition3	3.0 V or above		1.0	10.8	ns
CS delay	Condition1	2.70 V or above	t_{CSD}	1.0	12.5	ns
		1.62 V or above		1.0	12.5	ns
	Condition3	3.0 V or above		1.0	10.8	ns
ALE delay time	Condition1	2.70 V or above	t_{ALED}	1.0	12.5	ns
		1.62 V or above		1.0	12.5	ns
	Condition3	3.0 V or above		1.0	10.8	ns
RD delay	Condition1	2.70 V or above	t_{RSD}	1.0	12.5	ns
		1.62 V or above		1.0	12.5	ns
	Condition3	3.0 V or above		1.0	10.8	ns
Read data setup time	Condition1	2.70 V or above	t_{RDS}	12.5	—	ns
		1.62 V or above		20.5	—	ns
	Condition3	3.0 V or above		10.8	—	ns
Read data hold time	Condition1	2.70 V or above	t_{RDH}	0	—	ns
		1.62 V or above		0	—	ns
	Condition3	3.0 V or above		0	—	ns
WR/WRn delay	Condition1	2.70 V or above	t_{WRD}	1.0	12.5	ns
		1.62 V or above		1.0	12.5	ns
	Condition3	3.0 V or above		1.0	10.8	ns
Write data delay	Condition1	2.70 V or above	t_{WDD}	—	12.5	ns
		1.62 V or above		—	12.5	ns
	Condition3	3.0 V or above		1.0	10.8	ns




图 43. 地址/数据复用总线读访问时序

表 17. 总线时序

Parameter	Condition	VCC/VCC2	Symbol	Min	Max	Unit
Address delay 2 (SDRAM)	Condition 2	3.0 V or above	t_{AD2}	0.8	6.0	ns
	Condition 3	3.0 V or above		0.8	10	
CS delay 2 (SDRAM)	Condition 2	3.0 V or above	t_{CSD2}	0.8	6.0	ns
	Condition 3	3.0 V or above		0.8	10	
DQM delay (SDRAM)	Condition 2	3.0 V or above	t_{DQMD}	0.8	6.0	ns
	Condition 3	3.0 V or above		0.8	10	
CKE delay (SDRAM)	Condition 2	3.0 V or above	t_{CKED}	0.8	6.0	ns
	Condition 3	3.0 V or above		0.8	10	
Read data setup time 2 (SDRAM)	Condition 2	3.0 V or above	t_{RDS2}	2.1	—	ns
	Condition 3	3.0 V or above		6.1	—	
Read data hold time 2 (SDRAM)	Condition 2	3.0 V or above	t_{RDH2}	1.5	—	ns
	Condition 3	3.0 V or above		1.5	—	
Write data delay 2 (SDRAM)	Condition 2	3.0 V or above	t_{WDD2}	—	6.0	ns
	Condition 3	3.0 V or above		—	10	
Write data hold time 2 (SDRAM)	Condition 2	3.0 V or above	t_{WDH2}	0.8	—	ns
	Condition 3	3.0 V or above		0.8	—	
WE delay (SDRAM)	Condition 2	3.0 V or above	t_{WED}	0.8	6.0	ns
	Condition 3	3.0 V or above		0.8	10	
RAS delay (SDRAM)	Condition 2	3.0 V or above	t_{RASD}	0.8	6.0	ns
	Condition 3	3.0 V or above		0.8	10	
CAS delay (SDRAM)	Condition 2	3.0 V or above	t_{CASD}	0.8	6.0	ns
	Condition 3	3.0 V or above		0.8	10	

SDRAM 单次读时序图作为示例，显示了不同参数（如地址延迟、片选延迟、写数据延迟及其他参数）的最小和最大延迟，有助于验证时序兼容性。

例如，CS 延迟 2 (SDRAM) t_{csd2} ，最小延迟为 0.8 ns，最大为 6.0 ns，这意味着 SDRAM 设备也必须符合规定的限制。因此，在选择 SDRAM 设备时，必须将其时序与 MCU 的规格进行验证。

在图 44 中，如果 SDRAM 时钟为 120 MHz (8.3 ns)， t_{csd2} 应在 0.8 ns 到 6.8 ns 的范围内。与其他参数类似，在选择外部器件之前，可以测量和验证它们的时序。




图 44. SDRAM 单次读周期时序

9. 示例项目、参考应用和应用笔记

本节提供参考示例项目，以在实际场景中使用 FSP 实现存储器架构配置。

9.1 OSPI 参考示例

要了解外部 OSPI 接口的操作，可参考使用 EK-RA8P1、EK-RA8M2 和 EK-RA8D2 的 xSPI 示例项目。在此示例项目中，使用 FSP OSPI 驱动来演示 OSPI Flash 存储器的读写操作。

EK-RA8P1 OSPI 示例项目可在以下位置找到：ra-fsp-examples/example_projects/ek_ra8p1 at master renesas/ra-fsp-examples GitHub [ra-fsp-examples/example_projects/ek_ra8p1 at master renesas/ra-fsp-examples GitHub](#)

EK-RA8M2 OSPI 示例项目可在以下位置找到：ra-fsp-examples/example_projects/ek_ra8m2 at master renesas/ra-fsp-examples GitHub [ra-fsp-examples/example_projects/ek_ra8m2 at master renesas/ra-fsp-examples GitHub](#)

EK-RA8D2 OSPI 示例项目可在以下位置找到：ra-fsp-examples/example_projects/ek_ra8d2 at master renesas/ra-fsp-examples GitHub [ra-fsp-examples/example_projects/ek_ra8d2 at master renesas/ra-fsp-examples GitHub](#)

9.2 OSPI 在线解密参考应用项目

要了解 OSPI 的 DOTF 操作，可参考使用 EK-RA8P1 的参考应用项目

在此应用项目中，使用 FSP OSPI 驱动和 DOTF 来展示 OSPI Flash 中加密代码的安全在线解密操作。

[The OSPI Application Projects can be found at the location ra-fsp-examples/application_projects/r11an0773/Application_Design_using_RA8_Series_MCU_Decryption_On_the_Fly_for_OSPI/](https://github.com/renesas-ra/ra-fsp-examples/tree/master/application_projects/r11an0773/Application_Design_using_RA8_Series_MCU_Decryption_On_the_Fly_for_OSPI/). OSPI 应用项目可在 [ra-fsp-examples/application_projects/r11an0773/](https://github.com/renesas-ra/ra-fsp-examples/tree/master/application_projects/r11an0773/) 找到。

9.3 SDRAM 参考示例

RA8P1 的 SDRAM 示例项目可在 [ra-fsp-examples/example_projects/ek_ra8p1](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8p1) 找到。[ra-fsp-examples/example_projects/ek_ra8p1 at master · renesas/ra-fsp-examples · GitHub](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8p1).

RA8M2 的 SDRAM 示例项目可在 [ra-fsp-examples/example_projects/ek_ra8m2](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8m2) 找到。[ra-fsp-examples/example_projects/ek_ra8m2 at master · renesas/ra-fsp-examples · GitHub](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8m2).

RA8D2 的 SDRAM 示例项目可在 [ra-fsp-examples/example_projects/ek_ra8d2](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8d2) 找到。[ra-fsp-examples/example_projects/ek_ra8d2 at master · renesas/ra-fsp-examples · GitHub](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8d2).

9.4 MRAM 参考示例

RA8P1 的 MRAM 示例项目 ([mram_ek_ra8p1_ep](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8p1_ep)) 提供 MRAM 驱动基本功能的验证。用户可以通过 RTT 输入与应用程序交互，执行 MRAM 存储器的写入、读取和擦除操作。[mram_ek_ra8p1_ep](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8p1_ep))[ra-fsp-examples/example_projects/ek_ra8p1 at master renesas/ra-fsp-examples GitHub](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8p1_ep).

RA8M2 的 MRAM 示例项目 ([mram_ek_ra8m2_ep](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8m2_ep)) 提供 MRAM 驱动基本功能的验证。用户可以通过 RTT 输入与应用程序交互，执行 MRAM 存储器的写入、读取和擦除操作。[mram_ek_ra8m2_ep](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8m2_ep))[ra-fsp-examples/example_projects/ek_ra8m2 at master renesas/ra-fsp-examples GitHub](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8m2_ep).

RA8D2 的 MRAM 示例项目 ([mram_ek_ra8d2_ep](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8d2_ep)) 提供 MRAM 驱动基本功能的验证。用户可以通过 RTT 输入与应用程序交互，执行 MRAM 存储器的写入、读取和擦除操作。[mram_ek_ra8d2_ep](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8d2_ep))[ra-fsp-examples/example_projects/ek_ra8d2 at master renesas/ra-fsp-examples GitHub](https://github.com/renesas-ra/ra-fsp-examples/tree/master/example_projects/ek_ra8d2_ep).

10. 参考资料

- Renesas FSP 用户手册：<https://renesas.github.io/fsp><https://renesas.github.io/fsp>
- Flash 存储器编程：<https://www.renesas.com/us/en/document/apn/flash-memoryprogramming><https://www.renesas.com/us/en/document/apn/flash-memoryprogramming>
- Renesas RA MCU 数据手册：请参见 <http://renesas.com/ra> 并选择相关的 MCU<http://renesas.com/ra>
- RA8P1、RA8M2、RA8T2 和 RA8D2 示例项目（Renesas RA GitHub）：<https://github.com/renesas-ra/ra-fsp-examples> <https://github.com/renesas-ra/ra-fsp-examples>
- RA8P1、RA8M2、RA8T2 和 RA8D2 快速设计指南
- Renesas RA 系列 RA8P1 用户手册：硬件 (R01UH1064)
- Renesas RA 系列 RA8M2 用户手册：硬件 (R01UH1066)
- Renesas RA 系列 RA8D2 用户手册：硬件 (R01UH1065)
- Renesas RA 系列 RA8T2 用户手册：硬件 (R01UH1067)
- Renesas RA 系列 RA8 快速设计指南 (R01AN7087)[R01AN7087](https://www.renesas.com/us/en/document/apn/r01an7087)

- 使用带 Helium 的 CM85 核心实现 RA8 MCU 的高性能 (R01AN7127) [R01AN7127](#)
- EK-RA8P1、MCK-RA8T2、EK-RA8M2 和 EK-RA8D2 板卡设计原理图。
- AMBA AXI and ACE Protocol Specification
- Arm AMBA 5 AHB Protocol Specification
- AMBA APB Protocol Version 2.0 Specification
- AMBA ATB Protocol Specification
- ARM Cortex-M33 Processor Technical Reference Manual (ARM 100230)
- TrustZone technology for ARMv8-M Architecture (ARM 100690_0100_00_en)
- ARM Cortex-M85 Processor Technical Reference Manual (ARM 101924_0000_02_en)

11. 网站与支持

请访问以下 URL 以了解 RA 系列的关键要素，下载组件及相关文档，获取支持。

EK-RA8P1 资源	www.renesas.com/ek-ra8p1
MCK-RA8T2 资源	www.renesas.com/mck-ra8t2
EK-RA8M2 资源	www.renesas.com/ek-ra8m2
EK-RA8D2 资源	www.renesas.com/ek-ra8d2
RA 产品信息	renesas.com/ra
RA 产品支持论坛	renesas.com/ra/forum
RA Flexible Software Package	renesas.com/FSP
Renesas 支持	renesas.com/support

修订历史

版本	日期	说明	
		页码	摘要
1.00	2025.06.30	-	初始版本
1.01	2025.10.15		新增对 RA8T2、RA8M2、RA8D2 的 MCU 支持

