

Lab4 乘除法器实验

金文泽 221220028

实验内容

1. 补码1位乘法器设计
2. 快速乘法器
3. 补码除法器
4. RV32M指令实现

1. 补码1位乘法器设计

实验方案设计

本部分需要实现1个模块，为：

1. 补码1位乘法器部件 `mul_32b`

本部分需要利用之前实现过的一个部件，为：

1. 32位加法器 `Adder32`

具体的实验步骤如下：

1. 使用Vivado创建一个新工程。
2. 点击添加设计源码文件，加入 `lab4.zip` 里的 `mul_32b.v` 文件。
3. 点击添加仿真测试文件，加入 `lab4.zip` 里的 `mul_32b_tb.v` 文件。
4. 点击添加设计源码文件，加入 `lab3.zip` 里的 `Adder32.v` 文件。
5. 根据实验要求，完成源码文件的设计。
6. 对工程进行仿真测试，分析输入输出时序波形和控制台信息。

各模块设计方案

`Adder32` 部件的设计在Lab3中就已经完成，在此处不再赘述。接下来给出 `mul_32b` 部件的设计方案。

```
1  module mul_32b(  
2      output [63:0] p,           //乘积  
3      output out_valid,         //高电平有效时，表示乘法器结束工作  
4      input  clk,               //时钟  
5      input  rst_n,             //复位信号，低有效  
6      input  [31:0] x,          //被乘数  
7      input  [31:0] y,          //乘数  
8      input  in_valid           //高电平有效，表示乘法器开始工作  
9  );  
10     //寄存器
```

```

11     reg [5:0] cnt;          //移位次数寄存器
12     reg [63:0] buffer;     //乘积寄存器
13     reg [31:0] op1;        //被乘数寄存器
14     reg bufferbooth;       //乘积寄存器的-1位
15
16     //组合逻辑
17     wire [1:0] op;         //Booth编码
18     wire cout;            //加法器的进位
19     wire [31:0] rx, ry;    //加法器的两个输入和部分积寄存器
20     wire [31:0] Add_result; //加法器的输出
21     assign op = {buffer[0], bufferbooth}; //Booth编码
22     assign ry = op1;
23     assign rx = buffer[63:32];
24     assign p = buffer;
25     assign out_valid = (cnt == 0);
26
27     //加法器
28     Adder32 adder32_1(
29         .x(rx),
30         .y((op == 2'b00 || op == 2'b11)? 32'd0 : ry),
31         .sub(op == 2'b10),
32         .f(Add_result),
33         .cout(cout)
34     );
35
36     always @(posedge clk or negedge rst_n) begin
37         if(!rst_n) begin
38             cnt <= 0;
39             buffer <= 0;
40             op1 <= 0;
41             bufferbooth <= 0;
42         end
43         else if(in_valid) begin
44             cnt <= 32;
45             buffer <= {32'd0, y};
46             op1 <= x;
47             bufferbooth <= 0;
48         end
49         else if(cnt > 0) begin
50             cnt <= cnt - 1;
51             buffer <= {Add_result[31], Add_result, buffer[31:1]};
52             bufferbooth <= buffer[0];
53         end
54     end
55 endmodule

```

仿真测试结果

通过对给出的测试文件进行一定的修改，得到最终的测试文件如下：

```
1  module mul_32b_tb(    );
2      parameter N = 32;                // 定义位宽
3      reg [31:0] SEED = 1;              // 定义不同的随机序列
4      reg clk, rst;
5      reg signed [N-1:0] x, y;
6      reg in_valid;
7      wire [2*N-1:0] p;
8      wire out_valid;
9
10     mul_32b my_mul_32u
11     (.clk(clk), .rst_n(!rst), .x(x[31:0]), .y(y[31:0]), .in_valid(in_valid), .p(p), .out
12     _valid(out_valid)); //
13
14     reg signed [2*N-1:0] temp_P;
15     integer i, errors;
16     task checkP;
17     begin
18         temp_P = x*y;
19         if (out_valid &&(temp_P != p)) begin
20             errors=errors+1;
21             $display($time, " Error: x=%8h, y=%8h, expected %16h (%d), got %16h
22             (%d)",
23             x, y, temp_P, temp_P, p, p);
24         end
25         else begin
26             $display($time, " Correct: x=%8h, y=%8h, expected %16h (%d), got
27             %16h (%d)",
28             x, y, temp_P, temp_P, p, p);
29         end
30     endtask
31
32     initial begin : TB    // Start testing at time 0
33         clk = 0;
34         forever
35             #2 clk = ~clk;    //
36     end
37
38     initial
39     begin
40         errors = 0;
41         x = $random(SEED);    // Set pattern based on seed
42     parameter
43         for (i=0; i<10000; i=i+1) begin    //计算10000次
44             rst = 1'b0;
```

```

42         #2
43         rst = 1'b1;                                //上电后1us复位信号
44         x=$random; y=$random;
45         #2
46         rst = 1'b0;
47         in_valid=1'b1;                                //初始化数据
48         #5
49         in_valid=1'b0;
50         #150;                                        // wait 150 ns, then check
result
51         checkP;
52     end
53     $display($time, " Multiplier32B test end. Errors %d .",errors);
54     $stop(1);                                        // end test
55 end
56 endmodule

```

最终，使用如下命令利用iverilator进行仿真测试

```

1 iverilator -o sim1 mul_32b.v mul_32b_tb.v Adder32.v
2 vvp sim1

```

得到仿真结果终端输出如下：

```

1 Multiplier32B test end. Errors 0 .

```

说明该部件的设计已经完成并通过测试。

2. 快速乘法器

实验方案设计

本部分需要实现1个模块，为：

1. 快速乘法器部件 `mul_32k`

各模块设计方案

快速乘法器的设计方案如下：

```

1 module mul_32k(
2     input [31:0] X, Y,
3     output [63:0] P        // output variable for assignment
4 );
5 //add your code here
6
7 reg [63:0] temp;
8     reg [63:0] stored0;

```

```
9      reg [63:0] stored1;
10     reg [63:0] stored2;
11     reg [63:0] stored3;
12     reg [63:0] stored4;
13     reg [63:0] stored5;
14     reg [63:0] stored6;
15     reg [63:0] stored7;
16     reg [63:0] stored8;
17     reg [63:0] stored9;
18     reg [63:0] stored10;
19     reg [63:0] stored11;
20     reg [63:0] stored12;
21     reg [63:0] stored13;
22     reg [63:0] stored14;
23     reg [63:0] stored15;
24     reg [63:0] stored16;
25     reg [63:0] stored17;
26     reg [63:0] stored18;
27     reg [63:0] stored19;
28     reg [63:0] stored20;
29     reg [63:0] stored21;
30     reg [63:0] stored22;
31     reg [63:0] stored23;
32     reg [63:0] stored24;
33     reg [63:0] stored25;
34     reg [63:0] stored26;
35     reg [63:0] stored27;
36     reg [63:0] stored28;
37     reg [63:0] stored29;
38     reg [63:0] stored30;
39     reg [63:0] stored31;
40
41     reg [63:0] add0_1;
42     reg [63:0] add2_3;
43     reg [63:0] add4_5;
44     reg [63:0] add6_7;
45     reg [63:0] add8_9;
46     reg [63:0] add10_11;
47     reg [63:0] add12_13;
48     reg [63:0] add14_15;
49     reg [63:0] add16_17;
50     reg [63:0] add18_19;
51     reg [63:0] add20_21;
52     reg [63:0] add22_23;
53     reg [63:0] add24_25;
54     reg [63:0] add26_27;
55     reg [63:0] add28_29;
56     reg [63:0] add30_31;
57
58     reg [63:0] add0t1_2t3;
59     reg [63:0] add4t5_6t7;
```

```

60     reg [63:0] add8t9_10t11;
61     reg [63:0] add12t13_14t15;
62     reg [63:0] add16t17_18t19;
63     reg [63:0] add20t21_22t23;
64     reg [63:0] add24t25_26t27;
65     reg [63:0] add28t29_30t31;
66
67     reg [63:0] add0t1_2t3_4t5_6t7;
68     reg [63:0] add8t9_10t11_12t13_14t15;
69     reg [63:0] add16t17_18t19_20t21_22t23;
70     reg [63:0] add24t25_26t27_28t29_30t31;
71
72     reg [63:0] add0t1_2t3_4t5_6t7_8t9_10t11_12t13_14t15;
73     reg [63:0] add16t17_18t19_20t21_22t23_24t25_26t27_28t29_30t31;
74
75     always @(*)begin
76         stored0<=Y[0]?{32'b0,X}:64'b0;
77         stored1<=Y[1]?{31'b0,X,1'b0}:64'b0;
78         stored2<=Y[2]?{30'b0,X,2'b0}:64'b0;
79         stored3<=Y[3]?{29'b0,X,3'b0}:64'b0;
80         stored4<=Y[4]?{28'b0,X,4'b0}:64'b0;
81         stored5<=Y[5]?{27'b0,X,5'b0}:64'b0;
82         stored6<=Y[6]?{26'b0,X,6'b0}:64'b0;
83         stored7<=Y[7]?{25'b0,X,7'b0}:64'b0;
84         stored8<=Y[8]?{24'b0,X,8'b0}:64'b0;
85         stored9<=Y[9]?{23'b0,X,9'b0}:64'b0;
86         stored10<=Y[10]?{22'b0,X,10'b0}:64'b0;
87         stored11<=Y[11]?{21'b0,X,11'b0}:64'b0;
88         stored12<=Y[12]?{20'b0,X,12'b0}:64'b0;
89         stored13<=Y[13]?{19'b0,X,13'b0}:64'b0;
90         stored14<=Y[14]?{18'b0,X,14'b0}:64'b0;
91         stored15<=Y[15]?{17'b0,X,15'b0}:64'b0;
92         stored16<=Y[16]?{16'b0,X,16'b0}:64'b0;
93         stored17<=Y[17]?{15'b0,X,17'b0}:64'b0;
94         stored18<=Y[18]?{14'b0,X,18'b0}:64'b0;
95         stored19<=Y[19]?{13'b0,X,19'b0}:64'b0;
96         stored20<=Y[20]?{12'b0,X,20'b0}:64'b0;
97         stored21<=Y[21]?{11'b0,X,21'b0}:64'b0;
98         stored22<=Y[22]?{10'b0,X,22'b0}:64'b0;
99         stored23<=Y[23]?{9'b0,X,23'b0}:64'b0;
100        stored24<=Y[24]?{8'b0,X,24'b0}:64'b0;
101        stored25<=Y[25]?{7'b0,X,25'b0}:64'b0;
102        stored26<=Y[26]?{6'b0,X,26'b0}:64'b0;
103        stored27<=Y[27]?{5'b0,X,27'b0}:64'b0;
104        stored28<=Y[28]?{4'b0,X,28'b0}:64'b0;
105        stored29<=Y[29]?{3'b0,X,29'b0}:64'b0;
106        stored30<=Y[30]?{2'b0,X,30'b0}:64'b0;
107        stored31<=Y[31]?{1'b0,X,31'b0}:64'b0;
108
109        add0_1<=stored0+stored1;
110        add2_3<=stored2+stored3;

```

```

111         add4_5<=stored4+stored5;
112         add6_7<=stored6+stored7;
113         add8_9<=stored8+stored9;
114         add10_11<=stored10+stored11;
115         add12_13<=stored12+stored13;
116         add14_15<=stored14+stored15;
117         add16_17<=stored16+stored17;
118         add16_17<=stored16+stored17;
119         add18_19<=stored18+stored19;
120         add20_21<=stored20+stored21;
121         add22_23<=stored22+stored23;
122         add24_25<=stored24+stored25;
123         add26_27<=stored26+stored27;
124         add28_29<=stored28+stored29;
125         add30_31<=stored30+stored31;
126
127         add0t1_2t3<=add0_1+add2_3;
128         add4t5_6t7<=add4_5+add6_7;
129         add8t9_10t11<=add8_9+add10_11;
130         add12t13_14t15<=add12_13+add14_15;
131         add16t17_18t19<=add16_17+add18_19;
132         add20t21_22t23<=add20_21+add22_23;
133         add24t25_26t27<=add24_25+add26_27;
134         add28t29_30t31<=add28_29+add30_31;
135
136         add0t1_2t3_4t5_6t7<=add0t1_2t3+add4t5_6t7;
137         add8t9_10t11_12t13_14t15<=add8t9_10t11+add12t13_14t15;
138         add16t17_18t19_20t21_22t23<=add16t17_18t19+add20t21_22t23;
139         add24t25_26t27_28t29_30t31<=add24t25_26t27+add28t29_30t31;
140
141         add0t1_2t3_4t5_6t7_8t9_10t11_12t13_14t15<=add0t1_2t3_4t5_6t7+add8t9_10t11_12
t13_14t15;
142
143         add16t17_18t19_20t21_22t23_24t25_26t27_28t29_30t31<=add16t17_18t19_20t21_22t
23+add24t25_26t27_28t29_30t31;
144
145         temp<=add0t1_2t3_4t5_6t7_8t9_10t11_12t13_14t15+add16t17_18t19_20t21_22t23_24
t25_26t27_28t29_30t31;
146
147         end
148
149         assign P=temp;
150     endmodule

```

仿真测试结果

仿真测试文件如下

```
1 module mul_32k_tb(    );
2     parameter N = 32;           // 定义位宽
3     reg [31:0] SEED = 1;        // 定义不同的随机序列
4     reg [N-1:0] X, Y;
5     wire [2*N-1:0] P;
6
7     mul_32k UUT ( .X(X), .Y(Y), .P(P) ); // Instantiate the UUT
8
9     task checkP;
10        reg [2*N-1:0] temp_P;
11        begin
12            temp_P = X*Y;
13            if (P !== temp_P) begin
14                $display($time, " Error: X=%d, Y=%d, expected %d (%16H), got %d
15                (%16H)",
16                        X, Y, temp_P, temp_P, P, P); $stop(1); end
17            end
18        endtask
19        integer i;
20        initial begin : TB // Start testing at time 0
21
22            X=$random(SEED);
23            for ( i=0; i<=10000; i=i+1 ) begin
24                X=$random; Y=$random;
25                #10; // wait 10 ns, then check result
26                checkP;
27            end
28            $display($time, " Test ended"); $stop(1); // end test
29        end
30    endmodule
```

最终，使用如下命令利用iverilator进行仿真测试

```
1 iverilator -o sim2 mul_32k.v mul_32k_tb.v
2 vvp sim2
```

得到仿真结果终端输出如下：

```
1 Test ended
```

3. 补码除法器

实验方案设计

本部分需要实现1个模块，为：

1. 补码除法器部件 `div_32b`

本部分需要利用之前实现过的一个部件，为：

1. 32位加法器 `Adder32`

各模块设计方案

```
1  module div_32b(  
2      output [31:0] Q,           //商  
3      output [31:0] R,           //余数  
4      output out_valid,         //除法运算结束时，输出为1  
5      output in_error,          //被除数或除数为0时，输出为1  
6      input  clk,               //时钟  
7      input  rst,               //复位信号  
8      input [31:0] X,           //被除数  
9      input [31:0] Y,           //除数  
10     input in_valid             //输入为1时，表示数据就绪，开始除法运算  
11 );  
12  
13     reg [5:0] cnt;              //计数器  
14     reg [63:0] buffer;          //被除数寄存器  
15     reg temp_out_valid;         //输出有效信号  
16     reg initial_rsign;  
17     reg initial_ysign;  
18     assign in_error = ((X == 0) || (Y == 0)); //预处理，除数和被除数异常检测报错  
19     assign out_valid = temp_out_valid | in_error;  
20     assign Q = buffer[31:0];  
21     assign R = buffer[63:32];  
22     wire rsign;  
23     wire ysign;  
24     wire signed [31:0] y;  
25     wire signed [31:0] r;  
26     wire signed [31:0] q;  
27     assign y = Y;  
28     assign r = R;  
29     assign q = Q;  
30     assign rsign = buffer[63];  
31     assign ysign = Y[31];  
32     wire signed [31:0] diff_res, add_res, two_diff_res, two_add_res;  
33     assign diff_res = r - y;  
34     assign add_res = r + y;  
35     wire [31:0] qplusone;  
36     assign qplusone = q + 1;  
37  
38  
39
```

```

40     always @(posedge clk or negedge rst) begin
41         if(!rst) begin
42             buffer <= 0;
43             cnt <= 0;
44             temp_out_valid <= 0;
45         end
46         else if(in_valid) begin
47             buffer <= {{32{X[31]}}}, X};
48             cnt <= 34;
49             temp_out_valid <= 0;
50             initial_rsign = X[31];
51             initial_ysign = Y[31];
52         end
53         else if(cnt == 34) begin
54             if(rsign == ysign) begin
55                 if(diff_res[31] == ysign) begin
56                     buffer <= {diff_res[30:0], buffer[31:0], 1'b1};
57                 end else begin
58                     buffer <= {diff_res[30:0], buffer[31:0], 1'b0};
59                 end
60             end else begin
61                 if(add_res[31] == ysign) begin
62                     buffer <= {add_res[30:0], buffer[31:0], 1'b1};
63                 end else begin
64                     buffer <= {add_res[30:0], buffer[31:0], 1'b0};
65                 end
66             end
67             cnt <= cnt - 1;
68         end
69         else if(cnt > 2) begin
70             if(buffer[0]) begin
71                 buffer <= {diff_res[30:0], buffer[31:0], (diff_res[31] ==
ysign? 1'b1 : 1'b0)};
72             end else begin
73                 buffer <= {add_res[30:0], buffer[31:0], (add_res[31] ==
ysign? 1'b1 : 1'b0)};
74             end
75             cnt <= cnt - 1;
76         end
77         else if(cnt == 2) begin
78             if(buffer[0]) begin
79                 buffer <= {diff_res[31:0], buffer[30:0], (diff_res[31] ==
ysign || diff_res == 0? 1'b1 : 1'b0)};
80             end else begin
81                 buffer <= {add_res[31:0], buffer[30:0], (add_res[31] == ysign
|| add_res == 0? 1'b1 : 1'b0)};
82             end
83             cnt <= cnt - 1;
84         end
85         else if(cnt == 1) begin

```

```

86         if(initial_rsign == initial_ysign || r == 0) begin //商不需要修
正
87             if(rsign == initial_rsign || r == 0) begin //余数不需要
修正
88                 buffer <= buffer;
89             end else begin
90                 buffer <= {add_res, buffer[31:0]};
91             end
92         end
93     else begin
94         if(rsign == initial_rsign || r == 0) begin //余数不需要
修正
95             buffer <= {buffer[63:32], qplusone};
96         end else begin
97             buffer <= {diff_res, qplusone};
98         end
99     end
100     cnt <= cnt - 1;
101     temp_out_valid <= 1;
102 end
103 end
104
105 endmodule

```

仿真测试结果

通过对给出的测试文件进行一定的修改，得到最终的测试文件如下：

```

1  module div_32b_tb( );
2      parameter N = 32; // 定义位宽
3      reg [31:0] SEED = 1; // 定义不同的随机序列
4      reg clk, rst;
5      reg signed [N-1:0] x, y;
6      reg in_valid;
7      wire [N-1:0] q,r;
8      wire out_valid;
9      wire in_error;
10
11      div_32b my_div_32b
(.Q(q),.R(r),.out_valid(out_valid),.in_error(in_error),.clk(clk),.rst(~rst),.X
(x),.Y(y),.in_valid(in_valid)); //
12
13      reg [N-1:0] temp_Q,temp_R;
14      integer i, errors;
15      task checkP;
16      begin
17          temp_Q = x / y;
18          temp_R = x % y;
19          if (out_valid && ((temp_Q !=q) || (temp_R !=r))) begin
20              errors=errors+1;

```

```

21      $display($time," Error: x=%d, y=%d, expected Quot= %d, Rem=%d(%h),got
Quot= %d,Rem=%d(%h)",
22          x, y, temp_Q,temp_R,temp_R, q,r, r);
23      end
24      else if (out_valid) begin
25          $display($time," Correct: x=%d, y=%d, expected Quot= %d,
Rem=%d(%h),got Quot= %d,Rem=%d(%h)",
26              x, y, temp_Q,temp_R,temp_R, q,r, r);
27      end
28      end
29      endtask
30
31
32      initial begin : TB    // Start testing at time 0
33          clk = 0;
34          forever
35              #2 clk = ~clk;    //模拟时钟信号
36      end
37
38      initial
39      begin
40          errors = 0;
41          x = $random(SEED);    // Set pattern based on seed
42      parameter
43          for (i=0; i<1000; i=i+1) begin    //计算10000次
44              rst = 1'b0;
45              #2
46              rst = 1'b1;    //上电后1us复位信号
47              x=$random; y=$random;
48              // x=0; y=1;
49              #2
50              rst = 1'b0;
51              in_valid=1'b1;    //初始化数据
52              #5
53              in_valid=1'b0;
54              #150;    // wait 150 ns, then check
55      result
56          checkP;
57      end
58          $display($time, " Divider32B test end. Errors %d .",errors);
59          $stop(1);    // end test
60      end
61      endmodule

```

最终，使用如下命令利用iverilator进行仿真测试

```

1  iverilator -o sim3 div_32b.v div_32b_tb.v
2  vvp sim3

```

得到仿真结果终端输出如下：

```
1 | Divider32B test end. Errors 0 .
```

说明该部件的设计已经完成并通过测试。

4. RV32M指令实现

实验方案设计

本部分需要实现1个模块，为：

1. RV32M指令部件 `rv32m`

本部分需要修改与使用先前实现的5个模块，分别为：

1. 32位加法器 `Adder32`
2. 原码乘法器 `mul_32u`
3. 补码乘法器 `mul_32b`
4. 原码除法器 `div_32u`
5. 补码触发器 `div_32b`

各模块设计方案

首先先给出之前没有提到的原码乘除法器件 `mul_32u`, `div_32u` 的实验方案

```
1  module mul_32u(  
2      input clk, rst,  
3      input [31:0] x, y,  
4      input in_valid,  
5      output [63:0] p,  
6      output out_valid  
7  );  
8      reg [5:0] cn; //移位次数寄存器  
9      always @(posedge clk or negedge rst) begin  
10         if (!rst) cn <= 0;  
11         else if (in_valid) cn <= 32;  
12         else if (cn != 0) cn <= cn - 1;  
13     end  
14     reg [31:0] rx, ry, rp; //加法器操作数和部分积  
15     wire [31:0] Add_result; //加法运算结果  
16     wire cout; //进位  
17     // adder32 是32 位加法器模块的实例化，参见实验 3 的设计  
18     Adder32 my_adder(.f(Add_result),.cout(cout),.x(rp),.y(ry[0] ? rx :  
19         0),.sub(1'b0));  
20     always @(posedge clk or negedge rst) begin  
21         if (!rst) {rp, ry, rx} <= 0;  
22         else if (in_valid) {rp, ry, rx} <= {32'b0, y, x};  
23         else if (cn != 0) {rp, ry} <= {cout, Add_result, ry} >> 1;
```

```

23     end
24     assign out_valid = (cn == 0);
25     assign p = {rp, ry};
26 endmodule
27
28
29 module div_32u(
30     output [31:0] Q,           //商
31     output [31:0] R,           //余数
32     output out_valid,         //除法运算结束时，输出为1
33     output in_error,          //被除数或除数为0时，输出为1
34     input clk,                //时钟
35     input rst,                //复位信号
36     input [31:0] X,           //被除数
37     input [31:0] Y,           //除数
38     input in_valid            //输入为1时，表示数据就绪，开始除法运算
39 );
40
41     reg [5:0] cn;
42     reg [63:0] RDIV;
43     reg temp_out_valid;
44     wire [31:0] diff_result;
45     wire cout;
46     assign in_error = ((X == 0) || (Y == 0)); //预处理，除数和被除数异常检测报错
47     assign out_valid = in_error | temp_out_valid; //如果检测异常，则结束运算
48     assign Q = RDIV[31:0];
49     assign R = RDIV[63:32];
50
51     // adder32 是32 位加法器模块的实例化，参见实验 3 的设计
52
53     Adder32 my_adder(.f(diff_result),.cout(cout),.x(R),.y(Y),.sub(1'b1)); //减法，当cout=0 时，表示有借位。
54
55     always @(posedge clk or negedge rst) begin
56         if (!rst) begin
57             RDIV <= 0;
58             cn <= 0;
59         end
60         else if (in_valid) begin
61             RDIV <= {32'b0, X};
62             temp_out_valid<=1'b0;
63             cn <= 32;
64         end
65         else if ((cn >= 0) && (!out_valid)) begin
66             if(cout) begin
67                 if(cn > 0) begin
68                     RDIV <= {diff_result[30:0], RDIV[31:0], 1'b1};
69                 end else begin
70                     RDIV <= {diff_result[31:0], RDIV[30:0], 1'b1};
71                     temp_out_valid <= 1'b1;
72                 end

```

```

73         end else begin
74             if(cn > 0) begin
75                 RDIV <= {RDIV[62:0], 1'b0};
76             end else begin
77                 RDIV <= {RDIV[63:32], RDIV[30:0], 1'b0};
78                 temp_out_valid <= 1'b1;
79             end
80         end
81         if(cn != 0) begin
82             cn <= cn - 1;
83         end
84     end
85 end
86 endmodule

```

然后，给出RV32M指令部件的设计如下 `rv32m`

```

1  module rv32m(
2      output [31:0] rd,           //运算结果
3      output out_valid,          //运算结束时，输出为1
4      output in_error,          //运算出错时，输出为1
5      input clk,                 //时钟
6      input rst,                 //复位信号，低有效
7      input [31:0] rs1,          //操作数rs1
8      input [31:0] rs2,          //操作数rs2
9      input [2:0] funct3,        //3位功能选择码
10     input in_valid              //输入为1时，表示数据就绪
11 );
12
13     wire [31:0] div_u_q;
14     wire [31:0] div_u_r;
15     wire [31:0] div_b_q;
16     wire [31:0] div_b_r;
17     wire [63:0] mul_u;
18     wire [63:0] mul_b;
19
20     wire signed [31:0] rs1s;
21     wire signed [31:0] rs2s;
22     assign rs1s = rs1;
23     assign rs2s = rs2;
24     wire valid_mul_u;
25     wire valid_mul_b;
26     wire valid_div_u;
27     wire valid_div_b;
28
29     wire error_divd;
30     wire error_divu;
31
32     wire [63:0] ers1;
33     wire [63:0] ers2;

```

```

34     assign ers1 = {32'b0, rs1};
35     assign ers2 = {32'b0, rs2};
36
37     wire signed [63:0] ers1s;
38     wire signed [63:0] ers2s;
39     assign ers1s = {{32{rs1[31]}}}, rs1};
40     assign ers2s = {{32{rs2[31]}}}, rs2};
41
42     reg [31:0] res;
43     assign rd = res;
44
45     reg valid;
46     assign out_valid = valid;
47
48     reg error;
49     assign in_error = error;
50
51     mul_32u my_mul_32u(clk, rst, rs1, rs2, in_valid, mul_u, valid_mul_u);
52     div_32u my_div_32u(div_u_q, div_u_r, valid_div_u, error_divu, clk, rst,
rs1, rs2, in_valid);
53     div_32b my_div_32b(div_b_q, div_b_r, valid_div_b, error_divd, clk, rst,
rs1, rs2, in_valid);
54     mul_32b my_mul_32b(mul_b, valid_mul_b, clk, rst, rs1, rs2, in_valid);
55
56     always @(posedge clk or negedge rst) begin
57         if (!rst) begin
58             res <= 0;
59             valid <= 0;
60             error <= 0;
61         end
62         case(func3)
63             3'b000: begin res <= mul_u[31:0]; valid <= valid_mul_u; error <= 0;
end
64             3'b001: begin res <= mul_b[63:32]; valid <= valid_mul_b; error <= 0;
end
65             3'b010: begin res <= (ers1s * ers2) >> 32; valid <= valid_mul_u; error
<= 0; end
66             3'b011: begin res <= mul_u[63:32]; valid <= valid_mul_u; error <= 0;
end
67             3'b100: begin res <= div_b_q; valid <= valid_div_b; error <=
error_divd; end
68             3'b101: begin res <= div_u_q; valid <= valid_div_u; error <=
error_divu; end
69             3'b110: begin res <= div_b_r; valid <= valid_div_b; error <=
error_divd; end
70             3'b111: begin res <= div_u_r; valid <= valid_div_u; error <=
error_divu; end
71         endcase
72     end
73 endmodule

```


最后，为了能在开发板上进行验证，给出顶层模块 `rv32m_top` 的设计如下

```
1  module rv32m_top(  
2      output [15:0] rd_l,           //运算结果的低16位  
3      output out_valid,           //运算结束时，输出为1  
4      output in_error,           //运算出错时，输出为1  
5      output [6:0] segs,         // 7段数值  
6      output [7:0] AN,           //数码管选择  
7      input clk,                 //时钟  
8      input rst,                 //复位信号，低有效  
9      input [3:0] x,             //操作数1，重复8次后作为rs1  
10     input [3:0] y,             //操作数2，重复8次后作为rs2  
11     input [2:0] funct3,         //3位功能选择码  
12     input in_valid              //输入为1时，表示数据就绪，开始运算  
13 );  
14  
15     wire [31:0] rd;  
16     wire [31:0] rs1;  
17     wire [31:0] rs2;  
18  
19     assign rd_l = rd[15:0];  
20     assign rs1 = {4{x}};  
21     assign rs2 = {4{y}};  
22  
23     rv32m core(.rd(rd), .out_valid(out_valid), .in_error(in_error), .clk(clk),  
24     .rst(rst), .rs1(rs1), .rs2(rs2), .funct3(funct3), .in_valid(in_valid));  
25  
26     //display buffer  
27     wire [3:0] display_buffer [0:7];  
28     assign display_buffer[0] = rd[3:0];  
29     assign display_buffer[1] = rd[7:4];  
30     assign display_buffer[2] = rd[11:8];  
31     assign display_buffer[3] = rd[15:12];  
32     assign display_buffer[4] = rd[19:16];  
33     assign display_buffer[5] = rd[23:20];  
34     assign display_buffer[6] = rd[27:24];  
35     assign display_buffer[7] = rd[31:28];  
36     reg [15:0] trans;  
37     reg [3:0] dis_cnt;  
38     reg [3:0] dis_cur;  
39     reg [3:0] dis_pos;  
40     dec7seg led_driver(segs, AN, dis_cur, dis_pos);  
41  
42     //Display driving loop  
43     always @(posedge clk) begin  
44         //Transfer clk signal to acceptable fresh rate.  
45         if(trans >= 16'd50000)  
46             trans <= 0;  
47         else  
48             trans <= trans + 1;  
49     end
```

```

48
49     if(trans == 0) begin
50         if(dis_cnt >= 7)
51             dis_cnt <= 0;
52         else
53             dis_cnt <= dis_cnt + 1;
54     end
55
56     //Display
57     dis_pos <= dis_cnt;
58     dis_cur <= display_buffer[dis_cnt];
59 end
60 endmodule

```

仿真测试结果

在进行开发板验证之前，利用仿真测试程序确认模块正确与否。仿真测试程序如下：

```

1  `timescale 1ns / 1ps
2
3  module rv32m_tb( );
4      parameter N = 32;                //定义位宽
5      reg [31:0] SEED = 2;              //定义不同的随机序列
6      wire [N-1:0] Rd;                  //运算结果
7      wire Out_valid, In_error;         //运算结束和错误输入标志
8      reg [N-1:0] Rs1, Rs2;             //32位数据输入
9      reg [2:0] Funct3;                 //功能选择信号
10     reg Clk, Rst;                     //复位信号
11     reg In_valid;                     //输入为1时，表示数据就绪，开始运算
12     integer i, errors;
13     reg signed [63:0] TempMul;
14     reg signed [64:0] TempMulsu;
15     reg [63:0] TempMulu;
16     reg [31:0] TempRd;
17     parameter Mul = 3'b000,          // 定义不同运算的控制码
18             Mulh = 3'b001,
19             Mulhsu = 3'b010,
20             Mulhu = 3'b011,
21             Div = 3'b100,
22             Divu = 3'b101,
23             Rem = 3'b110,
24             Remu = 3'b111;
25
26     initial begin : TB                // Start testing at time 0
27         Clk = 0;
28         forever
29             #2 Clk = ~Clk;           //模拟时钟信号
30     end
31

```

```

32     rv32m
my_rv32m(.rd(Rd),.out_valid(Out_valid),.in_error(In_error),.clk(Clk),.rs1(Rs1
),.rs2(Rs2),.funct3(Funct3),.in_valid(In_valid),.rst(~Rst));

33
34     task checkrv32m;
35     begin
36     case (Funct3)
37     Mul: begin
38         TempMul = $signed(Rs1) * $signed(Rs2);    //带符号数乘法运算
39         if (TempMul[31:0] != Rd)
40         begin
41             errors = errors + 1;
42             $display("ERROR: Funct3,Rs1,Rs2 = %3b,%8h,%8h, want= %8h,
got=%8h,err=%1b." ,
43                 Funct3, Rs1, Rs2, TempMul[31:0], Rd,In_error);

44         end else begin
45             $display("\033[32;42mCORRECT\033[0m: Funct3,Rs1,Rs2 =
%3b,%8h,%8h, want= %8h, got=%8h,err=%1b." ,
46                 Funct3, Rs1, Rs2, TempMul[31:0], Rd,In_error);
47         end
48     end
49     Mulh: begin
50         TempMul = $signed(Rs1) * $signed(Rs2);    //带符号数乘法运算
51         if (TempMul[63:32] != Rd)
52         begin
53             errors = errors + 1;
54             $display("ERROR: Funct3,Rs1,Rs2 = %3b,%8h,%8h, want= %8h,
got=%8h,err=%1b." ,
55                 Funct3, Rs1, Rs2, TempMul[63:32], Rd,In_error);
56         end else begin
57             $display("\033[32;42mCORRECT\033[0m: Funct3,Rs1,Rs2 =
%3b,%8h,%8h, want= %8h, got=%8h,err=%1b." ,
58                 Funct3, Rs1, Rs2, TempMul[63:32], Rd,In_error);
59         end
60     end
61     Mulhsu: begin                                //带符号数乘以无符号数运算
62         TempMulsu = $signed(Rs1) * $signed({1'b0, Rs2});    //无符号数乘法
63         if (TempMulsu[63:32] != Rd)
64         begin
65             errors = errors + 1;
66             $display("ERROR: Funct3,Rs1,Rs2 = %3b,%8h,%8h, want= %8h,
got=%8h,err=%d." ,
67                 Funct3, Rs1, Rs2, TempMulsu[63:32], Rd,In_error);

68         end else begin
69             $display("\033[32;42mCORRECT\033[0m: Funct3,Rs1,Rs2 =
%3b,%8h,%8h, want= %8h, got=%8h,err=%d." ,
70                 Funct3, Rs1, Rs2, TempMulsu[63:32], Rd,In_error);
71         end
72     end

```

```

73         Mulhu: begin                                //无符号数小于比较运算
74             TempMulu = Rs1 * Rs2;
75             if (TempMulu[63:32] != Rd)
76                 begin
77                     errors = errors + 1;
78                     $display("ERROR: Funct3,Rs1,Rs2 = %3b,%8h,%8h, want= %8h,
got=%8h,err=%1d." ,
79                         Funct3, Rs1, Rs2, TempMulu[63:32], Rd,In_error);

80                 end else begin
81                     $display("\033[32;42mCORRECT\033[0m: Funct3,Rs1,Rs2 =
%3b,%8h,%8h, want= %8h, got=%8h,err=%1d." ,
82                         Funct3, Rs1, Rs2, TempMulu[63:32], Rd,In_error);
83                 end
84             end
85         Div: begin
86             TempRd = $signed(Rs1) / $signed(Rs2);    //带符号数除法运算
87             if (TempRd != Rd)
88                 begin
89                     errors = errors + 1;
90                     $display("ERROR: Funct3,Rs1,Rs2 = %3b,%8h,%8h, want= %8h,
got=%8h,err=%1b." ,
91                         Funct3, Rs1, Rs2, TempRd, Rd,In_error);
92                 end else begin
93                     $display("\033[32;42mCORRECT\033[0m: Funct3,Rs1,Rs2 =
%3b,%8h,%8h, want= %8h, got=%8h,err=%1b." ,
94                         Funct3, Rs1, Rs2, TempRd, Rd,In_error);
95                 end
96             end
97         Divu: begin
98             TempRd = Rs1 / Rs2;    //带符号数除法运算
99             if (TempRd != Rd)
100                 begin
101                     errors = errors + 1;
102                     $display("ERROR: Funct3,Rs1,Rs2 = %3b,%8h,%8h, want= %8h,
got=%8h,err=%1b." ,
103                         Funct3, Rs1, Rs2, TempRd, Rd,In_error);
104                 end else begin
105                     $display("\033[32;42mCORRECT\033[0m: Funct3,Rs1,Rs2 =
%3b,%8h,%8h, want= %8h, got=%8h,err=%1b." ,
106                         Funct3, Rs1, Rs2, TempRd, Rd,In_error);
107                 end
108             end
109         Rem: begin
110             TempRd = $signed(Rs1) % $signed(Rs2);    //带符号数除法运算
111             if (TempRd != Rd)
112                 begin
113                     errors = errors + 1;
114                     $display("ERROR: Funct3,Rs1,Rs2 = %3b,%8h,%8h, want= %8h,
got=%8h,err=%1b." ,
115                         Funct3, Rs1, Rs2, TempRd, Rd,In_error);

```

```

116         end else begin
117             $display("\033[32;42mCORRECT\033[0m: Funct3,Rs1,Rs2 =
%3b,%8h,%8h, want= %8h, got=%8h,err=%1b." ,
118                 Funct3, Rs1, Rs2, TempRd, Rd,In_error);
119         end
120     end
121     Remu: begin
122         TempRd = Rs1 % Rs2;    //带符号数除法运算
123         if (TempRd != Rd)
124             begin
125                 errors = errors + 1;
126                 $display("ERROR: Funct3,Rs1,Rs2 = %3b,%8h,%8h, want= %8h,
got=%8h,err=%1b." ,
127                     Funct3, Rs1, Rs2, TempRd, Rd,In_error);
128             end else begin
129                 $display("\033[32;42mCORRECT\033[0m: Funct3,Rs1,Rs2 =
%3b,%8h,%8h, want= %8h, got=%8h,err=%1b." ,
130                     Funct3, Rs1, Rs2, TempRd, Rd,In_error);
131             end
132         end
133     endcase
134 end
135 endtask
136
137 initial begin
138     errors = 0;
139     Rs1 = $random(SEED);                // Set pattern based on
seed parameter
140     for (i=0; i<10000; i=i+1) begin                //计算10000次
141         Rst = 1'b0; #2 Rst = 1'b1;                //复位信号有效
142         Rs1 = $random; Rs2= $random;                //初始化数据
143         #2 Rst = 1'b0; #2 In_valid = 1'b1;          //数据就绪
144
145         #2 In_valid = 1'b0;
146
147         Funct3 = Mul; #150 ; checkrv32m;
148         Funct3 = Mulh; #150 ; checkrv32m;
149         Funct3 = Mulhsu; #150 ; checkrv32m;
150         Funct3 = Mulhu; #150 ; checkrv32m;
151
152         Funct3 = Div; #150 ; checkrv32m;
153         Funct3 = Divu; #150 ; checkrv32m;
154         Funct3 = Rem; #150 ; checkrv32m;
155         Funct3 = Remu; #150 ; checkrv32m;
156     end
157     $display("RV32M test done. Errors: %0d.", errors);
158     $stop(1);
159 end
160 endmodule

```

最终，使用如下命令利用iverilator进行仿真测试

```
1 iverilator -o sim4 rv32m.v rv32m_tb.v mul_32u.v mul_32b.v div_32u.v div_32b.v  
   Adder32.v dec7seg.v  
2 vvp sim4
```



得到仿真结果终端输出如下：



```
1 RV32M test done. Errors: 0.
```



说明该部件的设计已经完成并通过测试。



开发板验证

通过综合，实现，生成比特流操作，将最终生成的比特流文件下载到开发板上，进行验证。验证结果如下，因为线下验收已经通过，只展示部分运行时状态：









实验总结

通过上述所有模块的设计与测试，我们最终实现了一个可以执行RV32M指令集模块。通过本次试验，进一步熟悉了时序电路的开发，复习了在《数字逻辑与计算机组成》理论课中关于补码乘法算法的知识。

同时，我发现实验文档以及《数字逻辑与计算机组成》教科书当中关于补码除法结果修正的算法描述部分存在漏洞，当除数与被除数符号不同时，修正前的 $R = 0$ 。在这种情况下，R和Q已经是正确的结果，不需要进行修正。但是，实验文档以及教科书当中并没有对这种情况进行讨论，导致我在实验过程中遇到了一些问题。最终，我在修正这一步骤里增加了判断条件 `RDIV[63:32] == 0`。在这里，我希望能够对这一问题进行说明，以便后续的同学能够更好地完成实验。

思考题

1. 分析rv32m模块的资源占用和性能特点。

Utilization		Post-Synthesis Post-Implementation	
		Graph Table	
Resource	Estimation	Available	Utilization %
LUT	578	63400	0.91
FF	332	126800	0.26
DSP	6	240	2.50
IO	47	210	22.38
BUFG	1	32	3.13

2. 阐述浮点数的乘除法如何实现？

根据IEEE754的浮点数结构，首先拆分浮点数的符号、阶码、尾数部分分别运算，步骤如下：

- 首先，判断边界条件，处理边界情况，如产生 `quiet NaN` 等等
- 判断符号位，确定结果的符号位
- 计算阶码，乘法阶码相加，除法阶码相减。同时，需要考虑偏置常数对于阶码运算结果的影响，并进行修正。
- 计算尾数，计算尾数时，采用无符号数的乘除法进行计算即可
- 规格化，将尾数规格化，得到最终结果。在这里，需要注意一些边界条件，如上溢出，下溢出等等。上溢出需要将结果修正为 `inf`，下溢出需要将结果修正为0，并产生相应的浮点数异常。

3. 分析当除数是一个常量时，如何通过乘以常量倒数的方法来得到近似的结果。与除法运算进行对比分析，比如常量是 3 或者 7 时。

在数字电路设计中，处理除法运算可能会引入较大的硬件复杂性和延迟。因此，使用乘以常量的倒数来实现近似的除法操作是一种常见的优化方法。这种方法在数字电路中可以有效地减少硬件资源的使用，提高性能。以下是对数字电路设计中使用乘以常量倒数方法与除法运算进行对比的分析，以常数为 3 和 7 为例：

除法运算：

在数字电路中，实现除法运算需要较多的硬件资源，特别是在需要高精度的情况下。通常，一个通用除法电路会涉及迭代和比较操作，这会引入较大的延迟和资源占用。因此，除法电路往往复杂且资源密集。

乘以常量倒数方法：

使用乘以常量的倒数方法可以在数字电路设计中实现近似的除法操作。这个方法通常包括以下步骤：

1. 计算常数的倒数，并将其存储在数字电路中。这可以是一个预计算的常数，存储在查找表中，或者使用一些近似算法。
2. 将被除数与倒数相乘，以获得近似的除法结果。

对比分析：

1. **硬件资源占用：** 乘以常量的倒数方法通常需要较少的硬件资源，因为它避免了通用的除法电路的复杂性。这对于资源有限的嵌入式系统和高性能数字电路都有优势。
2. **延迟：** 乘以常量的倒数方法通常比通用除法电路具有更低的延迟，因为它涉及更少的迭代操作。
3. **精度：** 乘以常量的倒数方法产生的结果是一个近似值，因为它使用了常数的倒数。这意味着在一些应用中，可能需要牺牲一些精度。然而，对于许多应用来说，这个近似是足够精确的。
4. **适用性：** 乘以常量的倒数方法适用于那些可以容忍一定程度的精度损失的应用，例如信号处理、图形处理和控制系统等。

总的来说，在数字电路设计中，使用乘以常量的倒数方法可以提供一种高性能和资源有效的替代方案，尤其是在除法操作的精度要求较低的情况下。然而，需要根据具体应用的需求来选择使用哪种方法。

4. 通过查找资料，阐述提高乘除法器的运算性能的思路和方法。

1. **精确度权衡：** 在FPGA设计中，通常可以在性能和精度之间进行权衡。通过降低运算的精确度，可以提高运算速度。对于某些应用，这种精度损失是可以接受的。例如，可以使用定点数代替浮点数来减小资源需求和运算时间。
2. **硬件并行性：** 充分利用FPGA中的硬件并行性，特别是在DSP应用中。使用多个DSP块以及并行处理单元可以大幅提高乘除法运算的吞吐量。
3. **流水线化：** 使用流水线技术将乘除法操作分为多个阶段，每个阶段在不同的时钟周期内执行。这可以减小单个运算的延迟，同时提高整体性能。
4. **定制运算单元：** 设计自定义的运算单元，以执行乘法和除法运算。这些单元可以根据特定的需求进行优化，包括精确度和性能。
5. **位宽优化：** 在FPGA中，位宽对性能有显著影响。选择合适的位宽，既能满足精度要求，又能最小化资源占用，是提高性能的一个关键因素。

6. **运算模型选择**: 选择适合的运算模型, 例如定点数或浮点数, 以充分利用FPGA资源并提高性能。
7. **算法优化**: 选择合适的算法, 以提高运算的性能。例如, 可以使用乘以常量的倒数来实现近似的除法运算, 这可以大幅提高性能。