# STM32F4xx Timers




# **Temporizadores / Contadores**

- •Temporizadores / contadores são periféricos destinados a realizar operações de contagem.
- •Se a fonte de clock do contador é uma base de tempo conhecida, dizemos que opera no modo temporizador, ou seja, mede tempo.
- •Além de contar eventos, medir passagem de tempo, temporizar eventos, os módulos temporizadores também podem ser utilizados para gerar sinais, periódicos ou não.
- •O STM32F411 possui diferentes conjuntos de periféricos temporizadores, relacionados na tabela a seguir.



Timer	Tipo	Características	Resoluçã o	Canais captura compara	Transf Via DMA	Máx clock int	A P B	
TIM 1	Avançado	Saidas complement. tempo morto Sincronização Sens. Quadrat e Hall	16 bits Up / down updown	4	Sim	100	2	
TIM2 TIM5	Uso geral	Sincronização Sens. Quadrat e Hall	32 bits Up / down updown	4	Sim	50	1	
TIM3 TIM4	Uso geral	Sincronização Sens. Quadrat e Hall	16 bits Up / down updown	4	Sim	50	1	
TIM9	Uso geral	Sincronização Sens. Quadrat e Hall	16 bits up	2 Não		100	2	
TIM10 TIM11	Uso geral	Temporizador Auto-recarga com prescaller	16 bits up	1	Não	100	2	
Sistemas Microprocessados 2 prof. Marcos Zuccolotto								

# TIM10 / 11 – Arquitetura temporizador básico



# Estrutura registadores periféricos TIMx

```
typedef struct
   IO uint32 t CR1;
                            /*!< TIM control register 1,
   IO uint32 t CR2;
                            /*!< TIM control register 2,
  IO uint32 t SMCR;
                            /*! < TIM slave mode control register,
                            /*! < TIM DMA/interrupt enable register,
  IO uint32 t DIER;
   IO uint32 t SR;
                            /*!< TIM status register,
   IO uint32 t EGR;
                            /*! < TIM event generation register,
                            /*! < TIM capture/compare mode register 1,
   IO uint32 t CCMR1;
                            /*! < TIM capture/compare mode register 2,
   IO uint32 t CCMR2;
   IO uint32 t CCER;
                            /*! < TIM capture/compare enable register,
                            /*!< TIM counter register,
   IO uint32 t CNT;
                            /*! < TIM prescaler,
   IO uint32 t PSC;
  IO uint32 t ARR;
                            /*!< TIM auto-reload register,
  IO uint32 t RCR;
                            /*!< TIM repetition counter register,
  IO uint32 t CCR1;
                            /*! < TIM capture/compare register 1,
  IO uint32 t CCR2;
                            /*! < TIM capture/compare register 2,
 IO uint32 t CCR3;
                            /*!< TIM capture/compare register 3,
  IO uint32 t CCR4;
                            /*!< TIM capture/compare register 4,
   IO uint32 t BDTR;
                            /*!< TIM break and dead-time register,
   IO uint32 t DCR;
                            /*! < TIM DMA control register,
   IO uint32 t DMAR;
                            /*! TIM DMA address for full transfer,
   IO uint32 t OR;
                            /*! < TIM option register,
TIM TypeDef;
```



# TIM10 e 11 - Operação

Opera somente com o clock interno CK\_INT padrão = 16 MHZ (pode ser configurado)

Prescaller (**TIMx->PSC**) divide a frequência de CK\_INT por um valor inteiro entre 1 e 65536

A contagem é realizada pelo registrador **TIMx->CNT** até o valor definido pelo registrador de auto-reload (**TIMx→ARR**), em operação no modo UP.

Se operar no modo DOWN, a contagem inicia no valor **TIMx→ARR** e o estouro ocorre em zero.

O reinício do TIMx é sinalizado pelo bit UIF do registrador status (TIM→SR)



# TIMx->CR1 - Control Register 1



#### Valor no RESET: 0x00

**CEN** (Counter Enable) – Habilita a operação do contador (0 – desliga 1- liga)

**UDIS** (Update Disable) - Desabilita evento de update (reset contador + atualização dos registradores sombra do PSC e ARR). Contador pode ser reiniciado pelo bit UG.

**URS** (Update Request Source ) - Seleciona geração do evento de update


- 0 Update gerado pelo estouro do contador e pelo bit UG
- 1 Update gerado somente pelo estouro do contador

**ARPE** (Auto-reload preload enable) – Quando em 1, TIMx\_ARR utiliza registrador sombra, que é atualizado no evento de update.

**CKD[1:0]** – Clock dos filtros digitais dos canais captura



# TIMx->SR - Status Register



#### Valor no RESET: 0x00

Os bits deste registador são **ligados pelo hardware** e **devem ser desligados pelo programa**, para sinalizar reconhecimento do evento.


UIF (Update interrupt flag) – sinaliza que ocorreu estouro do contador ou reinício através do bit UG

CC1IF (Capture/compare 1 interrupt flag) – sinaliza evento de captura ou comparação no canal 1

CC1OF (Capture/compare 1 overcapture flag) – ocorreu sobreescrita no registrador CCR1



# TIMx->EGR - Event Generator Register



Valor no RESET: 0x00

Estes bits são ligador por software e automaticamente desligados por hardware

**UG** (Update generate) – zera PSC e CNT. Atualiza registradores sombra.

CC1G (Capture/compare generate) – gera evento no calnal CC1



### **RCC->APB2ENR**

31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Reserved										SPI5EN	Reser- ved	TIM11 EN	TIM10 EN	TIM9 EN	
									rw	veu .	rw	rw	rw		
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Reser- ved	SYSCF G EN	SPI4EN	SPI1 EN	SDIO EN	Reserved		ADC1 EN	Reserved		USART6 EN	USART1 EN		Reserved		TIM1 EN
	rw	rw	rw	rw			rw			rw	rw				rw

Valor no RESET: 0x00

Habilita o clock para os seguintes periféricos :

TIM 1, 9, 10, 11

USART 1 e 6

ADC1

SPI1, 4 e 5

Além disso permite a configuração do sistema de clock por software



# TIM9 – Arquitetura temporizador trigger

