# 信号调制度测量装置

**摘要:** 本设计通过外设高速 ADC 以 80MHz 对经过调理放大的被测信号采样,经过下变频,低通滤波,将信号从高频转移到基带实现降频,并降低采样频率到 40MHz。再通过 FFT 求出基频,DDS 产生与该基频相同频率的正交信号与降频后的信号进行乘法器,把降频后信号的中心频率移到 0 处,把采样频率降低到 2MHz,实现零中频解调。对正交变换后的两路信号求平方和根进行包络检波,根据包络判断调制类型,由包络峰峰和谷谷值求得调幅度,由 arctan 求得调频信号瞬时相位,做差分得出调频度和最大频偏。

**关键词**:调制度;调幅;调频; FPGA; 下变频;

#### 1. 设计方案工作原理

#### 1.1 预期目标实现与系统原理

首先,把被测信号经过调理电路放大。考虑到信号为高频信号,所以使用高速双路 AD模块和晶振频率更高的 FPGA 开发板 Basys3 以提高能处理信号的频率。调理后的放大信号输入给高速 AD模块进行 80MHz 采样,把模拟信号转换成数字信号,再通过数字下变频(DDC)把高频信号转移到基带,再通过低通滤波滤除高频分量,可以把采样频率降低到原来的一半(40MHz),得到 I 路和 Q 路两路信号。

低通滤波滤除高频信号后经过 FFT 变换, 求模, 找到模值最大时对应的频率。以该值为 DDS 合成信号的频率合成正弦信号和余弦信号, 与未经 FFT 变换的 I 路和 Q 路信号输入乘法器, 把信号中心频率精准移到 0 处, 实现零中频解调。再通过通带更窄的低通滤波, 把采样频率降低 20 倍, 约为 2MHz。

I 路和 Q 路数据运用 cordic IP 核求出幅值,根据幅值判断调制方式。如果幅值变化,则为调幅信号,直接输出解调信号波形,通过解调出的包络峰峰值和谷谷值求出调幅度。如果幅度未变化,信号始终为一条平稳直线,则为调频波。调用 cordic 的 arctan 求出调频信号的瞬时相位,做差分,求得调频度。根据调频度和最大偏频的关系,再得出最大偏频,输出频率解调波形。

本系统通过一系列的下变频、低通滤波、DDS、FFT等操作,降低采样频率和系统内部 处理信号的频率,实现对载有有效信息的高频调制信号进行零中频解调,并判断调制类 型,计算相应的调制度显示出来。

#### 1.2 技术方案比较

首先,确定该系统使用的主控板。有两种方案:单片机和FPGA。

一般单片机使用的外部晶振为 8M,使用锁相环倍频后,最大工作频率可达 72MHz。然而题目要求被测信号载频范围为 10MHz~30MHz,满足奈奎斯特采样定律后的采样频率至少要高于 60MHz,普通单片机的数据处理能力差强人意。

而板载 Xilinx Artix 7 系列 FPGA 芯片的 Basys3 开发板,内部时钟最高可达 450MHz,完全满足了对于高频信号的数据处理要求。且其提供了完整、随时可用的硬件平台,适合于从基本逻辑器件到复杂控制器件的各种主机电路。板上集成了打量的 I/O 设备和 FPGA 所需的丰富内设资源,可以直接设计调用。

### 2. 系统软件设计

### 2.1 系统总体工作流程

本设计基于 Xilinx 的 Basys3 硬件开发板作为主控制器,通过设计并调用其内部丰富的 IP 核实现对被测信号一系列的降频操作,并用包络检波原理把被测信号解调出来,经过 DA 转换,显示模拟信号的波形。




图 1 系统流程框图

#### 2.2 主要模块程序设计

本系统主要分为以下7个模块

#### (1) 高速 AD 采样量化模块

FPGA 板载 AD 转换模块不能满足高速信号对于采样频率 80MHz 的要求,所以选择外设高速 AD 采样模块。

选择的高速双路模数转换模块(ATK\_DUAL\_HS\_AD)载有两块高速 AD 芯片 3PA1030,单片 AD 芯片可以满足 50MSPS (Million Samples Per Second,每秒采样百

万次)的采样要求。

设置一路AD采样ad0采样时钟为40MHz,另一路ad1为ad0经过翻转的采样时钟40MHz。 设置ad0,ad1分别在各自采样时钟上升沿采样,为两路AD同时输入被测信号,综合两 路采样数据,可以实现对采样频率的倍频,达到80MHz。

### (2) 下变频 (DDC) 模块

高速 AD 采样后的信号在频域内为处于 10MHz~30MHz 高频窄带信号。想通过把信号从高频区直接变换到基带,不经过中频的调制方式,即零中频,来实现解调。

通过调用 FPGA 内部的 DDS Compile IP 核生成两路正交的正弦信号 x1(t) 和余弦信号 x2(t),信号频率约为 20MHz,与 ADC 采样信号进行乘法,实现把位于高频窄带  $10MHz^30MHz$  的信号转移到 $-10MHz^310MHz$  的基带。再经过低通滤波器 (LPF) 滤除高频分量。滤波器通带为 $-10MHz^310MHz$ ,截止频率小于高频载波频率 30MHz。经过 LPF 后得到相互正交的复基带信号的实部 I 和虚部 Q。

由于信号经过LPF 滤波后,提取出的基带信号带宽远远低于系统的采样频率 80MHz,从而抽取滤波来降低采样率。Vivado 的LPF 提供抽取功能,将"Filter Type"设置为Decimation,把采样频率下降一倍,为 40MHz。




图 2 下变频框图

#### (3) FFT 模块

DDC 只是粗略的把调制信号所在的频带移到基频,信号中心频率未能完全移到 0 处, 采样频率仍然很高。

FFT 能够对有限长的序列信号,计算序列的频谱,找到基波频率。为下一步校正中频, 降低采样做准备。

计算序列频谱是直接对序列进行 FFT 运算求得 X(k) , X(k) 就代表了序列在[0,2  $\pi$ ]之间的频谱值。根据 FFT 结果的实部和虚部,计算得到每个点对应的模值:

$$|X(\mathbf{k})| = \sqrt{X_R^2(\mathbf{k}) + X_I^2(\mathbf{k})}$$

为确定基波频率,利用比较查找最大值算法,得到模值最大值,最大值对应的序列 n 所对应的频率即为基波频率,利用如下公式恢复基波频率 F:

$$F = \mathbf{n} \cdot \frac{F_S}{N}$$

其中, $F_s$ 为采样频率,N为 FFT 点数。

#### (4) DDS 频率合成模块

DDS 是直接数字式频率合成器(Direct Digital Synthesizer),系统结构可分为如下几个部分,其中相位控制字可调整输出正弦波的相位,频率控制字可以调整输出正弦波的频率。

FPGA内部有集成好的 DDS IP 核可以直接调用。通过 DDS产生基波频率的正弦信号 sin 和余弦信号 cos,与 FFT 变换之前的 I 路和 Q 路信号输入乘法器,达到信号频域平移的作用,即能够很好的校正信号中心频率为 0,精准实现零中频,此时有效调制信号已经从高频载波还原到基带。

再把信号输入低通滤波器 LPF,设置 LPF 的通带频率为-4MHz<sup>2</sup>4MHz,滤除无效频率分量,减小通带频率范围至-4MHz<sup>2</sup>4MHz。此时,信号频率已经大大降低,降低采样频率到2MHz,提高数据处理性能。

#### (5) 包络检波模块

降频之后的 I 路和 Q 路信号,调用 FPGA 里的 cordic 核。cordic 核是一个实现通用坐标旋转计算的 IP 核,在进行数字信号处理时常常会用到,算法主要是通过迭代来解三角方程。包络检波主要使用 cordic 核中的 square root 平方根功能,对于输入的两路信号开平方根,即可解调出调制信号的幅值,公式如下:

$$abs = \sqrt{I^2 + Q^2}$$

如果幅值是变化的,即可判断为调幅信号,并输出解调信号波形。调幅度测量可以通

过直接测量包络得出,利用公式如下:

$$m_a = \frac{A - B}{A + B}$$

A 为包络线峰一峰间的长度, B 为包络线谷一谷间的长度, m 为调幅度。

#### (6) 差分测频模块

如果幅值基本不变, 为一条直线, 即可判断为调频信号。

FPGA 再次调用 cordic 核中计算 arctan 功能, 计算调频信号的瞬时相位, 公式如下:

$$\Psi = \arctan \frac{I}{\Omega}$$

I为 I 路信号, Q 为 Q 路信号,  $\Psi$  为调频信号的瞬时相位。

瞬时相位 $\Psi$ , 做差分得瞬时相偏 $\Delta\Psi$ , 而调频指数 $m_r$ 即调频度公式为:

$$m_f = \frac{\Delta \omega_m}{\Omega} = \frac{k_f U_\Omega}{\Omega} = \Delta \Psi_m$$

最大频偏  $\Delta f_m$  公式为:

$$\Delta f_m = m_f \cdot F$$

F 为载波频率。

#### (7) 显示模块

通过 FPGA 的 UART 串口与单片机进行通信,把数据发送给单片机,单片机中断接收数据后,进行处理判断,判断调制类型,再通过 1cd 屏显示相应的测量数据。

#### 3. 作品成效总计分析

3.1 系统测试与成效分析

信号调制度测量装置的测试步骤如下:

- (1)设置函数/任意波形发生器,使其输出载波电压峰峰值  $100\,\text{mV}$  的高频电压,其载频范围为  $10\,\text{MHz}^230\,\text{MHz}$ (频率步进间隔  $0.5\,\text{MHz}$ )。若  $u_n$ 为已调波(AM 或 FM 波)时,其调制信号为频率范围  $5\,\text{kHz}^210\,\text{kHz}$ (频率步进间隔  $1\,\text{kHz}$ )内某一频率的正弦信号。在用数字示波器测量该信号,确认信号的参数与设定值相同后,将函数/任意波形发生器的输出信号接入 basys3 的 ADC 通道;
- (2) 记录多个信号调制度测量装置的测量结果及测量误差绝对值,记录被测信号  $\mathbf{u}_{\mathbf{u}}$ 的调制方式与调幅度。当被测信号为调频波时,记录其最大频偏  $\Delta f_{\mathbf{u}}$  (kHz) 输出解调信号。同时,在屏幕上显示相关的判断与数值及输出并观察解调信号的失真情况。

以下对被测信号进行测试,设置的信号和最终得到的结果如下:

## ① 信号1

调制方式	AM
信号频率	2.8kHz
调幅度实测值	0.31
调幅度理论值	0.39
绝对误差值	0.08

## ② ②信号2

调制方式	PM
信号频率	3.2KHz
调幅度实测值	2.8
调幅度理论值	2. 9
绝对误差值	0.1
最大频偏	21kHz

# 总结

基于 FPGA 及 AD/DA 模块的信号调制度测量装置体积轻便,测量简单,运算速度较快,可根据输入的不同信号对其调制方式进行判断并对信号进行相关测量。同时,装置还配有显示屏,可以直观显示相关成果。此外,输出的解调信号无明显失真。

经测试,对被测信号的判断及测量调幅度的误差以及最大频偏的测量与对解调信号的输出均可满足题目的要求。

## 4. 参考资料及文献

- [1]曾兴雯. 高频电子线路. [M]. 北京: 清华大学出版社, 2021
- [2]钱玲. 数字信号处理[M]. 北京: 电子工业出版社, 2018