

**本科实验报告**

|  |  |
| --- | --- |
| 课程名称： | 计算机组成 |
| 姓 名： | 胡亮泽 |
| 学 院： | 计算机科学与技术学院 |
| 系： | 计算机科学与技术系 |
| 专 业： | 计算机科学与技术 |
| 学 号： | 3120102116 |
| 指导教师： | 姜晓红 |

2014年 5 月 16 日

**浙江大学实验报告**

课程名称： Computer Organization 实验类型： 综合

实验项目名称： Lab8： 单周期CPU实现

学生姓名： 胡亮泽 专业： 计算机科学与技术

学号： 3120102116

同组学生姓名： 王艺 指导老师： 姜晓红


实验地点： 东4-509 实验日期： 2014 年 5月 16 日

1. 实验目的和要求

利用verilog代码实现单周期CPU的数据通路，并下载完成相应的指令操作。

1. 实验内容和原理

数据通路图如下：



本次实验中由于数据通路较为复杂，因此模块众多。主要包括存储器模块（data）,指令存储器模块（Inst），ALUC , ALU , 与pc相关的single\_pc\_plus\_4,

single\_pc模块，以及control和5位以及32位多路选择器等模块。

其中指令存储器和存储器模块主要是通过IP核模板生成，而ALU，ALUC等模块前几次实验都已经详细叙述过，这里不多做赘述。

由于是单周期CPU，因此指令需要在一个时钟周期内完成，因此，在关于寄存器群的代码中，采用下降沿时进行写操作：

|  |
| --- |
| module single\_gpr(input wire clk,  input wire rst,  input wire i\_wen,  input wire[4:0] i\_addr1,i\_addr2,i\_addr3,  input wire[4:0] i\_wreg,  input wire[31:0] i\_wdata,  output wire[31:0] o\_op1,o\_op2,o\_op3    );  reg[31:0] mem[31:0];  initial begin  mem[0] = 0;  mem[1] = 0;  mem[2] = 0;  mem[3] = 0;  mem[4] = 0;  …… //初始化  end  assign o\_op1 = mem[i\_addr1];  assign o\_op2 = mem[i\_addr2];  assign o\_op3 = mem[i\_addr3];  always @(negedge clk,posedge rst)  if (rst) begin  mem[0] = 0;  mem[1] = 0;  mem[2] = 0;  mem[3] = 0;  …… //重置  end  else if(i\_wen)  if(i\_wreg!=0)  mem[i\_wreg] = i\_wdata;  endmodule |

需知，

assign o\_op3 = mem[i\_addr3];

主要用于在top主模块中输出验证选择寄存器内存储的值。其余内容与试验6完全相同，这里不多做赘述。

而single\_pc\_plus\_4主要是用于输出下一个pc+1的值：

|  |
| --- |
| module single\_pc\_plus\_4(  input wire[31:0] i\_pc,  output wire[31:0] o\_pc  );  assign o\_pc = i\_pc + 1;  endmodule |

由于在IP核中，每一行代表一条指令，而指令地址即为该指令的行数，因此在IP核中，指令地址是连续的整数，只需要加1就可以了。

至于single\_pc模块，主要是用于将下一个pc的值传递给指令IP核作为下一条指令的地址，代码如下：

|  |
| --- |
| module single\_pc(  input wire clk,  input wire rst,  input wire[31:0] i\_pc,  output wire[31:0] o\_pc  );  reg[31:0] t\_pc;  initial t\_pc = 32'hFFFFFFFF;  assign o\_pc = rst?32'hFFFFFFFF:t\_pc;  always @(posedge clk,posedge rst)  if(rst) t\_pc <= 32'hFFFFFFFF;  else  t\_pc <= i\_pc;  endmodule |

这里，我们用一个t\_pc的变量来作为缓冲，在不重置的前提下，输出的pc值永远与t\_pc值相同，但是考虑到只有在时钟上升沿的时候才需要读取新的指令，因此t\_pc在clk上升沿的时候改变值。

其中i\_pc是经过多个选择器后选择出来的pc值。

和pc需要通过加法计算下一个pc值类似，在branch操作中也需要计算下一个pc值，因此有了branch\_addr模块,原理类似：

|  |
| --- |
| module branch\_addr(  input wire[31:0] pc\_plus\_4,  input wire[31:0] exten\_branch,  output wire[31:0] branch\_addr  );  assign branch\_addr = pc\_plus\_4 + exten\_branch;  endmodule |

Exten\_branch是符号位扩展后的偏移量。

最后，用顶层模块CPU模块将所有模块进行连接：

|  |
| --- |
| module CPU(  input wire clk, //T9  input wire exec, //单周期时钟周期  input wire rst, //重置  input wire[1:0] disp\_type, //显示类型  input wire[4:0] reg\_index, //输出寄存器下标  output wire[5:0] led, //各led灯  output wire[7:0] segment,  output wire[3:0] anode    );  wire[31:0] pc;  wire [31:0] pc\_plus\_4;  wire [31:0] branch\_address;  wire [31:0] instruction;  wire RegDst,ALUsrcB,MemToReg,WriteReg,MemWrite,Branch,ALUop1,ALUop0,Jump;  wire[31:0] bracn\_or\_next,jump\_or\_not;  wire[4:0] rt\_or\_rd;  wire[31:0] addr\_or\_data,result\_or\_data;  wire [31:0] exten\_branch,exten\_jump,branch\_or\_next;  wire equal\_branch;  wire[31:0] mem\_data;  wire[2:0] func;  wire[1:0] ALUop;  wire[31:0] result;  wire zero;  reg[15:0] disp\_num;  reg[15:0] clock;  wire[31:0] Rdata1,Rdata2,Rdata3;  wire exec\_out,rst\_out;  initial begin  clock = 0;  end  pbdebounce p1(clk,exec,exec\_out);  pbdebounce p2(clk,rst,rst\_out);  assign led[0] = (pc!=32'hFFFFFFFF);  assign led[1] = (instruction[31:26]==0&led[0]);  assign led[2] = (instruction[31:26]==35&led[0]);  assign led[3] = (instruction[31:26]==43&led[0]);  assign led[4] = (instruction[31:26]==4&led[0]);  assign led[5] = (instruction[31:26]==2&led[0]);  data mem1(.addr(result[8:0]),.clk(clk),.din(Rdata2),.dout(mem\_data),.we(MemWrite));  inst in1(.addr(pc[8:0]),.clk(clk),.dout(instruction));  control c1(instruction[31:26],RegDst,ALUsrcB,MemToReg,WriteReg,MemWrite,Branch,ALUop1,ALUop0,Jump);  single\_pc\_plus\_4 k1(pc,pc\_plus\_4);  single\_pc k2(exec\_out,rst\_out,jump\_or\_not,pc);  branch\_addr b1(pc\_plus\_4,exten\_branch,branch\_address);  mux\_5 m1(instruction[20:16],instruction[15:11],rt\_or\_rd,RegDst);  assign exten\_branch = {{16{instruction[15]}},instruction[15:0]};  assign equal\_branch = zero & Branch;  mux\_32 m2(pc\_plus\_4,branch\_address,branch\_or\_next,equal\_branch);  assign exten\_jump = {{6{instruction[25]}},instruction[25:0]};  mux\_32 m3(branch\_or\_next,exten\_jump,jump\_or\_not,Jump);  mux\_32 m4(Rdata2,exten\_branch,addr\_or\_data,ALUsrcB);  mux\_32 m5(result,mem\_data,result\_or\_data,MemToReg);  assign ALUop = {ALUop1,ALUop0};  aluc a1(ALUop,instruction[5:0],func);  alu a2(Rdata1,addr\_or\_data,func,zero,result);  single\_gpr g1(exec\_out,rst\_out,WriteReg,instruction[25:21],instruction[20:16],reg\_index,rt\_or\_rd,result\_or\_data,Rdata1,Rdata2,Rdata3);  always@(posedge exec\_out,posedge rst\_out) begin  if(rst\_out) clock = 0;  else clock = clock + 1;  end  display d1(clk,disp\_num,anode,segment);  always @\* begin  case(disp\_type)  2'b00:  disp\_num<= Rdata3[15:0];  2'b01:  disp\_num<= Rdata3[31:16];  2'b10:  disp\_num<= pc[15:0];  2'b11:  disp\_num<= clock[15:0];  endcase  end  endmodule |

顶层模块变量较多，下面将一一分析其作用。

首先，exec和clk，前者是单周期CPU中的一个周期，利用按钮实现，按下按钮并放开意味着一个时钟周期的结束。而clk主要用于display模块的分频，利用开发板上的T9时钟实现。但是，clk还出现在了两个IP核中：

|  |
| --- |
| Data mem1(.addr(result[8:0]),.clk(clk),.din(Rdata2),.dout(mem\_data),.we(MemWrite));  inst in1(.addr(pc[8:0]),.clk(clk),.dout(instruction)); |

主要原因是在数据通路的设计中，这两个模块是不需要时钟周期进行控制的，否则会出错，但是IP核的设计中却要求一个clk.因此，利用一直在不断进行周期变化并且频率极高的T9时钟来代替。

其中result为ALU计算结果，这里计算的结果代表地址，Rdata2为寄存器输入的第二个地址读取的数据，这里作为写入数据，mem\_data为输出数据。

Pc为当前Pc值，instruction代表当前读取到的指令。

而reg\_index为输入的寄存器下标，并输出相应寄存器中的值。

Disp\_type变量用两个开关实现，用以选择相应的数码管显示数据。选择代码：

|  |
| --- |
| always @\* begin  case(disp\_type)  2'b00:  disp\_num<= Rdata3[15:0];  2'b01:  disp\_num<= Rdata3[31:16];  2'b10:  disp\_num<= pc[15:0];  2'b11:  disp\_num<= clock[15:0];  endcase  end  endmodule |

在4种情况下分别输出选择寄存器数据（Rdata3）的第16位，高16位，当前pc值，以及已经经历的时钟数。

Led[0]用以表示是否已经开始执行指令操作。

assign led[0] = (pc!=32'hFFFFFFFF);

其中32’hFFFFFFFF为pc初值，在开始运行后加一变为0。

其余5个led灯分别代表5种指令类型，指令类型可以通过指令前6位来获得。

例如：assign led[2] = (instruction[31:26]==35&led[0]);

用前6位是否等于35和是否开始执行来判断代表lw指令的led灯是否要亮。

在将instruction指令前6位输入control模块就可以获得相应控制信号。各控制信号作用不多做赘述。

根据数据通路，在执行过程中需要很多的控制信号去选择不同的数据进行输入或者输出。

首先，利用5位多路选择器选择目的寄存器rt\_or\_rd

mux\_5 m1(instruction[20:16],instruction[15:11],rt\_or\_rd,RegDst);

同理，再用32位选择器选择出branch\_or\_next（跳转指令或者pc+1的值），jump\_or\_not(跳转或不跳转的下一pc值)，addr\_or\_data(ALU第二个操作输入数，代表地址运算或者计算)，result\_or\_data(寄存器的写入数据，为存储器中读取数据或者ALU运算结果)

最后，在寄存器模块中，

single\_gpr g1(exec\_out,rst\_out,WriteReg,instruction[25:21],instruction[20:16],reg\_index,rt\_or\_rd,result\_or\_data,Rdata1,Rdata2,Rdata3);

将reg\_index输入，并输出Rdata3用以验收。输入rt\_or\_rd作为目的寄存器，result\_or\_data作为写入数据。

至此，数据通路全部实现。

UCF文件代码如下：

|  |
| --- |
| NET"clk" LOC="T9";  NET"exec" LOC="M13";  NET "anode[0]" LOC="D14";  NET "anode[1]" LOC="G14";  NET "anode[2]" LOC="F14";  NET "anode[3]" LOC="E13";  NET "segment[0]" LOC="E14";  NET "segment[1]" LOC="G13";  NET "segment[2]" LOC="N15";  NET "segment[3]" LOC="P15";  NET "segment[4]" LOC="R16";  NET "segment[5]" LOC="F13";  NET "segment[6]" LOC="N16";  NET "segment[7]" LOC="P16";  NET"rst" LOC="M14";  NET"led[0]" LOC="K12";  NET"led[1]" LOC="P14";  NET"led[2]" LOC="L12";  NET"led[3]" LOC="N14";  NET"led[4]" LOC="P13";  NET"led[5]" LOC="N12";  NET"disp\_type[0]" LOC="F12";  NET"disp\_type[1]" LOC="G12";  NET"reg\_index[0]" LOC="H14";  NET"reg\_index[1]" LOC="H13";  NET"reg\_index[2]" LOC="J14";  NET"reg\_index[3]" LOC="J13";  NET"reg\_index[4]" LOC="K14";  NET "rst" CLOCK\_DEDICATED\_ROUTE = FALSE;  NET "exec" CLOCK\_DEDICATED\_ROUTE = FALSE; |

指令IP核内容：

|  |
| --- |
| MEMORY\_INITIALIZATION\_RADIX = 2;  MEMORY\_INITIALIZATION\_VECTOR =  10001100000000010000000000000000,  10001100000000100000000000000100,  10001100000001000000000000000001,  00000000001000100001100000100000,  00000000010000110001000000100000,  00000000011000010001100000100000,  00010000011001000000000000000001,  00001000000000000000000000000100,  10101100000000100000000000000011,  00001000000000000000000000000000; |

存储器IP核内容：

|  |
| --- |
| MEMORY\_INITIALIZATION\_RADIX = 2;  MEMORY\_INITIALIZATION\_VECTOR =  00000000000000000000000000000001,  00000000000000000000000000001011,  00000000000000000000000000000000,  00000000000000000000000000000000,  00000000000000000000000000000000,  00000000000000000000000000000000,  00000000000000000000000000000000,  00000000000000000000000000000000,  00000000000000000000000000000000,  00000000000000000000000000000000,  00000000000000000000000000000000,  00000000000000000000000000000000,  00000000000000000000000000000000; |

1. 实验过程和数据记录

本次实验中指令存储器中存储的具体代码为：



具体功能为实现从1到10的所有整数的相加，通过循环实现，每次的加数存储在3号寄存器中，和存储在2号寄存器中，并在最后将结果存储到存储器的3号地址中.

下载后，将从右到左第二个开关上拨，显示PC值为FFFF，此时LED灯全灭，尚未开始执行指令。

时钟在每次按下按钮后自动加1，只在重置按钮按下后归0，这里不多做赘述。

按下执行按钮后PC变为0.此时已经取得第0条指令的指令代码。

将开关拨至0后，选择1号寄存器，

放开按钮后发现1号寄存器中数据由0变为1（用于加法）.

接下来的2条指令同理在2号寄存器中写入0（用作初始化），在4号寄存器中写入11（用作跳转）

再次按下按钮，执行第四条指令，同样的方法，发现在按钮松开后3号寄存器被写入1.

接下来将进入循环除最后一次跳出循环按4次按钮，前面每次循环都是5下按钮一循环。

每次进入循环后将3号寄存器的值加到2号寄存器中并写入2号寄存器，再将3号寄存器加1，用beq语句判断3号寄存器中的数字是否已经到达11并跳转。

因此，便有第5下按钮松开后2号寄存器中被写入1，第6下3号被写入2，第7下比较结果发现不需要跳出，第8下按下后跳转回第4条语句，pc值重新被置为4.

接下来进行的10个循环与一开始的结果类似，除了2号寄存器的值不断变化和每次3号寄存器的值加1，其他的结果不变。而每次进入循环后第一条指令执行后2号寄存器的值分别为3,6,a,f,15,1c,24,2d,37(16进制)

最后一次跳出后，pc值被置为8，执行sw指令将2号寄存器的结果存入存储器中的3号地址，最后一下按钮按下后跳转回第0条指令重新执行所有指令

1. 实验结果

本次实验由于实验通路比较复杂，过程还是比较艰辛的。首先，对于IP核中的一些变量不是很了解，结果中的时钟使用T9时钟违背了单周期时钟CPU的初衷。

而在实验过程中经常会出现一些意想不到的情况和错误，这种时候，通过不断的猜测和实验检验来检查错误是需要花费很多时间的，硬件电路的代码检查难度明显高于其他编程的调试。

甚至可以在这次实验的过程中发现很多以前实验的模块存在很多致命错误，后来一一改正。但是一个很小的错误都是很难发现的，需要通过层层模块的检验来获得。

最后在模块连接完全正确后检查通路连接是否正确的过程中，由于变量太多，会出现变量名写错出现新的变量名，导致结果出错。由于未定义的变量不会报错，而是被默认定义为1位的wire型变量，而写错的变量名和愿变量名很相似，所以十分难查处错误原因。

最后，又要考虑到时钟周期以及上升沿下降沿对于整个通路的影响。对此，我采用将代码下载到开发板上，并根据对应指令的运行结果，一步步执行并查看每一步的结果，每次都是按下按钮后不放，观察结果，并在放开后再次检查结果，慢慢的一步步进行调试并完善，最后完成了实验。

1. 讨论与心得

本次实验让我第一次接触到了稍微复杂的数据通路，并将以往的一些模块和课堂知识真正整合并运用到了实践中，做出了具有一定功能的单周期CPU。

这个过程中的无数错误让我意识到了以前的不足，并对编程中可能遇到的一些问题有了一定的了解，而整个过程中的一些新思路，也让我对将来设计大型数据通路有了一定的基础知识准备。

更可贵的是，这次实验基本上难点就在于硬件电路的连接问题，设计过程中涉及到的行为描述很少。这就对设计者在编程前的通路设计和模块功能了解程度有了很高的要求，因为一点点错误就将导致最后结果的崩溃。

总而言之，这次的收获很大，相信会为接下来的多周期CPU设计等实验打下坚固的基础。