```
Bitslice Prozossoven -> 3it weises Rechnen
Gehause von Mikrochip teurer als Chip selbst
Prozessor, Hauptspeicher, Bussystem, Elt-Geräte,
      Serieller Bus : Fine Leitung
      Paralleler Bus : Mehrere einzelne Leitungen
      Adressbus, Patenbas, Steuerbus
                           Loordiniert die Daten auf den Bussen
     Busarbiter -> Esynchroner Bus
     Bussleum einhert wird von CPU angesterert
     CPU-Lache
     Haupt-/Arbeitsspeicher (V-RAM) Lesen & Schreiben noglich
                   L> Random Access Memory
     testplatte
     Flash-ROM (BIOS) Fostplattenfrober Laden von Programma Festplatte > Houptspeider
        - 15 Read Only Memory
       Nur Lesen möglich
     Anfangs mit UV-Light losabar
    KAM > SRAM, DRAM
                        Pynami sch
         Statisch
                        Kondensatoren
       Flip-Flops
                        (mussen geleden)
      Hall in irgent
                         aufgetrischt werden)
      onen Zustam)
                        ( Bausteine geben
     (Initialisierung von
      Variables muss
                          sich selbst ein Signal
      direct geschehen)
                         sum Auffrischer)
     Dava Variable
      wird mit O
      vorbelegf)
  Cache: Klein abor sehr schnoll, lauft mit CPU-Frequenz
          Statischer Speicher
           Emittergekoppalh Logik ECL
   200kB- 8 MB
           Paten Hauptopeicher -> Cache / Heute: Programme für Lache zu groß
  Speicherverwaltung
   Cache wird geladen, entladen, geladen, usw. ...
   Serielle Busse: Sata
   Früher: Parallele Basse Heute: Serielle Busse
   CPU greift nicht in Datencibertragung von Festplatte
                                                            Zu Hauptspeicher
    DMA-Zugriff
```

Informationen speicher ung auf Festplatte Aluminitéscheibe mit magnetischer Schicht Lese/Schreibkopf auf Luftpolster erkennt Nord/Südpol Magnetisierung auf verschiedene Richtungen; Winkel; Quan-Modulation Information im Winkel des Signals SSD=>Flash-ABMs
Lese/Schreibkopf auf Luftydster erkennt Nord/Sudgol
Magnetisierung auf verschiedene Richtungen; Winkel, Quan-Modulation
COD TILL DAIL
= \psi \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \
North/South bridge: Aufgaben übernahme von LPU, Optimierung Speicher Übersetzung Parallel zu Seriell und andersherun Grafikbaustein
Cupillandail tu Sellen und andersherum
Statusregister
(PU is) verages lich/lichtie. Cache achort Lix (PU zum Haustepaicher
CPU ist vergesslich/flüchtig, Cache gehört für CPU zum Hauptspeicher Northbridge regelt Datenqustausch Cache zu Hauptspeicher
Write back? Write through & Haust
Write back? Write through & Haugh  Le Euerst Cache und dann Hauptepei cher
Cache inhalt