Sintetizzatore di Frequenza

William Perri 4427140

20/06/2020

Insegnamento di LABORATORIO DI ELETTRONICA A.A. 2019/20

Indice

1	Introduzione	3
2	Descrizione del Progetto	4
3	Realizzazione	15
4	Risultati	16
5	Conclusioni	17
6	Riferimenti	18

1 Introduzione

Lo scopo del progetto consiste nel realizzare un sintetizzatore di frequenza basato su PLL (Phase Locked Loop). Un PLL è composto da un rivelatore di fase, un filtro passa-basso ed un VCO (Voltage Controlled Oscillator).

Il progetto verrà dapprima simulato mediante software di simulazione ed in seguito realizzato in parte su breadboard ed in parte su una FPGA (Field Programmable Gate Array) Cyclone II, programmata mediante il software Quartus II sulla base del progetto realizzato su Digital Electronic Deeds.

2 Descrizione del Progetto

Come già detto nel capitolo precedente, il nostro sintetizzatore si baserà su un PLL il cui schema a blocchi è il seguente:




Figura 1: Schema a Blocchi PLL




Figura 2: Il Phase Detector lega la differenza di fase degli ingressi alla tensione d'uscita.




Figura 3: Risposta ad un gradino in frequenza

Analizzando la Figura 3, possiamo capire che se la tensione in uscita dal VCO è nulla (o al valore di riferimento), esso oscillerà ad una frequenza ω_0 , per modificare questa frequenza c'è necessità di cambiare la tensione di controllo V_{CONT} in uscita dal LPF, la differenza di fase tra V_{IN} e V_{OUT} permette a V_{PD} di generare un ΔV per modificare la frequenza del VCO. Il LPF deve "pulire" la tensione di controllo dai piccoli picchi che la tensione V_{PD} avrebbe. Nell'istante t_0 la frequenza del segnale d'ingresso cambia, il periodo della Vin diminuisce, l'impulso VPD si allarga portando ad aumentare V_{CONT} , all'istante t_a , a causa delle dinamiche dell'anello, la tensione V_{CONT} continua a salire, facendo aumentare conseguentemente la frequenza di oscillazione del VCO, fino a quando non si stabilizzerà a ω_1 all'istante t_2 .

Andando ad esplicitare il LPF come un filtro del primo ordine, otteniamo quanto segue in Figura 4




Figura 4:

Abbiamo la proporzionalità data dal PD, un polo dato dal LPF ed infine l'integratore che rappresenta il VCO. Possiamo calcolare le funzioni di trasferimento, sia ad anello aperto, sia ad anello chiuso ottenendo:

$$H_0(s) = K_{PD} \frac{1}{1 + \frac{s}{\omega_{LPF}}} \frac{K_{VCO}}{s} \ \mathbf{e} \ H(s) = \frac{K_{PD} K_{VCO}}{\frac{s^2}{\omega_{LPF}}} + s + K_{PD} K_{VCO}$$

Quanto detto fin'ora però presenta un problema: abbiamo

 $\omega_{LPF} << \omega_{IN} - \omega_{OUT}$, pertanto la differenza non riesce a passare nel LPF e il circuito non riesce ad agganciarsi. Per il nostro progetto quindi avremmo bisogno di un rivelatore che non tenga conto solo della fase ma anche della frequenza: PFD (Phase-Frequency Detector, Figura 5).

Se il fronte di salita del segnale A arriva prima del fronte del segnale B, il segnale d'uscita Q_A va a 1 fino a quando non arriva il fronte di B,




Figura 5: Schema di un PFD

quindi la larghezza dell'impulso di Q_A è proporzionale alla differenza di fase tra i due segnali. Al contrario ovviamente se B fosse in anticipo rispetto ad A, accadrebbe la medesima cosa però sul segnale Q_B . Questo dispositivo è stato implementato come si può vedere in Figura 6.




Figura 6: Realizzazione di un PFD

A questo punto andiamo a realizzare un pompa di carico da aggiungere in cascata al PFD




Figura 7: Rappresentazione simbolica della Charge Pump

Se Q_A è a 1, chiude lo switch S_1 , facendo caricare il condensatore C_1 , facendo aumentare la frequenza del VCO. L'uscita Q_B invece fa scaricare lievemente il condensatore, in quanto gli impulsi di Q_B sono molto più stretti di quelli di Q_A , il condensatore C_1 sostituisce anche il LPF, generando però un problema, la nuova funzione di trasferimento è quella in Figura 8

Questa presenta due poli immaginari nell'origine, rendendo così il sistema instabile. A questo punto per ovviare a questo problema si deve per forza di cose aggiungere uno zero in zero alla funzione di trasferimento, aggiungendo un resistore prima del condensatore. Il fattore di smorzamento diventa ¿0, il margine di fase che in pre-




Figura 8: Funzione di Trasferimento

cedenza era nullo, ora anch'esso è aumentato. Questo non è l'unico aspetto positivo di questa realizzazione, perché anche all'aumentare del guadagno, abbiamo che il margine di fase aumenta ulteriormente di conseguenza (Figura 9), migliorando la stabilità.




Figura 9: Il margine di fase aumenta

Nella Figura 8 possiamo vedere che sarebbero necessari due generatori di corrente(ideali). Ovviamente non possiamo avere dei generatori ideali, quindi approssimeremo i due generatori come due generatori reali, quindi con una r_p in parallelo al generatore, che possiamo trasformarlo in un equivalente Thevenin quindi con la r_p in serie. A questo punto possiamo utilizzare due buffer Three-state, uno con ingresso a 1, l'altro con l'ingresso a 0. Collegando le due uscite $Q_A e Q_B$ del PFD agli input enable dei due buffer, avremo una approssimazione dei nostri due generatori (Figura 13). In serie alle due uscite dei buffer andremo poi ad inserire due resistenze R_{P1} e R_{P2} che sarebbero quelle dei generatori reali.




Figura 10: Realizzazione su Deeds dei due generatori di corrente

Il segnale CP1 e CP2 sono le uscite effettive della pompa di carico che andranno sul LPF, mentre le due uscite LED0 e LED1 sono state inserite per vedere i led della FPGA quando il nostro sistema sta modificando la frequenza di oscillazione. Ci sono infinite soluzioni per dimensionare i componenti necessari in questo blocco del nostro sistema, in questo caso R_{P1} e R_{P2} sono state scelte pari a $27k\Omega$ quindi le correnti che scorrono nei due rami sono $I_1 = I_2 = \frac{V_{DD} - VCONT}{R_{P1}}$ essendo $VCONT = V_{DD}/2$ $I_1 = I_2 = 60\mu A$. A questo punto dovremmo scegliere una R_1 (quella del LPF) di valore significativamente più bassa delle due appena scelte, pertanto scegliamo $R_1 = \frac{R_{P1}}{10} = 2.7k\Omega$. Per dimensionare C_1 andremo a prendere la formula del fattore di smorzamento ζ che vedremo in seguito, dopo aver aggiunto il divisore per M, e lo porremo uguale a 0.8/1 che ci poterà alla stabilità del sistema.

A questo punto possiamo inserire un divisore di frequenza.




Figura 11: PLL con pompa di carico e divisore per M

Il K_{VCO} sarà noto in quanto parametro di costruzione. Con l'inserimento del divisore per M abbiamo $\omega_n = \sqrt{\frac{I_P K_{VCO}}{2\pi C_1 M}}$ e $\zeta = \frac{R_1}{2} \sqrt{\frac{I_P K_{VCO} C_1}{2\pi M}}$ a questo punto possiamo andare a dimensionare C_1 sapendo che $\zeta \approx 0.8 \div 1, \ K_{VCO} \approx 800$ per $C_{EXT} = 120pF, \ I_P = 60\mu A$ e M = 100. Ponendo $\zeta \approx 0.94$ otteniamo una capacità $C_1 = 1\mu F$

Per il nostro progetto dovremo tenere conto delle richieste che sono:

$$f_{OUT} = 1MHz$$

$$f_{REF} = 10kHz$$

$$M = 100(80 \div 150)$$
.

Il VCO che utilizzeremo sarà il 74LS624, sono presenti due alimentazioni separate, una per la parte logica ed una per la parte di oscillazione, perché il costruttore ci dice che per frequenze ¿ 10MHz è consigliato l'utilizzo di alimentazioni separate, in modo tale che i rumori proveniente dalla parte logica non influiscano sulla frequenza di oscillazione, infatti se la tensione di alimentazione avesse delle lievi oscillazioni la frequenza di lavoro cambierebbe. Tuttavia, nel nostro caso, utilizzeremo una singola alimentazione.




Figura 12: Pinout del VCO

Come si diceva prima, si vedono infatti i pin delle due alimentazioni separate(1-14, 7-9), il piedino di enable, nel nostro caso, lo lasciamo sempre collegato a GND per farlo lavorare ogni volta che il VCO è alimentato. Il piedino 13 è quello di ingresso della tensione di controllo che proviene da un buffer, il motivo per cui è stato inserito un buffer tra il LPF e il VCO è che dal piedino di input ci sono delle resistenze che potrebbero costituire un carico non trascurabile, pertanto inserendo un buffer realizzato con un amplificatore operazionale andremo ad ovviare a questo problema..




Figura 13: Schema a blocchi dei dispositivi da realizzare.

Il divisore per M, realizzato sull'FPGA, presenterà uno dip switch, da 8 interruttori, per selezionare il numero M. Il DIP switch verrà collegato a due array di resistenze, quando uno singolo switch sarà ON, l'ingresso sulla FPGA verrà visto come basso, perché collegato a massa(attraverso le due resistenze), mentre, se lo switch è su OFF, l'ingresso della FPGA vede il valore logico alto (3.3V). $C_{EXT} = 120pF$

A questo punto l'uscita del VCO avrà un'uscita massima ¿ 4V e dobbiamo portarlo in un range tale da poterlo usare come ingresso al divisore, quindi alla FPGA, per cui dobbiamo utilizzare un Level Shifter per portarlo a 3.3V.




Figura 14: Level Shifter

Lo scopo di questo blocco è quindi quello di traslare il livello logico 1 dal valore che ci dava il VCO (${\it 24V}$) a 3.3V, mediante l'utilizzo di un transistore NPN 2N2222 (o similare).

Lo schema a blocchi finale è quindi il seguente:




Figura 15: Schema a blocchi dei dispositivi da realizzare.

3 Realizzazione

Viene descritto come si è realizzato il sistema finale (tramite simulatore o come realizzazione pratica)

4 Risultati

Sono raccolti di risultati più significativi, intesi come prestazioni del circuito finale, in modo sufficiente per poterlo caratterizzare adeguatamente

5 Conclusioni

Si riassumono i punti salienti del progetto svolto

6 Riferimenti

Contiene sia la bibliografia (libri, articoli, manuali) sia i siti web eventualmente impiegati durante il progetto