

LOONGSON

龙芯架构 32 位精简版参考手册

V1.03

2023 年 4 月

龙芯中科技术股份有限公司

自主决定命运, 创新成就未来

北京市海淀区温泉镇中关村环保科技示范园龙芯产业园2号楼 100095
Loongson Industrial Park, building 2, Zhongguancun environmental protection park
Haidian District, Beijing



www.loongson.cn

版权声明

本文档版权归龙芯中科技术股份有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式散发给第三方。否则，必将追究其法律责任。

免责声明

本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因文档使用不当造成的直接或间接损失，本公司不承担任何责任。

龙芯中科技术股份有限公司

Loongson Technology Corporation Limited

地址：北京市海淀区中关村环保科技示范园龙芯产业园 2 号楼

Building No.2, Loongson Industrial Park,

Zhongguancun Environmental Protection Park, Haidian District, Beijing

电话(Tel): 010-62546668

传真(Fax): 010-62600826

阅读指南

本手册用于介绍龙芯架构 32 位精简版。

版本历史

文档更新记录	文档名	龙芯架构 32 位精简版参考手册
	版本号	1.03
	创建人	芯片研发部
	创建日期	2020/09/17
更新历史		
版本号	更新内容	
0.90	内部评审版本。	
0.91	内部评审版本。	
1.00	对外发布版本。	
1.01	<p>手册内容修正：</p> <ol style="list-style-type: none"> 3.2.3 节中浮点数转整数操作不判断是否允许报浮点不精确例外，即总是执行 <code>convertToIntegerExact</code> 或 <code>roundToIntegerExact</code> 操作。 修正部分 CSR 寄存器及其域的名称不统一的问题，修正若干书写错误。 <p>手册内容完善：</p> <ol style="list-style-type: none"> 2.2.3、2.2.5.1、3.2.5 节中，对指令汇编表示中所用立即数与指令码中立即数的关系进行了说明。 	
1.02	<p>指令内容调整：</p> <ol style="list-style-type: none"> 浮点指令定义中去除 <code>FSCALEB.S/D</code>、<code>FLOGB.S/D</code> 和 <code>FRINT.S/D</code> 这 6 条仅需在 LA64 架构下实现的指令。 <p>手册内容完善与修正：</p> <ol style="list-style-type: none"> 2.1.4、2.1.5 和 5.2.1 节对应用程序访存触发地址错例外的判定规则做了补充说明。 2.2.5.1 节中补充了 <code>LL/SC</code> 指令计算地址时偏移值的具体操作方式。 4.2.3 节中所有“CSR.TLBIDX 的 NUL 位”应改为“CSR.TLBIDX 的 NE 位”。 4.2.3.2 节 <code>TLBRD</code> 指令读出项 <code>NE=0</code> 时目标 CSR 寄存器明确更新为 0 值。 5.4.2 节中页大小(PS)的描述中，4MB 页大小对应的 TLB 表项的 PS 值应是 21。 5.4.2 节最后一句中 <code>[log₂PS-1:12]</code> 应为 <code>[PS-1:12]</code>。 5.4.4 节中报页特权等级不合规例外应是 <code>SignalException(PPI)</code>。 7.4.4 节中去调整原 <code>LIE[10]</code> 位的定义；7.4.5 节中调整 <code>IS[10]</code> 位的定义，明确 <code>IS[9:2]</code>、<code>IS[11]</code> 和 <code>IS[12]</code> 位的定义。 7.4.5 节将所有未定义的 <code>Esubcode</code> 明确为缺省的 0 值。 7.5.3 节 CSR 寄存器 <code>TLBELO0</code> 和 <code>TLBELO1</code> 的 PPN 域的描述考虑 <code>PALEN<36</code> 的情况。 7.5.4 节中 <code>ASID</code> 域描述中，不应作为 <code>INVTLB</code> 指令查询 TLB 的 <code>ASID</code> 键值信息。 	
1.03	<p>手册内容完善与修正：</p> <ol style="list-style-type: none"> 2.1.4 节中地址错例外描述进行调整，因为不再在指令集层面限制应用软件可访问内存地 	

	<p>址空间范围时，故地址错例外仅有取指 PC 不对齐而触发取指地址错例外。</p> <p>2) 2.1.5 节内容予以调整，不再在指令集层面限制应用软件可访问内存地址空间范围，相关限制由系统软件具体实现。</p> <p>3) 2.2.1.10 小节 MULH.WU 遗漏了一个 U。</p> <p>4) 3.1.4.4 小节中的 2Emin, Emin 应出现在指数位置上。</p> <p>5) 3.2.4.6 小节中 MOVCF2FR 和 3.2.4.7 小节中 MOVCF2GR 的原表述都容易让人误解为目标寄存器除了第 0 位之外的其余部分保持不变，而确切行为应是除了第 0 位之外的其余部分置 0 值。</p> <p>6) 3.2.6.1 小节，针对龙芯架构 32 位精简版中总是要求访存地址对齐的需求，简化浮点访存指令非对齐例外判定条件的描述。</p> <p>7) 4.2.3.3 和 4.2.3.4 小节的指令功能描述中，补充 TLB 重填例外处理过程中无论 CSR.TLBIDX.NE 位是否为 1 都向 TLB 中填入有效 TLB 项的说明。</p> <p>8) 5.2.1 节最后一段删除，原因为不在指令集层面限制应用软件可访问内存地址空间范围。</p> <p>9) 5.4.3.4 小节中 “INVTLB r0, r0” 应为 “INVTLB 0, r0, r0”。</p> <p>10) 5.4.4 小节伪代码描述倒数第二行 found_ppn 截取的范围有误。</p> <p>11) 6.2.2 节中执行阶段访存指令不再会触发地址错例外，原因在于不在指令集层面限制应用软件可访问内存地址空间范围。</p> <p>12) 7.4.1 节表 7-2 中 DATF 和 DATM 域的描述中，“……，需同时将……” 改为 “……，推荐同时将……”。</p> <p>13) 7.6.1 节描述中 RDTIME 指令应更改为 RDCNTID 指令。</p> <p>14) 涉及 GRLEN 的表述确定为 32。</p>
--	---

手册信息反馈: service@loongson.cn

目 录

1	引言	1
1.1	龙芯架构概述	1
1.2	指令编码格式	2
1.3	指令汇编助记格式	3
1.4	本手册采用的一些书写规则	3
1.4.1	指令名缩写规则	3
1.4.2	控制状态寄存器指称方式	4
2	基础整数指令	5
2.1	基础整数指令编程模型	5
2.1.1	数据类型	5
2.1.2	寄存器	5
2.1.3	运行特权等级	6
2.1.4	例外和中断	6
2.1.5	内存地址空间	7
2.1.6	尾端	7
2.1.7	存储访问类型	7
2.1.8	非对齐存储访问	8
2.1.9	存储一致性模型简述	8
2.2	基础整数指令概述	9
2.2.1	算术运算类指令	9
2.2.2	移位运算类指令	14
2.2.3	转移指令	15
2.2.4	普通访存指令	18
2.2.5	原子访存指令	20
2.2.6	栅障指令	21
2.2.7	其它杂项指令	21
3	基础浮点数指令	23
3.1	基础浮点数指令编程模型	23
3.1.1	浮点数据类型	23
3.1.2	定点数据类型	25
3.1.3	寄存器	25
3.1.4	浮点例外	26
3.2	基础浮点数指令概述	28
3.2.1	浮点运算类指令	28
3.2.2	浮点比较指令	34
3.2.3	浮点转换指令	35
3.2.4	浮点搬运指令	37
3.2.5	浮点分支指令	39
3.2.6	浮点普通访存指令	40
4	特权资源架构概述	43
4.1	特权等级	43
4.2	特权指令概述	43
4.2.1	CSR 访问指令	43
4.2.2	Cache 维护指令	44

4.2.3	TLB 维护指令	44
4.2.4	其它杂项指令	46
5	存储管理	47
5.1	物理地址空间	47
5.2	虚拟地址空间与地址翻译模式	47
5.2.1	直接映射地址翻译模式	47
5.3	存储访问类型	48
5.4	页表映射存储管理	48
5.4.1	TLB 的组织结构	48
5.4.2	TLB 的表项	48
5.4.3	TLB 的软件管理	49
5.4.4	基于 TLB 的虚实地址转换过程	51
6	例外与中断	53
6.1	中断	53
6.1.1	中断类型	53
6.1.2	中断优先级	53
6.1.3	中断入口	53
6.1.4	处理器硬件响应中断的处理过程	53
6.2	例外	54
6.2.1	例外入口	54
6.2.2	例外优先级	54
6.2.3	例外硬件处理通用过程	54
6.3	复位	55
7	控制状态寄存器	57
7.1	控制状态寄存器一览	57
7.2	控制状态寄存器访问特性说明	58
7.2.1	读写属性	58
7.2.2	未定义及未实现的控制状态寄存器的访问效果	58
7.3	控制状态寄存器相关所引发的冲突	58
7.4	基础控制状态寄存器	58
7.4.1	当前模式信息 (CRMD)	58
7.4.2	例外前模式信息 (PRMD)	60
7.4.3	扩展部件使能 (EUN)	60
7.4.4	例外控制 (ECFG)	60
7.4.5	例外状态 (ESTAT)	61
7.4.6	例外返回地址 (ERA)	62
7.4.7	出错虚地址 (BADV)	62
7.4.8	例外入口地址 (EENTRY)	63
7.4.9	处理器编号 (CPUID)	63
7.4.10	数据保存 (SAVE0~3)	63
7.4.11	LLBit 控制 (LLBCTL)	63
7.5	映射地址翻译相关控制状态寄存器	64
7.5.1	TLB 索引 (TLBIDX)	64
7.5.2	TLB 表项高位 (TLBEHI)	64
7.5.3	TLB 表项低位 (TLBELO0, TLBELO1)	65
7.5.4	地址空间标识符 (ASID)	66

7.5.5	低半地址空间全局目录基址 (PGDL)	66
7.5.6	高半地址空间全局目录基址 (PGDH)	66
7.5.7	全局目录基址 (PGD)	67
7.5.8	TLB 重填例外入口地址 (TLBREENTRY)	67
7.5.9	直接映射配置窗口 (DMW0~DMW1)	67
7.6	定时器相关控制状态寄存器	68
7.6.1	定时器编号 (TID)	68
7.6.2	定时器配置 (TCFG)	68
7.6.3	定时器数值 (TVAL)	68
7.6.4	定时中断清除 (TICLR)	69
8	附录 A 功能定义伪码描述	71
8.1	伪码中操作符释义	71
8.2	功能函数的伪码描述	73
8.2.1	逻辑左移	74
8.2.2	逻辑右移	74
8.2.3	算术右移	74
8.2.4	单精度浮点数转有符号字整数	74
8.2.5	双精度浮点数转有符号字整数	75
8.2.6	单精度浮点数取整	75
8.2.7	双精度浮点数取整	75
9	附录 B 指令码一览	77

图 目 录

图 1- 1 龙芯架构组成部分	1
图 2- 1 通用寄存器和 PC	5
图 3- 1 浮点寄存器	25
图 5- 1 TLB 表项格式	48

表 目 录

表 1- 1 龙芯架构典型指令编码格式	2
表 3- 1 单精度浮点数数值计算方式	23
表 3- 2 双精度浮点数数值计算方式	24
表 3- 3 FCSR0 寄存器域定义	26
表 3- 4 浮点例外的缺省结果	27
表 7- 1 控制状态寄存器一览表	57
表 7- 2 当前模式信息寄存器定义	59
表 7- 3 例外前模式信息寄存器定义	60
表 7- 4 扩展指令使能寄存器定义	60
表 7- 5 例外配置寄存器定义	60
表 7- 6 例外状态寄存器定义	61
表 7- 7 例外编码表	61
表 7- 8 例外返回地址寄存器定义	62
表 7- 9 出错虚地址寄存器定义	62
表 7- 10 例外入口地址寄存器定义	63
表 7- 11 处理器编号寄存器定义	63
表 7- 12 数据保存寄存器定义	63
表 7- 13 LLBit 寄存器定义	63
表 7- 14 TLB 索引寄存器定义	64
表 7- 15 TLB 页表高位寄存器定义	64
表 7- 16 TLB 表项低位寄存器定义	65
表 7- 17 地址空间标识符寄存器定义	66
表 7- 18 低半地址空间全局目录基址寄存器定义	66
表 7- 19 高半地址空间全局目录基址寄存器定义	66
表 7- 20 全局目录基址寄存器定义	67
表 7- 21 TLB 重填例外入口地址寄存器定义	67
表 7- 22 直接映射配置窗口寄存器定义	67
表 7- 23 定时器编号寄存器定义	68
表 7- 24 定时器配置寄存器定义	68
表 7- 25 定时器剩余寄存器定义	68
表 7- 26 定时中断清除寄存器定义	69
表 8- 1 语句关键字释义	71
表 8- 2 位串操作符释义	72
表 8- 3 算术运算符释义	72
表 8- 4 比较运算符释义	72
表 8- 5 位运算符释义	73
表 8- 6 逻辑运算符释义	73
表 8- 7 运算符优先级	73

1 引言

1.1 龙芯架构概述

龙芯架构 LoongArch 是一种精简指令集计算机（Reduced Instruction Set Computing，简称 RISC）风格的指令系统架构。它的指令长度固定且编码格式规整，绝大多数指令只有两个源操作数和一个目的操作数，采用 load/store 架构，即仅有 load/store 访存指令可以访问内存，其它指令的操作对象均是处理器核内部的寄存器或指令码中的立即数。

龙芯架构分为 32 位和 64 位两个版本，分别称为 LA32 架构和 LA64 架构。LA64 架构应用级向下二进制兼容 LA32 架构。所谓“应用级向下二进制兼容”一方面是指采用 LA32 架构的应用软件的二进制可以直接运行在兼容 LA64 架构的机器上并获得相同的运行结果，另一方面是指这种向下二进制兼容仅限于应用软件，架构规范并不保证在兼容 LA32 架构的机器上运行的系统软件（如操作系统内核）的二进制直接在兼容 LA64 架构的机器上运行时总是获得相同的运行结果。

龙芯架构采用基础部分（Loongson Base）加扩展部分的组织形式（如图 1- 1 所示）。其中扩展部分包括：二进制翻译扩展（Loongson Binary Translation，简称 LBT）、虚拟化扩展（Loongson Virtualization，简称 LVZ）、向量扩展（Loongson SIMD Extension，简称 LSX）和高级向量扩展（Loongson Advanced SIMD Extension，简称 LASX）。




图 1- 1 龙芯架构组成部分

龙芯架构的基础部分包含非特权指令集和特权指令集两个部分，其中非特权指令集部分定义了常用的整数和浮点数指令，能够充分支持现有各主流编译系统生成高效的目标代码。龙芯架构 32 位精简版是对 LA32 基础部分的进一步简化，目的是易于实现，方便在教学和科研领域推广使用。

本手册从第 2 章开始将对龙芯架构 32 位精简版的规范展开具体描述。其中第 2 章和第 3 章的内容涉及架构中的非特权指令集部分，包括基础整数指令和基础浮点数指令的功能定义及其应用级编程模型。第 4

章到第 7 章的内容用于讲述基础架构中特权资源，主要包括特权指令、控制状态寄存器（Control and Status Register，简称 CSR）的介绍，以及在运行模式、例外和中断、存储管理等方面的功能规范。本文档正文中描述指令功能定义时涉及的伪码描述集中于附录 A，所涉及的指令的具体编码定义统一列举在附录 B 中。

1.2 指令编码格式

龙芯架构 32 位精简版中的所有指令均采用 32 位固定长度，且指令的地址都要求 4 字节边界对齐。当指令地址不对齐时将触发地址错例外。

指令编码的风格是所有寄存器操作数域都从第 0 比特开始从低到高依次摆放。操作码都是从第 31 比特开始从高到低依次摆放。如果指令中包含有立即数操作数，那么立即数域位于寄存器域和操作码域之间，根据不同指令类型有不同的长度。具体来说，包含 9 种典型的指令编码格式，即 3 种不含立即数的编码格式 2R、3R、4R，以及 6 种含立即数的编码格式 2RI8、2RI12、2RI14、2RI16、1RI21、I26。表 1- 1 列举了这 9 种典型编码格式的具体定义。需要指出的是，存在少数指令，其指令编码域并不完全等同于这 9 种典型指令编码格式，而是在其基础上略有变化。不过这种指令的数目并不多，且变化的幅度也不大，不会对于编译系统的开发人员带来不便。

表 1- 1 龙芯架构 32 位精简版典型指令编码格式

	3	3	2	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0		
	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0		
2R-type	opcode																					rj				rd								
3R-type	opcode												rk				rj				rd													
4R-type	opcode								ra				rk				rj				rd													
2RI8-type	opcode												l8								rj				rd									
2RI12-type	opcode								l12												rj				rd									
2RI14-type	opcode								l14														rj				rd							
2RI16-type	opcode								l16														rj				rd							
1RI21-type	opcode								l21[15:0]												rj				l21[20:16]									
I26-type	opcode								l26[15:0]												l26[25:16]													

1.3 指令汇编助记格式

指令汇编助记格式主要包括指令名和操作数两部分。龙芯架构 32 位精简版对指令名和操作数的前、后缀进行了统一考虑，以方便汇编编程人员和编译器开发人员的使用。

首先，通过指令名的前缀字母来区分整数和浮点数指令。所有非向量浮点数指令的指令名以字母“F”开头。

其次，绝大多数指令通过指令名中“XX”形式的后缀来指示指令的操作对象，且这种形式的后缀仅用来表征指令操作对象的类型。对于操作对象是整数类型的，指令名后缀为.B、.H、.W、.BU、.HU、.WU 分别表示该指令操作的数据类型是有符号字节、有符号半字、有符号字、无符号字节、无符号半字、无符号字。不过这里有一种特殊情况，当操作数是有符号数还是无符号数不影响运算结果时，指令名中携带的后缀均不带 U，但此时并不限制操作对象只能是有符号数。对于操作对象是浮点数类型的，或者更具体来说是那些指令名以“F”开头的指令，其指令名后缀为.H、.S、.D、.W、.WU 分别表示该指令操作的数据类型是半精度浮点数、单精度浮点数、双精度浮点数、有符号字、无符号字。需要指出的是，并不是所有指令都用“XX”形式的后缀来指示指令的操作对象。当指令操作对象的数据位宽由所执行处理器是 32 位实现还是 64 位决定的，如 SLT 和 SLTU 指令，这种指令是不加后缀的。此外，操作 CSR、TLB 和 Cache 的特权态指令以及在不同寄存器文件之间移动数据的指令也是不加这种表征操作对象类型的后缀的。

当源操作数和目的操作数的数据位宽和有无符号情况一致时，指令名只有一个后缀。如果所有源操作数的数据位宽和有无符号情况一致，但是与目的操作数的不一致，那么指令名将有两个后缀，从左往右，第一个后缀表明目的操作数的情况，第二个后缀表明源操作数的情况。如果源操作和目的操作数的情况更复杂，那么指令名将从左往右依次列出目的操作数和每个源操作数的情况，其次序与指令助记符中后面操作数的顺序一致。例如，指令“MULW.D.WU rd, rj, rk”中.D 对应目的操作数 rd，.WU 对应源操作数 rj 和 rk，表明这个乘法是将两个无符号字相乘，得到的双字结果写入 rd 中。又例如，指令“CRC.W.B.W rd, rj, rk”中第一个.W 对应 rd，.B 对应 rj，第二个.W 对应 rk，表明这个 CRC 校验操作是将 rj 中的字节消息与 rk 中 32 位原校验值经生成新的 32 位校验值结果写入到 rd 中。

寄存器操作数通过不同的首字母表明其属于哪个寄存器文件。以“rN”来标记通用寄存器，以“fN”来标记浮点寄存器。其中 N 是数字，表示操作的是该寄存器文件中第 N 号寄存器。

1.4 本手册采用的一些书写规则

1.4.1 指令名缩写规则

龙芯架构 32 位精简版所定义的指令中，常出现一些指令，它们的运算模式相同或相似，仅仅是操作对象存在一些差异。在本手册指令功能介绍过程中，常将这样的指令集中在一处进行介绍，以方便使用者学习和查阅。为了行文的简洁，本手册采用了一种指令名缩写规则。该规则中，{A/B/C}表示此处分别使用 A、B、C 来参与构成不同的指令名，A[B]表示此处分别使用 A 和 AB 来参与构成不同的指令名。例如，ADD.{W/D}

表示的是 ADD.W 和 ADD.D 两个指令名，而 BLT[U]表示的是 BLT 和 BLTU 两个指令名，更复杂一点的，ADD[I].{W/D}表示的是 ADD.W、ADD.D、ADDI.W 和 ADDI.D 四个指令名。

需要注意的是，这种缩写规则仅仅是一种书写规则，它并不意味着被缩写在一起的若干条指令也一定具有极为相近的指令编码。

1.4.2 控制状态寄存器指称方式

龙芯架构 32 位精简版下定义了一系列控制状态寄存器 (Control and Status Register, 简称 CSR), 用于控制指令的执行行为，每个 CSR 通常包含若干个域。本手册在叙述过程中，将采用 CSR.%%%.####的形式来指称名称缩写为%%%.####的控制状态寄存器中名字为####的域。例如，CSR.CRMD.PLV 表示 CRMD 这个寄存器中的 PLV 域。

2 基础整数指令

龙芯架构 32 位精简版的非特权指令集按照软件运行时上下文内容的差异可划分为基础整数指令和基础浮点数指令两个部分。本章将描述其中的整数指令部分。基础整数指令部分是非特权指令子集中最基础的一部分。

2.1 基础整数指令编程模型

本节所要描述的基础整数指令编程模型只涉及应用软件开发人员所需关注的内容。这些内容主要属于架构中的非特权部分，不过由于应用软件所处的运行环境总不免与一些特权资源相关，因此在必要的地方将会引入有关特权资源的概念以确保叙述的完整性。有关特权资源的内容在此处虽有涉及但不会详细展开，需要全面深入了解的读者可以根据文中提示参看手册中的相关章节。

2.1.1 数据类型

基础整数指令操作的数据类型有 5 种，分别是：比特（bit，简记 b）、字节（Byte，简记 B，长度 8b）、半字（Halfword，简记 H，长度 16b）、字（Word，简记 W，长度 32b）。在 LA32 架构下，没有操作双字的整数指令。

字节、半字和字数据类型均采用二进制补码的编码方式。

2.1.2 寄存器

基础整数指令涉及的寄存器包括通用寄存器（General-purpose Register，简称 GR）和程序计数器（Program Counter，简称 PC），如图 2- 1 所示。




图 2- 1 通用寄存器和 PC

¹ 应用软件指那些不能直接操作架构中特权资源的软件。在 Linux 操作系统中，指那些运行在 user mode 下的软件。

2.1.2.1 通用寄存器

通用寄存器 GR 有 32 个，记为 r0~r31，其中第 0 号寄存器 r0 的值恒为 0。GR 的位宽是 32 比特。基础整数指令与通用寄存器存在正交关系。即从架构角度而言，这些指令中任一个寄存器操作数都可以采用 32 个 GR 中的任一个。唯一的例外是 BL 指令中隐含的目的寄存器一定是第 1 号寄存器 r1。在标准的龙芯架构应用程序二进制接口（Application Binary Interface，简称 ABI）中，r1 固定作为存放函数调用返回地址的寄存器。

2.1.2.2 PC

PC 只有 1 个，记录着当前指令的地址。PC 寄存器不能被指令直接修改，它只能被转移指令、例外陷入和例外返回指令间接修改。不过，PC 寄存器可以作为一些非转移类指令的源操作数而被直接读取。PC 的宽度总是与 GR 的宽度一致。

2.1.3 运行特权等级

龙芯架构 32 位精简版定义了 2 个运行特权等级（Privilege LeVel，简称 PLV），分别是 PLV0 和 PLV3。应用软件应运行在 PLV3 这个非特权的等级上，从而与运行在 PLV0 级上的操作系统等系统软件隔离开。有关特权等级的更多信息请参看 4.1 节内容。

2.1.4 例外和中断

例外（Exception）和中断（Interrupt）会打断当前正在执行的应用程序，将程序执行流切换到例外/中断处理程序的入口处开始执行。其中例外由指令在执行过程中发生的异常情况引发，而中断则由外部事件（如中断输入信号）引发。在本架构参考手册中，我们将严格区分“产生例外/中断”和“触发例外/中断”两个概念，两者的区别在于前者未必引发执行流的改变而后者一定改变当前执行流转移到例外/中断处理程序入口处。

例外和中断的处理规范属于架构中特权资源处理部分的内容。这里主要对应用软件可以感知到的例外¹进行一些简要的介绍。

- ❖ 系统调用例外：执行 SYSCALL 指令将确定地立刻触发系统调用例外（SYS）。
- ❖ 断点例外：执行 BREAK 指令将确定地立刻触发断点例外（BRK）。
- ❖ 指令不存在例外：所执行的指令编码在架构中未定义，或者架构规范定义在当前上下文中该指令视作不存在，那么将立刻触发指令不存在例外（INE）。
- ❖ 特权指令错例外：应用软件中执行一条特权指令将确定地立刻触发指令特权等级错例外（IPE）。
- ❖ 地址错例外：当程序有功能错误导致取指出现了非法的情况，即取指地址不是 4 字节边界对齐，此时将触发取指地址错例外（ADEF）。

¹ 在龙芯架构 32 位精简版中，中断对于应用软件总是不可见的。

- ❖ 浮点错例外：当浮点数指令执行过程中，数据出现异常情况需要特殊处理，可以产生或触发基础浮点错例外（FPE）。更多信息可参看 3.1.4 节中的内容。

2.1.5 内存地址空间

这里仅涉及应用软件可见的虚拟内存地址空间。虚拟内存地址到物理内存地址的翻译由运行时环境决定，这些内容涉及架构中特权资源的相关规范，将在本手册的后半部分介绍。

龙芯架构 32 位精简版中内存地址空间是一个字节寻址的线性连续地址空间，应用软件推荐的内存地址空间访问范围是：0~2³¹-1。

2.1.6 尾端

龙芯架构 32 位精简版只采用小尾端的存储方式。

2.1.7 存储访问类型

龙芯架构 32 位精简版下支持两种存储访问类型，分别是：一致可缓存（Coherent Cached，简称 CC）和强序非缓存（Strongly-ordered UnCached，简称 SUC）。存储访问类型与访存虚拟地址绑定，通过页表项中的 MAT（Memory Access Type）域决定¹。MAT 域的值域存储访问类型的对应关系是：0——强序非缓存，1——一致可缓存，2/3——保留。存储访问类型的设置过程对于应用软件是透明的。

采用一致可缓存访问类型访问时，所访问的对象既可以是最终存储对象也可以是处理器中维护有缓存一致性的缓存。通常采用这种访问类型访问内存以获得高性能。

采用强序非缓存或弱序非缓存类型访问时，只能直接访问最终存储对象。两者的区别在于：强序非缓存访问满足顺序一致性，即所有访问严格按照程序中的次序执行且当前访存操作彻底完成前不能开始执行下一个访存操作。

龙芯架构 32 位精简版下只要求强序非缓存类型的访存指令不能有副作用（Side Effect），即此类指令不可推测的执行。软件可以利用这一特性通过强序非缓存类型的访存指令来访问系统中的 I/O 设备。但是，龙芯架构 32 位精简版允许强序非缓存类型的取指操作具有副作用。这是指，访问类型是强序非缓存类型的取指操作，即使它源自转移预测的结果，也允许执行。为避免此类推测执行所产生的核外访存操作误入非法的物理地址空间，需要在片上网络中过滤掉存在风险的访问。

2.1.7.1 指令 Cache 的缓存一致性维护

某个处理器核的指令 Cache 与其它处理器核内的 Cache 或缓存一致输入输出主设备（Cache Coherent I/O Master）之间的缓存一致性必须由硬件维护。

¹ 这里只是针对应用软件所涉及的范围。对于系统软件，其在直接地址翻译模式下，或是映射地址翻译模式下地址落在直接映射窗口所配置的地址范围内，其存储访问类型由指定的控制状态寄存器进行配置。

处理器核内部指令 Cache 与数据 Cache 之间的缓存一致性维护由软件维护。这意味着对于自修改代码，软件需要通过 Cache 维护指令来保证同一个核内部指令 Cache 与数据 Cache 之间的缓存一致性。并且，由于流水线结构和推测取指行为的存在，软件仍需要使用 IBAR 指令来确保取指一定能够看到 store 指令的执行效果。在采用软件维护同一核内指令 Cache 与数据 Cache 之间的缓存一致性时，code 等于 8 和 9 的 CACOP 指令（即 Hit Invalidate I-Cache 和 Hit Invalidate and Writeback D-Cache）由特权指令降级为用户态指令。

2.1.8 非对齐存储访问

所有取指操作的访存地址必须 4 字节边界对齐，否则将触发取指地址错例外（ADEF）。

所有访存指令都要进行地址对齐检查。对于需要进行地址对齐检查的访存指令，如果其访问的地址不是自然对齐的，将触发地址非对齐例外（ALE）。

2.1.9 存储一致性模型简述

龙芯架构 32 位精简版的存储一致性模型采用弱一致性（Weakly Consistency，简称 WC）模型。本小节仅对架构所采用的弱一致性模型做一个简要描述。

在弱一致性模型中，同步操作和普通访存需要区分开来，程序员必须用架构所定义的同步操作把对于写共享单元的访问保护起来，以保证多个处理器核对于写共享单元的访问是互斥的。对访存事件发生次序做如下限制：

1. 同步操作的执行满足顺序一致性条件。即同步操作在所有处理器核中都严格按照其在程序中出现的次序执行，且在当前同步操作彻底完成之前不能开始执行下一个同步操作。
2. 在任一普通访存操作允许被执行之前，所有在同一处理器核中先于这一访存操作的同步操作都已经完成；
3. 在任一同步操作允许被执行之前，所有在同一处理机中先于这一同步操作的普通访存操作都已完成。

龙芯架构 32 位精简版中能够产生同步操作的指令有 DBAR、IBAR 以及 LL-SC 指令对。

¹所谓自然对齐是指，访问半字对象时地址是 2 字节边界对齐，访问字对象时地址是 4 字节边界对齐，访问双字对象时地址是 8 字节边界对齐，访问 128 位向量对象时地址是 16 字节边界对齐，访问 256 位向量对象时地址是 32 字节边界对齐。。

2.2 基础整数指令概述

2.2.1 算术运算类指令

2.2.1.1 ADD.W, SUB.W

指令格式: add.w rd, rj, rk
 sub.w rd, rj, rk

ADD.W 将通用寄存器 rj 中的数据加上通用寄存器 rk 中的数据, 所得结果的[31:0]位写入通用寄存器 rd 中。

ADD.W:

```
tmp = GR[rj] + GR[rk]
GR[rd] = tmp[31:0]
```

SUB.W 将通用寄存器 rj 中的数据减去通用寄存器 rk 中的数据, 所得结果的[31:0]位写入通用寄存器 rd 中。

SUB.W:

```
tmp = GR[rj] - GR[rk]
GR[rd] = tmp[31:0]
```

上述指令执行时不对溢出情况做任何特殊处理。

2.2.1.2 ADDI.W

指令格式: addi.w rd, rj, si12

ADDI.W 将通用寄存器 rj 中的数据加上 12 比特立即数 si12 符号扩展后的 32 位数据, 所得结果写入通用寄存器 rd 中。

ADDI.W:

```
tmp = GR[rj] + SignExtend(si12, 32)
GR[rd] = tmp[31:0]
```

该指令执行时不对溢出情况做任何特殊处理。

2.2.1.3 LU12I.W

指令格式: lu12i.w rd, si20

LU12I.W 将 20 比特立即数 si20 最低位连接上 12 比特 0 后写入通用寄存器 rd 中。

LU12I.W:

$GR[rd] = \{si20, 12'b0\}$

该指令与 ORI 指令一起，用于将超过 12 位的立即数装载到通用寄存器中。

2.2.1.4 SLT[U]

指令格式: slt rd, rj, rk
 sltu rd, rj, rk

SLT 将通用寄存器 rj 中的数据与通用寄存器 rk 中的数据视作有符号整数进行大小比较，如果前者小于后者，则将通用寄存器 rd 的值置为 1，否则置为 0。

SLT:

$GR[rd] = (\text{signed}(GR[rj]) < \text{signed}(GR[rk])) ? 1 : 0$

SLTU 将通用寄存器 rj 中的数据与通用寄存器 rk 中的数据视作无符号整数进行大小比较，如果前者小于后者，则将通用寄存器 rd 的值置为 1，否则置为 0。

SLTU:

$GR[rd] = (\text{unsigned}(GR[rj]) < \text{unsigned}(GR[rk])) ? 1 : 0$

SLT 和 SLTU 比较的数据位宽与所执行机器的通用寄存器的位宽一致。

2.2.1.5 SLT[U]I

指令格式: slti rd, rj, si12
 sltui rd, rj, si12

SLTI 将通用寄存器 rj 中的数据与 12 比特立即数 si12 符号扩展后所得的数据视作有符号整数进行大小比较，如果前者小于后者，则将通用寄存器 rd 的值置为 1，否则置为 0。

SLTI:

$tmp = \text{SignExtend}(si12, 32)$
 $GR[rd] = (\text{signed}(GR[rj]) < \text{signed}(tmp)) ? 1 : 0$

SLTUI 将通用寄存器 rj 中的数据与 12 比特立即数 si12 符号扩展后所得的数据视作无符号整数进行大小比较，如果前者小于后者，则将通用寄存器 rd 的值置为 1，否则置为 0。

SLTUI:

$tmp = \text{SignExtend}(si12, 32)$
 $GR[rd] = (\text{unsigned}(GR[rj]) < \text{unsigned}(tmp)) ? 1 : 0$

SLTI 和 SLTUI 比较的数据位宽与所执行机器的通用寄存器的位宽一致。

请注意，对于 SLTUI 指令，立即数仍是符号扩展。

2.2.1.6 PCADDU12I

指令格式： pcaddu12i rd, si20

PCADDU12I 将 20 比特立即数 si20 最低位连接上 12 比特 0 之后符号扩展，所得数据加上该指令的 PC，相加结果写入通用寄存器 rd 中。

PCADDU12I:

$$GR[rd] = PC + \text{SignExtend}(\{si20, 12'b0\}, 32)$$

上述指令操作的数据位宽与所执行机器的通用寄存器的位宽一致。

2.2.1.7 AND, OR, NOR, XOR

指令格式： and rd, rj, rk

 or rd, rj, rk

 nor rd, rj, rk

 xor rd, rj, rk

AND 将通用寄存器 rj 中的数据与通用寄存器 rk 中的数据进行按位逻辑与运算，结果写入通用寄存器 rd 中。

AND:

$$GR[rd] = GR[rj] \& GR[rk]$$

OR 将通用寄存器 rj 中的数据与通用寄存器 rk 中的数据进行按位逻辑或运算，结果写入通用寄存器 rd 中。

OR:

$$GR[rd] = GR[rj] \mid GR[rk]$$

NOR 将通用寄存器 rj 中的数据与通用寄存器 rk 中的数据进行按位逻辑或非运算，结果写入通用寄存器 rd 中。

NOR:

$$GR[rd] = \sim(GR[rj] \mid GR[rk])$$

XOR 将通用寄存器 rj 中的数据与通用寄存器 rk 中的数据进行按位逻辑异或运算，结果写入通用寄存器

rd 中。

XOR:

$$GR[rd] = GR[rj] \wedge GR[rk]$$

上述指令操作的数据位宽与所执行机器的通用寄存器的位宽一致。

2.2.1.8 ANDI, ORI, XORI

指令格式: andi rd, rj, ui12

 ori rd, rj, ui12

 xori rd, rj, ui12

ANDI 将通用寄存器 rj 中的数据与 12 比特立即数零扩展之后的数据进行按位逻辑与运算，结果写入通用寄存器 rd 中。

ANDI:

$$GR[rd] = GR[rj] \& \text{ZeroExtend}(ui12, 32)$$

ORI 将通用寄存器 rj 中的数据与 12 比特立即数零扩展之后的数据进行按位逻辑或运算，结果写入通用寄存器 rd 中。

ORI:

$$GR[rd] = GR[rj] \mid \text{ZeroExtend}(ui12, 32)$$

XORI 将通用寄存器 rj 中的数据与 12 比特立即数零扩展之后的数据进行按位逻辑异或运算，结果写入通用寄存器 rd 中。

XORI:

$$GR[rd] = GR[rj] \wedge \text{ZeroExtend}(ui12, 32)$$

上述指令操作的数据位宽与所执行机器的通用寄存器的位宽一致。

2.2.1.9 NOP

NOP 指令是指令 “andi r0, r0, 0”的别名。其功用仅为占据 4 字节的指令码位置并将 PC 加 4，除此之外不会改变其它任何软件可见的处理器状态。

2.2.1.10 MUL.W, MULH.W[U]

指令格式: mul.w rd, rj, rk

 mulh.w rd, rj, rk

 mulh.wu rd, rj, rk

MUL.W 将通用寄存器 **rj** 中的数据与通用寄存器 **rk** 中的数据进行相乘，乘积结果的[31:0]位数据写入通用寄存器 **rd** 中。

MUL.W:

```
product = signed(GR[rj]) * signed(GR[rk])
GR[rd] = product[31:0]
```

MULH.W 将通用寄存器 **rj** 中的数据与通用寄存器 **rk** 中的数据视作有符号数进行相乘，乘积结果的[63:32]位数据写入通用寄存器 **rd** 中。

MULH.W:

```
product = signed(GR[rj]) * signed(GR[rk])
GR[rd] = product[63:32]
```

MULH.WU 将通用寄存器 **rj** 中的数据与通用寄存器 **rk** 中的数据视作无符号数进行相乘，乘积结果的[63:32]位数据符号扩展后写入通用寄存器 **rd** 中。

MULH.WU:

```
product = unsigned(GR[rj]) * unsigned(GR[rk])
GR[rd] = product[63:32]
```

2.2.1.11 DIV.W[U], MOD.W[U]

指令格式: div.w rd, rj, rk
 mod.w rd, rj, rk
 div.wu rd, rj, rk
 mod.wu rd, rj, rk

DIV.W 和 DIV.WU 将通用寄存器 **rj** 中的数据除以通用寄存器 **rk** 中的数据，所得的商写入通用寄存器 **rd** 中。

DIV.W:

```
quotient = signed(GR[rj]) / signed(GR[rk])
GR[rd] = quotient[31:0]
```

DIV.WU:

```
quotient = unsigned(GR[rj]) / unsigned(GR[rk])
GR[rd] = quotient[31:0]
```

MOD.W 和 MOD.WU 将通用寄存器 *rj* 中的数据除以通用寄存器 *rk* 中的数据，所得的余数写入通用寄存器 *rd* 中。

MOD.W:

```
remainder = signed(GR[rj]) % signed(GR[rk])
GR[rd] = remainder[31:0]
```

MOD.WU:

```
remainder = unsigned(GR[rj]) % unsigned(GR[rk])
GR[rd] = remainder[31:0]
```

DIV.W 和 MOD.W 进行除法操作时，操作数均视作有符号数。DIV.WU 和 MOD.WU 进行除法操作时，源操作数均视作无符号数。

每一对求商/余数的指令对 DIV.W/MOD.W，DIV.WU/MOD.WU 运算的结果满足，余数与被除数的符号一致且余数的绝对值小于除数的绝对值。

当除数是 0 时，结果可以为任意值，但不会因此触发任何例外。

2.2.2 移位运算类指令

2.2.2.1 SLL.W, SRL.W, SRA.W

指令格式: sll.w rd, rj, rk
 srl.w rd, rj, rk
 sra.w rd, rj, rk

SLL.W 将通用寄存器 *rj* 中的数据逻辑左移，移位结果写入通用寄存器 *rd* 中。

SLL.W:

```
tmp = SLL(GR[rj], GR[rk][4:0])
GR[rd] = tmp[31:0]
```

SRL.W 将通用寄存器 *rj* 中的数据逻辑右移，移位结果写入通用寄存器 *rd* 中。

SRL.W:

```
tmp = SRL(GR[rj], GR[rk][4:0])
GR[rd] = tmp[31:0]
```

SRA.W 将通用寄存器 *rj* 中的数据算术右移，移位结果写入通用寄存器 *rd* 中。

SRA.W:

```
tmp = SRA(GR[rj], GR[rk][4:0])
GR[rd] = tmp[31:0]
```

上述移位指令的移位量均是通用寄存器 `rk` 中[4:0]位数据，且视作无符号数。

2.2.2.2 SLLI.W, SRLI.W, SRAI.W

指令格式：

<code>slli.w</code>	<code>rd, rj, ui5</code>
<code>srli.w</code>	<code>rd, rj, ui5</code>
<code>srai.w</code>	<code>rd, rj, ui5</code>

SLLI.W 将通用寄存器 `rj` 中的数据逻辑左移，移位结果写入通用寄存器 `rd` 中。

SLLI.W:

```
tmp = SLL(GR[rj], ui5)
GR[rd] = tmp[31:0]
```

SRLI.W 将通用寄存器 `rj` 中的数据逻辑右移，移位结果写入通用寄存器 `rd` 中。

SRLI.W:

```
tmp = SRL(GR[rj], ui5)
GR[rd] = tmp[31:0]
```

SRAI.W 将通用寄存器 `rj` 中的数据算术右移，移位结果写入通用寄存器 `rd` 中。

SRAI.W:

```
tmp = SRA(GR[rj], ui5)
GR[rd] = tmp[31:0]
```

上述移位指令的移位量均是指令码中 5 比特无符号立即数 `ui5`。

2.2.3 转移指令

2.2.3.1 BEQ, BNE, BLT[U], BGE[U]

指令格式：

<code>beq</code>	<code>rj, rd, offs16</code>
<code>bne</code>	<code>rj, rd, offs16</code>
<code>blt</code>	<code>rj, rd, offs16</code>
<code>bge</code>	<code>rj, rd, offs16</code>
<code>bltu</code>	<code>rj, rd, offs16</code>
<code>bgeu</code>	<code>rj, rd, offs16</code>

BEQ 将通用寄存器 **rj** 和通用寄存器 **rd** 的值进行比较，如果两者相等则跳转到目标地址，否则不跳转。

BEQ:

```
if GR[rj]==GR[rd] :  
    PC = PC + SignExtend({offs16, 2'b0}, 32)
```

BNE 将通用寄存器 **rj** 和通用寄存器 **rd** 的值进行比较，如果两者不等则跳转到目标地址，否则不跳转。

BNE:

```
if GR[rj]!=GR[rd] :  
    PC = PC + SignExtend({offs16, 2'b0}, 32)
```

BLT 将通用寄存器 **rj** 和通用寄存器 **rd** 的值视作有符号数进行比较，如果前者小于后者则跳转到目标地址，否则不跳转。

BLT:

```
if signed(GR[rj]) < signed(GR[rd]) :  
    PC = PC + SignExtend({offs16, 2'b0}, 32)
```

BGE 将通用寄存器 **rj** 和通用寄存器 **rd** 的值视作有符号数进行比较，如果前者大于等于后者则跳转到目标地址，否则不跳转。

BGE:

```
if signed(GR[rj]) >= signed(GR[rd]) :  
    PC = PC + SignExtend({offs16, 2'b0}, 32)
```

BLTU 将通用寄存器 **rj** 和通用寄存器 **rd** 的值视作无符号数进行比较，如果前者小于后者则跳转到目标地址，否则不跳转。

BLTU:

```
if unsigned(GR[rj]) < unsigned(GR[rd]) :  
    PC = PC + SignExtend({offs16, 2'b0}, 32)
```

BGEU 将通用寄存器 **rj** 和通用寄存器 **rd** 的值视作无符号数进行比较，如果前者大于等于后者则跳转到目标地址，否则不跳转。

BGEU:

```
if unsigned(GR[rj]) >= unsigned(GR[rd]) :  
    PC = PC + SignExtend({offs16, 2'b0}, 32)
```

上述六条分支指令的跳转目标地址计算方式是将指令码中的 16 比特立即数 **offs16** 逻辑左移 2 位后再符号扩展，所得的偏移值加上该分支指令的 **PC**。

不过需要注意的是，上述指令如果在写汇编时采用直接填入偏移值的方式，则汇编表示中的立即数应填入以字节为单位的偏移值，即指令码中 **offs16** << 2。

2.2.3.2 B

指令格式: b offs26

B 无条件跳转到目标地址处。其跳转目标地址是将指令码中的 26 比特立即数 offs26 逻辑左移 2 位后再符号扩展, 所得的偏移值加上该分支指令的 PC。

B:

$$PC = PC + \text{SignExtend}(\{\text{offs26}, 2'b0\}, 32)$$

需要注意的是, 该指令如果在写汇编时采用直接填入偏移值的方式, 则汇编表示中的立即数应填入以字节为单位的偏移值, 即指令码中 $\text{offs26} \ll 2$ 。

2.2.3.3 BL

指令格式: bl offs26

BL 无条件跳转到目标地址处, 同时将该指令的 PC 值加 4 的结果写入到 1 号通用寄存器 r1 中。

该指令的跳转目标地址是将指令码中的 26 比特立即数 offs26 逻辑左移 2 位后再符号扩展, 所得的偏移值加上该分支指令的 PC。

BL:

$$GR[1] = PC + 4$$

$$PC = PC + \text{SignExtend}(\{\text{offs26}, 2'b0\}, 32)$$

在 LA ABI 中, 1 号通用寄存器 r1 作为返回地址寄存器 ra。

需要注意的是, 该指令如果在写汇编时采用直接填入偏移值的方式, 则汇编表示中的立即数应填入以字节为单位的偏移值, 即指令码中 $\text{offs26} \ll 2$ 。

2.2.3.4 JIRL

指令格式: jirl rd, rj, offs16

JIRL 无条件跳转到目标地址处, 同时将该指令的 PC 值加 4 的结果写入到通用寄存器 rd 中。

该指令的跳转目标地址是将指令码中的 16 比特立即数 offs16 逻辑左移 2 位后再符号扩展, 所得的偏移值加上通用寄存器 rj 中的值。

JIRL:

$$GR[rd] = PC + 4$$

$$PC = GR[rj] + \text{SignExtend}(\{\text{offs16}, 2'b0\}, 32)$$

当 rd 等于 0 时, JIRL 的功能即是一条普通的非调用间接跳转指令。

rd 等于 0, rj 等于 1 且 offs16 等于 0 的 JIRL 常作为调用返回间接跳转使用。

需要注意的是，该指令如果在写汇编时采用直接填入偏移值的方式，则汇编表示中的立即数应填入以字节为单位的偏移值，即指令码中 $\text{offs16} \ll 2$ 。

2.2.4 普通访存指令

2.2.4.1 LD.{B[U]/H[U]/W}, ST.{B/H/W}

指令格式：

ld.b	rd, rj, si12
ld.h	rd, rj, si12
ld.w	rd, rj, si12
ld.bu	rd, rj, si12
ld.hu	rd, rj, si12
st.b	rd, rj, si12
st.h	rd, rj, si12
st.w	rd, rj, si12

LD.{B/H}从内存取回一个字节/半字的数据符号扩展后写入通用寄存器 rd，LD.W 从内存取回一个字的数据写入通用寄存器 rd。

LD.B:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
byte = MemoryLoad(paddr, BYTE)
GR[rd] = SignExtend(byte, 32)
```

LD.H:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
halfword = MemoryLoad(paddr, HALFWORD)
GR[rd] = SignExtend(halfword, 32)
```

LD.W:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
word = MemoryLoad(paddr, WORD)
GR[rd] = word
```

LD.{BU/HU} 从内存取回一个字节/半字的数据零扩展后写入通用寄存器 rd。

LD.BU:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
byte = MemoryLoad(paddr, BYTE)
GR[rd] = ZeroExtend(byte, 32)
```

LD.HU:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
halfword = MemoryLoad(paddr, HALFWORD)
GR[rd] = ZeroExtend(halfword, 32)
```

ST.{B/H/W} 将通用寄存器 rd 中的 [7:0]/[15:0]/[31:0] 位数据写入到内存中。

ST.B:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
MemoryStore(GR[rd][7:0], paddr, BYTE)
```

ST.H:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
MemoryStore(GR[rd][15:0], paddr, HALFWORD)
```

ST.W:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
MemoryStore(GR[rd][31:0], paddr, WORD)
```

上述指令的访存地址计算方式是将通用寄存器 rj 中的值与符号扩展后的 12 比特立即数 si12 相加求和。

对于 LD.{H[U]/W} 和 ST.{B/H/W} 指令，只要其访存地址是自然对齐的，都不会触发非对齐例外；否则的话将触发非对齐例外。

2.2.4.2 PRELD

指令格式: preld hint, rj, si12

PRELD 从内存中预取一个 Cache 行的数据进入 Cache 中。其访存地址的计算方式是将通用寄存器 rj 中的值与符号扩展后的 12 比特立即数 si12 相加求和。该访存地址落在待预取的 Cache 行内。

PRELD 指令中的 hint 提示处理器预取的类型以及取回的数据填入哪一级 Cache。hint 从 0~31 有 32 个可选值。目前 hint=0 定义为 load 预取至一级数据 Cache，hint=8 定义为 store 预取至一级数据 Cache。其余 hint 值的含义暂未定义，处理器执行时视同 NOP 指令处理。

如果 PRELD 指令的访存地址的 Cache 属性不是 cached，那么该指令不能产生访存动作，视同 NOP 指令处理。

PRELD 指令不会触发任何与 MMU 或是地址相关的例外。

2.2.5 原子访存指令

2.2.5.1 LL.W, SC.W

指令格式: ll.w rd, rj, si14

sc.w rd, rj, si14

LL.W 和 SC.W 这一对指令用于实现原子的“读-修改-写”访存操作序列。LL.W 指令从内存指定地址取回一个字的数据符号扩展后写入通用寄存器 rd，与之配对的 SC.W 指令操作同样宽度的数据且访问相同的内存地址。访存操作序列原子性的维护机制是，LL.W 执行时记录下访问地址并置上一个标记（LLbit 置为 1），SC.W 指令执行时会查看 LLbit，仅当 LLbit 为 1 时才真正产生写动作，否则不写。当软件需要一定成功完成一个原子的“读-修改-写”访存操作序列时，需要构建一个循环来反复执行 LL-SC 指令对直至 SC 成功完成。为了构建这个循环，SC.{W/D}指令会将其执行成功与否的标志（也可以简单理解为 SC 指令执行时所看到的 LLbit 值）写入到通用寄存器 rd 中返回。

在配对的 LL-SC 执行期间，下列事件会让 LLbit 清 0：

- ❖ 执行了 ERTN 指令且执行时 CSR.LLBCTL 中的 KLO 位不等于 1；
- ❖ 其它处理器核或 Cache Coherent I/O master 对该 LLbit 对应的地址所在的 Cache 行执行完成了一个 store 操作。

如果 LL-SC 指令对访问地址的存储访问属性不是 Cached，那么执行结果不确定。

需要注意的是，上述指令在计算内存地址时，需要将指令码中的 si14 左移 2 位后再与基址相加，即

$$vaddr = GR[rj] + SignExtend(\{si14, 2'b0\}, 32)$$

但是这些指令的汇编表示中所呈现的立即数地址偏移值仍以字节为单位，即其值是指令码中 $si14 \ll 2$ 。

2.2.6 栅障指令

2.2.6.1 DBAR

指令格式: `dbar` `hint`

DBAR 指令用于完成 load/store 访存操作之间的栅障功能。其携带的立即数 `hint` 用于指示该栅障的同步对象和同步程度。

`hint` 值为 0 是默认必须实现的，其指示一个完全功能的同步栅障。只有等到之前所有 load/store 访存操作彻底执行完毕后，“DBAR 0”指令才能开始执行；且只有“DBAR 0”执行完成执行后，其后所有 load/store 访存操作才能开始执行。

如果没有专门的功能实现，其它所有 `hint` 值都必须按照 `hint=0` 执行。

2.2.6.2 IBAR

指令格式: `ibar` `hint`

IBAR 指令使用完成单个处理器核内部 store 操作与取指操作之间的同步。其携带的立即数 `hint` 用于指示该栅障的同步对象和同步程度。

`hint` 值为 0 是默认必须实现的。它能够确保“IBAR 0”指令之后的取指一定能够观察到“IBAR 0”指令之前所有 store 操作的执行效果。

2.2.7 其它杂项指令

2.2.7.1 SYSCALL

指令格式: `syscall` `code`

执行 SYSCALL 指令将立即无条件的触发系统调用例外。

指令码中 `code` 域携带的信息可供例外处理例程作为所传递的参数使用。

2.2.7.2 BREAK

指令格式: `break` `code`

执行 BREAK 指令将立即无条件的触发断点例外。

指令码中 `code` 域携带的信息可供例外处理例程作为所传递的参数使用。

2.2.7.3 RDCNTV{L/H}.W, RDCNTID

指令格式：

rdcntvl.w	rd
rdcntvh.w	rd
rdcntid	rj

龙芯架构 32 位精简版定义了一个恒定频率计时器，其主体是一个 64 位的计数器，称为 **Stable Counter**。**Stable Counter** 在复位后置为 0，随后每个计数时钟周期自增 1，当计数至全 1 时自动绕回至 0 继续自增。同时每个计时器都有一个软件可配置的全局唯一编号，称为 **Counter ID**。

RDCNTV{L/H}.W 指令用于读取恒定频率计时器信息，其中 **RDCNTVL.W** 读取 Counter 的[31:0]位写入通用寄存器 rd 中，**RDCNTVH.W** 读取 Counter 的[63:32]位。**RDCNTID** Counter ID 号信息写入通用寄存器 rj 中。

龙芯架构 32 位精简版中的 **RDCNTVL.W rd**、**RDCNTVH.W rd** 和 **RDCNTID rj** 指令实际上分别对应 32 位龙芯架构中的 **RDTIMEL.W rd, zero**、**RDTIMEH.W rd, zero** 和 **RDTIMEL.W zero, rj** 这三种 **RDTIME{L/H}.W** 指令的特殊使用。

3 基础浮点数指令

本章将介绍龙芯架构 32 位精简版非特权子集基础部分中的浮点数指令。龙芯架构 32 位精简版中的基础浮点数指令的功能定义遵循 IEEE 754-2008 标准。

基础浮点指令不能脱离基础整数指令而单独实现。通常来说，我们推荐同时实现基础整数指令和基础浮点数指令。但是，对于一些成本敏感且浮点数处理性能需求极低的嵌入式应用场合，架构规范也允许不实现基础浮点数指令，或是只实现基础浮点数指令中操作单精度浮点数和字整数的指令。实现基础浮点数指令时是否包含操作双精度浮点数的指令与架构是 LA32 还是 LA64 无关。

3.1 基础浮点数指令编程模型

本节所要描述的基础浮点数指令编程模型只涉及应用软件开发人员所需关注的内容。软件人员在使用基础浮点数指令编程时，是在基础整数指令编程模型的基础之上，再进一步涉及本节所述的内容。

3.1.1 浮点数据类型

浮点数据类型包括单精度浮点数和双精度浮点数，两者均遵循 IEEE 754-2008 标准规范中的定义。

3.1.1.1 单精度浮点数

单精度浮点数的宽度为 32 比特，组织为如下格式：

31	30	23	22	0
S	Exponent	Fraction		

根据 S、Exponent 和 Fraction 各个域数值的不同，所表示的浮点数数值如表 3-1 所示：

表 3-1 单精度浮点数数值计算方式

Exponent	Fraction	S	bit[22]	V
0	=0	0	0	+0
		1	0	-0
0	!=0	0	任意值	非规格化数，值为 $+2^{-126} \times (0.Fraction)$
		1	任意值	非规格化数，值为 $-2^{-126} \times (0.Fraction)$
[1, 0xFE]	任意值	0	任意值	规格化数，值为 $+2^{(Exponent-127)} \times (1.Fraction)$
		1	任意值	规格化数，值为 $-2^{(Exponent-127)} \times (1.Fraction)$
0xFF	=0	0	0	正无穷 (+∞)
		1	0	负无穷 (-∞)
0xFF	!=0	任意值	0	发信非数 (Signaling Not a Number, SNaN)
		任意值	1	静默非数 (Quiet Not a Number, QNaN)

有关 $\pm \infty$ 、SNaN 和 QNaN 的具体含义，请查看 IEEE 754-2008 标准规范。

3.1.1.2 双精度浮点数

双精度浮点数的宽度为 64 比特，组织为如下格式：

63	62	52	51	0
S	Exponent		Fraction	

根据 S、Exponent 和 Fraction 各个域数值的不同，所表示的浮点数数值如表 3- 2 所示：

表 3- 2 双精度浮点数数值计算方式

Exponent	Fraction	S	bit[51]	V
0	=0	0	0	+0
		1	0	-0
0	!=0	0	任意值	非规格化数，值为 $+2^{-1022} \times (0.Fraction)$
		1	任意值	非规格化数，值为 $-2^{-1022} \times (0.Fraction)$
[1, 0x7FE]	任意值	0	任意值	规格化数，值为 $+2^{(Exponent-1023)} \times (1.Fraction)$
		1	任意值	规格化数，值为 $-2^{(Exponent-1023)} \times (1.Fraction)$
0x7FF	=0	0	0	正无穷 ($+\infty$)
		1	0	负无穷 ($-\infty$)
0x7FF	!=0	任意值	0	发信非数 (Signaling Not a Number, SNaN)
		任意值	1	静默非数 (Quiet Not a Number, QNaN)

有关 $\pm \infty$ 、SNaN 和 QNaN 的具体含义，请查看 IEEE 754-2008 标准规范。

3.1.1.3 指令产生的非数结果

浮点数指令产生的非数结果¹或者来自于 NaN 传播，或者是直接生成的。其中需要进行 NaN 传播的情况有两种。

情况一、当指令由于含有 SNaN 的源操作数而生成 Invalid Operation 浮点例外，但是 Invalid Operation 浮点例外使能无效，此时会产生一个 QNaN 结果。这个 QNaN 的数值是选择源操作数中优先级最高的 SNaN，将其传播为对应的 NaN。

源操作数的优先级的判定规则是：如果有两个源操作数 fj 和 fk，那么 fj 的优先级高于 fk；如果有三个源操作数 fa、fj 和 fk，那么 fa 的优先级高于 fj，fj 的优先级高于 fk。

SNaN 传播为 QNaN 的数值生成规则如下：

- ❖ 如果结果与源操作数等宽，那么将被传播 SNaN 尾数的最高位置 1，其余位保持不变。
- ❖ 如果结果比源操作数窄，那么保留尾数的高位，丢弃超过范围的低位，最后将尾数的最高位置 1。
- ❖ 如果结果比源操作数宽，那么将尾数的最低位后面补齐 0，最后将尾数的最高位置 1。

情况二、源操作数中没有 SNaN，但有 QNaN 存在时，选择优先级最高的 QNaN 作为这条指令的结果。此时源操作数优先级的判断方式与上面情况一中的一致。

除了上面两种情况外，其它需要产生 QNaN 结果的情况都将直接置为缺省的 QNaN 值。规定缺省的单

¹ 此时的非数只能是 QNaN。

精度 QNaN 的值为 0x7FC00000，缺省的双精度 QNaN 的值为 0x7FF8000000000000。

3.1.2 定点数据类型

部分浮点指令（如浮点转换指令）也会操作定点数据，包括字（Word，简记 W，长度 32b）。

字数据类型均采用二进制补码的编码方式。

3.1.3 寄存器

浮点数指令编程涉及到寄存器有浮点寄存器（Floating-point Register，简称 FR）、条件标志寄存器（Condition Flag Register，简称 CFR）和浮点控制状态寄存器（Floating-point Control and Status Register，简称 FCSR）。

3.1.3.1 浮点寄存器

FR 共有 32 个，记为 f0~f31，每一个都可以读写。仅当只实现操作单精度浮点数和字整数的浮点指令时，FR 的位宽为 32 比特。通常情况下，FR 的位宽为 64 比特，无论是 LA32 还是 LA64 架构。基础浮点数指令与浮点寄存器存在正交关系，即从架构角度而言，这些指令中任一个浮点寄存器操作数都可以采用 32 个 FR 中的任一个。




图 3- 1 浮点寄存器

当浮点寄存器中记录的是一个单精度浮点数或字整数时，数据总是出现在浮点寄存器的[31:0]位上，此时浮点寄存器的[63:32]位可以是任意值。

3.1.3.2 条件标志寄存器

CFR 共有 1 个，记为 fcc0，每一个都可以读写。CFR 的位宽为 1 比特。浮点比较的结果将写入到条件标志寄存器中，当比较结果为真则置 1，否则置 0。浮点分支指令的判断条件来自于条件标志寄存器。

3.1.3.3 浮点控制状态寄存器

FCSR 共有 4 个，记为 fcsr0~fcsr3，位宽均为 32 比特。其中 fcsr1~fcsr3 是 fcsr0 中部分域的别名，即访

问 fcsr1~fcsr3 其实是访问 fcsr0 的某些域。当软件写 fcsr1~fcsr3 时，fcsr0 中对应的域被修改而其余比特保持不变。fcsr0 的各个域的定义如表 3- 3 所示。

表 3- 3 FCSR0 寄存器域定义

位	名字	读写	描述
4:0	Enables	RW	浮点操作 VZOU 例外各自允许触发例外陷入的使能位。 比特 4 对应 V，比特 3 对应 Z，比特 2 对应 O，比特 1 对应 U，比特 0 对应 I。
7:5	0	R0	保留域。读返回 0，且软件不允许改变其值。
9:8	RM	RW	舍入模式控制。其包含 4 个合法值，各自含义如下： 0: RNE，对应 IEEE 754-2008 中的 roundTiesToEven； 1: RZ，对应 IEEE 754-2008 中的 roundTowardZero； 2: RP，对应 IEEE 754-2008 中的 roundTowardsPositive； 3: RM，对应 IEEE 754-2008 中的 roundTowardsNegative。
15:10	0	R0	保留域。读返回 0，且软件不允许改变其值。
20:16	Flags	RW	自上次 Flags 域被软件清空后，各类产生但未陷入的浮点操作 VZOU 例外的累计情况。 比特 20 对应 V，比特 19 对应 Z，比特 18 对应 O，比特 17 对应 U，比特 16 对应 I。
23:21	0	R0	保留域。读返回 0，且软件不允许改变其值。
28:24	Cause	RW	最近一次浮点操作所产生的 VZOU 例外的情况。 比特 28 对应 V，比特 27 对应 Z，比特 26 对应 O，比特 25 对应 U，比特 24 对应 I。
31:29	0	R0	保留域。读返回 0，且软件不允许改变其值。

FCSR1 是 FCSR0 中 Enables 域的别名。其位置与 FCSR0 中一致。

FCSR2 是 FCSR0 中 Cause 和 Flags 域的别名。各个域的位置与 FCSR0 中一致。

FCSR3 是 FCSR0 中 RM 域的别名。其位置与 FCSR0 中一致。

3.1.4 浮点例外

浮点例外是指，当浮点处理单元不能以常规的方式处理操作数或者浮点计算的结果时，浮点功能部件将产生相应的例外。

基础浮点指令支持五个 IEEE 754-2008 所定义的浮点例外：

- ❖ 不精确 Inexact (I)
- ❖ 下溢 Underflow (U)
- ❖ 上溢 Overflow (O)
- ❖ 除零 Division by Zero (Z)
- ❖ 非法操作 Invalid Operation (V)

FCSR0 中 Cause 域的每一位对应上述的一个例外。每条浮点指令执行结束后会将其例外的产生情况更新至 FCSR0 的 Cause 域中。

FCSR0 中对于每一种浮点例外还包含一个使能位（Enables 域）。使能位决定了浮点处理单元产生的例

外是将会触发一个例外陷入还是设置一个状态标志。当某个浮点例外产生时¹，如果其对应的 Enable 位为 1，那么将触发一个浮点例外陷入；如果其对应的 Enable 位为 0，那么将不会触发浮点例外陷入，而是将 FCSR0 中 Flag 域的对应位置 1。

一条浮点指令在执行过程中，可以同时产生多个浮点例外。

当浮点指令执行过程中产生了浮点例外但并没有触发浮点例外陷入的时候，浮点处理单元将生成一个缺省的结果。不同的例外产生缺省结果的方式也不相同，表 3-4 列出了具体的生成规则。

表 3-4 浮点例外的缺省结果

域	描述	舍入模式	缺省结果
I	非精确	任何模式	舍入后的结果或上溢出后的结果
U	下溢	RNE	舍入后的结果，可能是 0, subnormal, 绝对值最小的 normal 数（单精度： $\pm 2^{-126}$ ，双精度： $\pm 2^{-1022}$ ）
		RZ	舍入后的结果，可能是 0, subnormal
		RP	舍入后的结果，可能是 0, subnormal, 最小的正 normal 数（单精度： $+2^{-126}$ ，双精度： $+2^{-1022}$ ）
		RM	舍入后的结果，可能是 0, subnormal, 最大的负 normal 数（单精度： -2^{-126} ，双精度： -2^{-1022} ）
O	上溢	RNE	根据中间结果的符号把结果置为 $+\infty$ 或 $-\infty$
		RZ	根据中间结果的符号把结果置为最大数
		RP	把负上溢修正为最小负数，把正上溢修正为 $+\infty$
		RM	把正上溢修正为最大正数，把负上溢修正为 $-\infty$
Z	被 0 除	任何模式	提供一个相应的带符号的无穷大数
V	非法操作	任何模式	提供一个 QNaN

3.1.4.1 非法操作例外 (V)

当且仅当没有有效定义的结果时，才会发出无效操作例外通知信号。如果没有触发例外陷入，那么将生成一个 QNaN。有关非法操作例外的具体判定细节请参见 IEEE 754-2008 规范的 7.2 节。

如果例外允许陷入：结果寄存器不被修改，源寄存器保留。

如果例外禁止陷入：如果没有其他例外发生，QNaN 被写入目标寄存器中。

3.1.4.2 除零例外 (Z)

除法运算中当除数是 0 被除数是一个有限的非零的数据时，除零例外发出信号通知。

如果例外允许陷入：结果寄存器不被修改，源寄存器保留。

如果例外禁止陷入：如果没有陷阱发生，结果是有符号的无穷值。

3.1.4.3 上溢例外 (O)

把指数域看成无界的对中间结果进行舍入，当得到的结果的绝对值超过了目标格式的最大有限数时，

¹ 其实只有除下溢例外之外的其余四个例外严格符合这句话的描述。有关下溢例外的定义请看下文中的具体描述。

上溢例外发出通知信号。(这个例外同时设置不精确例外和标志位)

如果例外允许陷入：结果寄存器不被修改，源寄存器保留。

如果例外禁止陷入：如果没有陷阱发生，最后的结果由舍入模式和中间结果的符号来决定。

3.1.4.4 下溢例外 (U)

当检测到结果是一个非零微小值时，会出现下溢例外的情况。检测非零微小值的方式是，在舍入后检测。

舍入后检测，即对于一个非 0 的结果，把指数域看成无界的情况下对中间结果进行舍入，如果舍入后的结果在 $(-2^{E_{min}}, 2^{E_{min}})$ 中，就认为这个结果是一个非零微小值。(单精度数 $E_{min} = -126$, 双精度数 $E_{min} = -1022$ 。)

当 $FCSR.Enable.U=0$ 时，若检测到结果时一个非零微小值：

- (1) 若该浮点操作最终的舍入后的结果是非精确的，就要将 $FCSR.Cause$ 中的 U 和 I 都置为 1；
- (2) 若该浮点操作最终的舍入后的结果是精确的，那么 $FCSR.Cause$ 中的 U 和 I 都不置 1。

当 $FCSR.Enable.U=1$ 时，若检测到结果时一个非零微小值，不管该浮点操作最终的舍入后的结果是精确的还是非精确的，都会触发浮点例外陷入。

3.1.4.5 不精确例外 (I)

FPU 在发生如下的情况时产生不精确例外：

- ❖ 舍入结果非精确
- ❖ 舍入结果上溢，且上溢例外的使能位没有置位

如果例外允许陷入：如果一个非精确例外陷阱被使能，结果寄存器不被修改，并且源寄存器被保留。因为这种执行模式会影响性能，所以不精确例外陷阱只有在必要的时候才被使能。

如果例外禁止陷入：如果没有其他软件陷阱发生，舍入或者上溢结果被发送到目标寄存器。

3.2 基础浮点数指令概述

本节所描述的指令，除了 $FLDX.\{S/D\}$ 、 $FSTX.\{S/D\}$ 、 $FLD\{GT/LE\}.\{S/D\}$ 和 $FST\{GT/LE\}.\{S/D\}$ 这 12 条浮点访存指令仅属于 LA64 架构，其余所有浮点数指令同时适用于 LA32 架构和 LA64 架构。

3.2.1 浮点运算类指令

3.2.1.1 $F\{ADD/SUB/MUL/DIV\}.\{S/D\}$

指令格式：	$fadd.s$	fd, fj, fk	$fadd.d$	fd, fj, fk
	$fsub.s$	fd, fj, fk	$fsub.d$	fd, fj, fk
	$fmul.s$	fd, fj, fk	$fmul.d$	fd, fj, fk
	$fdiv.s$	fd, fj, fk	$fdiv.d$	fd, fj, fk

FADD.{S/D}指令将浮点寄存器 **fj** 中的单精度/双精度浮点数加上浮点寄存器 **fk** 中的单精度/双精度浮点数，得到的单精度/双精度浮点数结果写入到浮点寄存器 **fd** 中。浮点加法运算遵循 IEEE 754-2008 标准中 **addition(x,y)**操作的规范。

FADD.S:

$FR[fd][31:0] = FP32_addition(FR[fj][31:0], FR[fk][31:0])$

FADD.D:

$FR[fd] = FP64_addition(FR[fj], FR[fk])$

FSUB.{S/D}指令将浮点寄存器 **fj** 中的单精度/双精度浮点数减去浮点寄存器 **fk** 中的单精度/双精度浮点数，得到的单精度/双精度浮点数结果写入到浮点寄存器 **fd** 中。浮点减法运算遵循 IEEE 754-2008 标准中 **subtraction(x,y)**操作的规范。

FSUB.S:

$FR[fd][31:0] = FP32_subtraction(FR[fj][31:0], FR[fk][31:0])$

FSUB.D:

$FR[fd] = FP64_subtraction(FR[fj], FR[fk])$

FMUL.{S/D}指令将浮点寄存器 **fj** 中的单精度/双精度浮点数乘以浮点寄存器 **fk** 中的单精度/双精度浮点数，得到的单精度/双精度浮点数结果写入到浮点寄存器 **fd** 中。浮点乘法运算遵循 IEEE 754-2008 标准中 **multiplication(x,y)**操作的规范。

FMUL.S:

$FR[fd][31:0] = FP32_multiplication(FR[fj][31:0], FR[fk][31:0])$

FMUL.D:

$FR[fd] = FP64_multiplication(FR[fj], FR[fk])$

FDIV.{S/D}指令将浮点寄存器 **fj** 中的单精度/双精度浮点数除以浮点寄存器 **fk** 中的单精度/双精度浮点数，得到的单精度/双精度浮点数结果写入到浮点寄存器 **fd** 中。浮点除法运算遵循 IEEE 754-2008 标准中 **division(x,y)**操作的规范。

FDIV.S:

$FR[fd][31:0] = FP32_division(FR[fj][31:0], FR[fk][31:0])$

FDIV.D:

$FR[fd] = FP64_division(FR[fj], FR[fk])$

3.2.1.2 F{MADD/MSUB/NMADD/NMSUB}.{S/D}

指令格式:	fmadd.s	fd, fj, fk, fa	fmadd.d	fd, fj, fk, fa
	fmsub.s	fd, fj, fk, fa	fmsub.d	fd, fj, fk, fa
	fnmadd.s	fd, fj, fk, fa	fnmadd.d	fd, fj, fk, fa
	fnmsub.s	fd, fj, fk, fa	fnmsub.d	fd, fj, fk, fa

FMADD.{S/D}指令将浮点寄存器 fj 中的单精度/双精度浮点数与浮点寄存器 fk 中的单精度/双精度浮点数相乘，得到的结果加上浮点寄存器 fa 中的单精度/双精度浮点数，得到的单精度/双精度浮点数结果写入到浮点寄存器 fd 中。

FMADD.S:

```
FR[fd][31:0] = FP32_fusedMultiplyAdd(FR[fj][31:0], FR[fk][31:0], FR[fa][31:0])
```

FMADD.D:

```
FR[fd] = FP64_fusedMultiplyAdd(FR[fj], FR[fk], FR[fa])
```

FMSUB.{S/D}指令将浮点寄存器 fj 中的单精度/双精度浮点数与浮点寄存器 fk 中的单精度/双精度浮点数相乘，得到的结果减去浮点寄存器 fa 中的单精度/双精度浮点数，得到的单精度/双精度浮点数结果写入到浮点寄存器 fd 中。

FMSUB.S:

```
FR[fd][31:0] = FP32_fusedMultiplyAdd(FR[fj][31:0], FR[fk][31:0], -FR[fa][31:0])
```

FMSUB.D:

```
FR[fd] = FP64_fusedMultiplyAdd(FR[fj], FR[fk], -FR[fa])
```

FNMADD.{S/D}指令将浮点寄存器 fj 中的单精度/双精度浮点数与浮点寄存器 fk 中的单精度/双精度浮点数相乘，得到的结果加上浮点寄存器 fa 中的单精度/双精度浮点数，得到的单精度/双精度浮点数结果取负后写入到浮点寄存器 fd 中。

FNMADD.S:

```
FR[fd][31:0] = -FP32_fusedMultiplyAdd(FR[fj][31:0], FR[fk][31:0], FR[fa][31:0])
```

FNMADD.D:

```
FR[fd] = -FP64_fusedMultiplyAdd(FR[fj], FR[fk], FR[fa])
```

FNMSUB.{S/D}指令将浮点寄存器 fj 中的单精度/双精度浮点数与浮点寄存器 fk 中的单精度/双精度浮点数相乘，得到的结果减去浮点寄存器 fa 中的单精度/双精度浮点数，得到的单精度/双精度浮点数结果取负后写入到浮点寄存器 fd 中。

FNMSUB.S:

```
FR[fd][31:0] = -FP32_fusedMultiplyAdd(FR[fj][31:0], FR[fk][31:0], -FR[fa][31:0])
```

FNMSUB.D:

```
FR[fd] = -FP64_fusedMultiplyAdd(FR[fj], FR[fk], -FR[fa])
```

以上四个浮点融合乘加运算遵循 IEEE 754-2008 标准中 fusedMultiplyAdd(x,y,z)操作的规范。

3.2.1.3 F{MAX/MIN}.S/D

指令格式:	fmax.s	fd, fj, fk	fmax.d	fd, fj, fk
	fmin.s	fd, fj, fk	fmin.d	fd, fj, fk

FMAX.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数与浮点寄存器 fk 中的单精度/双精度浮点数中的较大者写入到浮点寄存器 fd 中。这两条指令的运算遵循 IEEE 754-2008 标准中 maxNum(x,y)操作的规范。

FMAX.S:

```
FR[fd][31:0] = FP32_maxNum(FR[fj][31:0], FR[fk][31:0])
```

FMAX.D:

```
FR[fd] = FP64_maxNum(FR[fj], FR[fk])
```

FMIN.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数与浮点寄存器 fk 中的单精度/双精度浮点数中的较小者写入到浮点寄存器 fd 中。这两条指令的运算遵循 IEEE 754-2008 标准中 minNum(x,y)操作的规范。

FMIN.S:

```
FR[fd][31:0] = FP32_minNum(FR[fj][31:0], FR[fk][31:0])
```

FMIN.D:

```
FR[fd] = FP64_minNum(FR[fj], FR[fk])
```

3.2.1.4 F{MAXA/MINA}.S/D

指令格式:	fmaxa.s	fd, fj, fk	fmaxa.d	fd, fj, fk
	fmina.s	fd, fj, fk	fmina.d	fd, fj, fk

FMAXA.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数与浮点寄存器 fk 中的单精度/双精度浮点数中绝对值较大者写入到浮点寄存器 fd 中。这两条指令的运算遵循 IEEE 754-2008 标准中 maxNumMag(x,y)操作的规范。

FMAXA.S:

```
FR[fd][31:0] = FP32_maxNumMag(FR[fj][31:0], FR[fk][31:0])
```

FMAXA.D:

```
FR[fd] = FP64_maxNumMag(FR[fj], FR[fk])
```

FMINA.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数与浮点寄存器 fk 中的单精度/双精度浮点数中绝对值较小者写入到浮点寄存器 fd 中。这两条指令的运算遵循 IEEE 754-2008 标准中 minNumMag(x,y) 操作的规范。

FMINA.S:

FR[fd][31:0] = FP32_minNumMag(FR[fj][31:0], FR[fk][31:0])

FMINA.D:

FR[fd] = FP64_minNumMag(FR[fj], FR[fk])

3.2.1.5 F{ABS/NEG}.{S/D}

指令格式:	fabs.s	fd, fj	fabs.d	fd, fj
	fneg.s	fd, fj	fneg.d	fd, fj

FABS.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数，取其绝对值（也即将符号位置为 0，其它部分不变），写入到浮点寄存器 fd 中。这两条指令的运算遵循 IEEE 754-2008 标准中 abs(x)操作的规范。

FABS.S:

FR[fd][31:0] = FP32_abs(FR[fj][31:0])

FABS.D:

FR[fd] = FP64_abs(FR[fj])

FNEG.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数，取其相反数（也即将符号位取反，其它部分不变），写入到浮点寄存器 fd 中。这两条指令的运算遵循 IEEE 754-2008 标准中 negate(x)操作的规范。

FNEG.S:

FR[fd][31:0] = FP32_negate(FR[fj][31:0])

FNEG.D:

FR[fd] = FP64_negate(FR[fj])

3.2.1.6 F{SQRT/RECIP/RSQRT}.{S/D}

指令格式:	fsqrt.s	fd, fj	fsqrt.d	fd, fj
	frecip.s	fd, fj	frecip.d	fd, fj
	frsqrt.s	fd, fj	frsqrt.d	fd, fj

FSQRT.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数，将其开方后得到的单精度/双精度浮点数写入到浮点寄存器 fd 中。浮点开方运算遵循 IEEE 754-2008 标准中 squareRoot(x)操作的规范。

FSQRT.S:

FR[fd][31:0] = FP32_squareRoot(FR[fj][31:0])

FSQRT.D:

FR[fd] = FP64_squareRoot(FR[fj])

FRECIP.{S/D}指令选择浮点寄存器 *fj* 中的单精度/双精度浮点数，用 1.0 除以这个浮点数后将得到的单精度/双精度浮点数写入到浮点寄存器 *fd* 中。相当于 IEEE 754-2008 标准中 **division(1.0,x)**操作。

FRECIP.S:

$FR[fd][31:0] = FP32_division(1.0, FR[fj][31:0])$

FRECIP.D:

$FR[fd] = FP64_division(1.0, FR[fj])$

FRSQRT.{S/D}指令选择浮点寄存器 *fj* 中的单精度/双精度浮点数，将其开方后得到的单精度/双精度浮点数再用 1.0 除，得到的单精度/双精度浮点数写入到浮点寄存器 *fd* 中。浮点开方求倒运算遵循 IEEE 754-2008 标准中 **rSqrt(x)**操作的规范。

FRSQRT.S:

$FR[fd][31:0] = FP32_division(1.0, FP_squareRoot(FR[fj][31:0]))$

FRSQRT.D:

$FR[fd] = FP64_division(1.0, FP_squareRoot(FR[fj]))$

3.2.1.7 FCOPYSIGN.{S/D}

指令格式: **fcopysign.s** *fd, fj, fk* **fcopysign.d** *fd, fj, fk*

FCOPYSIGN.{S/D}指令选择浮点寄存器 *fj* 中的单精度/双精度浮点数，将它的符号位改为浮点寄存器 *fk* 中的单精度/双精度浮点数的符号位，得到的新的单精度/双精度浮点数写入到浮点寄存器 *fd* 中。浮点复制符号运算遵循 IEEE 754-2008 标准中 **copySign(x, y)**操作的规范。

FCOPYSIGN.S:

$FR[fd][31:0] = FP32_copySign(FR[fj][31:0], FR[fk][31:0])$

FCOPYSIGN.D:

$FR[fd] = FP64_copySign(FR[fj], FR[fk])$

3.2.1.8 FCLASS.{S/D}

指令格式: **fclass.s** *fd, fj* **fclass.d** *fd, fj*

本指令对浮点寄存器 *fj* 中的浮点数进行类别的判断，所得的判断结果一共由 10 比特信息组成，每比特的含义如下表所示：

Bit0	Bit1	Bit2	Bit3	Bit4	Bit5	Bit6	Bit7	Bit8	Bit9
SNaN	QNaN	negative value				positive value			
		∞	normal	subnormal	0	∞	normal	subnormal	0

当被判断的数据符合某个比特对应的条件时，结果信息向量的对应比特就会被置为 1。该指令对应 IEEE-754-2008 标准中的 `class(x)` 函数。

FCLASS.S:

```
FR[fd][31:0] = FP32_class(FR[fj][31:0])
```

FCLASS.D:

```
FR[fd] = FP64_class(FR[fj])
```

3.2.2 浮点比较指令

3.2.2.1 FCMP.cond.{S/D}

指令格式: `fcmp.cond.s cc, fj, fk` `fcmp.cond.d cc, fj, fk`

这是一条浮点比较指令，将比较的结果存入指定的状态码（`cc`）。这条指令的 `cond` 有 22 种，这些比较条件以及判断的标准在下表中列出来。

助记符	cond	含义	True Condition	QNaN 是否报例外	对应 IEEE 754-2008 函数
CAF	0x0	否	无	否	
CUN	0x8	无法比较	UN		<code>compareQuietUnordered</code>
CEQ	0x4	相等	EQ		<code>compareQuietEqual</code>
CUEQ	0xC	相等或无法比较	UN EQ		
CLT	0x2	小于	LT		<code>compareQuietLess</code>
CULT	0xA	小于或无法比较	UN LT		<code>compareQuietLessUnordered</code>
CLE	0x6	小于等于	LT EQ		<code>compareQuietLessEqual</code>
CULE	0xE	小于等于或无法比较	UN LT EQ		<code>compareQuietNotGreater</code>
CNE	0x10	不等	GT LT		
COR	0x14	有序	GT LT EQ		
CUNE	0x18	无法比较或不等	UN GT LT		<code>compareQuietNotEqual</code>
SAF	0x1	否	无	是	
SUN	0x9	不是大于小于或等于	UN		
SEQ	0x5	相等	EQ		<code>compareSignalingEqual</code>
SUEQ	0xD	不是大于或小于	UN EQ		
SLT	0x3	小于	LT		<code>compareSignalingLess</code>
SULT	0xB	不是大于或等于	UN LT		<code>compareSignalingLessUnordered</code>
SLE	0x7	小于等于	LT EQ		<code>compareSignalingLessEqual</code>
SULE	0xF	不是大于	UN LT EQ		<code>compareSignalingNotGreater</code>
SNE	0x11	不等	GT LT		
SOR	0x15	有序	GT LT EQ		
SUNE	0x19	无法比较或不等	UN GT LT		

注：UN 表示无法比较、EQ 表示相等、LT 表示小于。当有两个操作数中有至少一个 NaN 时，这两个数就无法比较。

3.2.3 浮点转换指令

3.2.3.1 FCVT.S.D, FCVT.D.S

指令格式: fcvt.s.d fd, fj fcvt.d.s fd, fj

FCVT.S.D 指令选择浮点寄存器 fj 中的双精度浮点数转换为单精度浮点数, 得到的单精度浮点数写入到浮点寄存器 fd 中。

FCVT.S.D:

FR[fd][31:0] = FP32_convertFormat(FR[fj], FP64)

FCVT.D.S 指令选择浮点寄存器 fj 中的单精度浮点数转换为双精度浮点数, 得到的双精度浮点数写入到浮点寄存器 fd 中。

FCVT.D.S:

FR[fd] = FP64_convertFormat(FR[fj][31:0], FP32)

浮点格式转换运算遵循 IEEE 754-2008 标准中 convertFormat(x)操作的规范。

3.2.3.2 FFINT.{S/D}.W, FTINT.W.{S/D}

指令格式: ffint.s.w fd, fj ftint.w.s fd, fj
ffint.d.w fd, fj ftint.w.d fd, fj

FFINT.{S/D}.W 指令选择浮点寄存器 fj 中的整数型定点数转换为单精度/双精度浮点数, 得到的单精度/双精度浮点数写入到浮点寄存器 fd 中。此浮点格式转换运算遵循 IEEE 754-2008 标准中 convertFromInt(x)操作的规范。

FFINT.S.W:

FR[fd][31:0] = FP32_convertFromInt(FR[fj][31:0], SINT32)

FFINT.D.W:

FR[fd] = FP64_convertFromInt(FR[fj][31:0], SINT32)

FTINT.W.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数转换为整数型定点数, 得到的整数型定点数写入到浮点寄存器 fd 中。根据 FCSR 中不同的状态, 此浮点格式转换运算遵循的 IEEE 754-2008 标准中的操作见下表。

舍入模式	IEEE 754-2008 标准中的操作
向最近的偶数舍入	convertToIntegerExactTiesToEven(x)
向零方向舍入	convertToIntegerExactTowardZero(x)
向正无穷方向舍入	convertToIntegerExactTowardPositive(x)
向负无穷方向舍入	convertToIntegerExactTowardNegative(x)

FTINT.W.S:

$FR[fd][31:0] = FP32convertToSint32(FR[fj][31:0], FCSR.RM)$

FTINT.W.D:

$FR[fd] = FP64convertToSint32(FR[fj], FCSR.RM)$

3.2.3.3 FTINT{RM/RP/RZ/RNE}.W.{S/D}

指令格式:	ftintrm.w.s	fd, fj	ftintrp.w.s	fd, fj
	ftintrm.w.d	fd, fj	ftintrp.w.d	fd, fj
	ftintrz.w.s	fd, fj	ftintrne.w.s	fd, fj
	ftintrz.w.d	fd, fj	ftintrne.w.d	fd, fj

这些指令用指定的舍入模式将浮点数转换成定点数。

FTINTRM.W.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数转换为整数型定点数, 得到的整数型定点数写入到浮点寄存器 fd 中, 采用“向负无穷方向舍入”的方式。

FTINTRM.W.S:

$FR[fd][31:0] = FP32convertToSint32(FR[fj][31:0], 3)$

FTINTRM.W.D:

$FR[fd] = FP64convertToSint32(FR[fj], 3)$

FTINTRP.W.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数转换为整数型定点数, 得到的整数型定点数写入到浮点寄存器 fd 中, 采用“向正无穷方向舍入”的方式。

FTINTRP.W.S:

$FR[fd][31:0] = FP32convertToSint32(FR[fj][31:0], 2)$

FTINTRP.W.D:

$FR[fd] = FP64convertToSint32(FR[fj], 2)$

FTINTRZ.W.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数转换为整数型定点数, 得到的整数型定点数写入到浮点寄存器 fd 中, 采用“向零方向舍入”的方式。

FTINTRZ.W.S:

$FR[fd][31:0] = FP32convertToSint32(FR[fj][31:0], 1)$

FTINTRZ.W.D:

$FR[fd] = FP64convertToSint32(FR[fj], 1)$

FTINTRNE.W.{S/D}指令选择浮点寄存器 fj 中的单精度/双精度浮点数转换为整数型定点数, 得到的整数型定点数写入到浮点寄存器 fd 中, 采用“向最近的偶数舍入”的方式。

FTINTRNE.W.S:

$FR[fd][31:0] = FP32convertToSint32(FR[fj][31:0], 0)$

FTINTRNE.W.D:

$FR[fd] = FP64convertToSint32(FR[fj], 0)$

上述四个浮点格式转换运算遵循的 IEEE 754-2008 标准中的操作见下表。

指令名称	IEEE 754-2008 标准中的操作
FTINTRNE.{W/L}.S/D	convertToIntegerExactTiesToEven(x)
FTINTRZ.{W/L}.S/D	convertToIntegerExactTowardZero(x)
FTINTRP.{W/L}.S/D	convertToIntegerExactTowardPositive(x)
FTINTRM.{W/L}.S/D	convertToIntegerExactTowardNegative(x)

3.2.4 浮点搬运指令

3.2.4.1 FMOV.{S/D}

指令格式: `fmov.s fd, fj` `fmov.d fd, fj`

FMOV.{S/D}将浮点寄存器 fj 的值按单精度/双精度浮点数格式写入到浮点寄存器 fd 中, 如果 fj 的值不是单精度/双精度浮点数格式, 则结果不确定。

FMOV.s:

`FR[fd][31:0] = FR[fj][31:0]`

FMOV.d:

`FR[fd] = FR[fj]`

上述指令操作是非算术的, 不会引发 IEEE 754 例外, 也不修改浮点控制状态寄存器的 Cause 和 Flags 域。

3.2.4.2 FSEL

指令格式: `fsel fd, fj, fk, ca`

FSEL 指令进行条件赋值操作。FSEL 执行时, 如果条件标志寄存器 ca 的值等于 0 则将浮点寄存器 fj 的值写入到浮点寄存器 fd 中, 否则将浮点寄存器 fk 的值写入到浮点寄存器 fd 中。

FSEL:

`FR[fd] = CFR[ca] ? FR[fk] : FR[fj]`

3.2.4.3 MOVGR2FR.W, MOVGR2FRH.W

指令格式: `movgr2fr.w fd, rj`
 `movgr2frh.w fd, rj`

MOVGR2FR.W 将通用寄存器 rj 值写入浮点寄存器 fd 的低 32 位中。若浮点寄存器位宽为 64 位，则 fd 的高 32 位值不确定。

MOVGR2FR.W:

$$FR[fd][31:0] = GR[rj]$$

MOVGR2FRH.W 将通用寄存器 rj 值写入浮点寄存器 fd 的高 32 位中，浮点寄存器 fd 的低 32 位值不变。

MOVGR2FRH.W:

$$FR[fd][63:32] = GR[rj]$$

$$FR[fd][31:0] = FR[fd][31:0]$$

3.2.4.4 MOVFR2GR.S, MOVFRH2GR.S

指令格式: $\text{movfr2gr.s} \quad rd, fj$
 $\text{movfrh2gr.s} \quad rd, fj$

MOVFR2GR/MOVFRH2GR.S 将浮点寄存器 fj 的低 32 位/高 32 位值写入通用寄存器 rd 。

MOVFR2GR.S:

$$GR[rd] = FR[fj][31:0]$$

MOVFRH2GR.S:

$$GR[rd] = FR[fj][63:32]$$

3.2.4.5 MOVGR2FCSR, MOVFCSR2GR

指令格式: $\text{movgr2fcsr} \quad fcsr, rj$
 $\text{movfcsr2gr} \quad rd, fcsr$

MOVGR2FCSR 根据通用寄存器 rj 值修改 $fcsr$ 指示的浮点控制状态寄存器对应的软件可写域的值。如果 MOVGR2FCSR 指令修改 FCSR0 使得其 Cause 域的位和对应的 Enables 的位同时为 1，或者修改 FCSR1 的 Enables 域、FCSR2 的 Cause 域，使得 Cause 的位和对应 Enables 位同时为 1，MOVGR2FCSR 指令自身不会触发浮点例外。

MOVGR2FCSR:

$$FCSR[fcsr] = GR[rj]$$

MOVFCSR2GR 将 $fcsr$ 指示的浮点控制状态寄存器的 32 位值写入通用寄存器 rd 。

MOVFCSR2GR:

$$GR[rd] = FCSR[fcsr]$$

如果上述指令中的 $fcsr$ 指示的浮点控制状态寄存器不存在，则结果不确定。

3.2.4.6 MOVFR2CF, MOVCF2FR

指令格式: `movfr2cf cd, fj`
`movcf2fr fd, cj`

MOVFR2CF 将浮点寄存器 fj 的最低一比特的值写入条件标志寄存器 cd。

MOVFR2CF:

$CFR[cd] = FR[fj][0]$

MOVCF2FR 将条件标志寄存器 cj 的值写入浮点寄存器 fd 的最低一比特，fd 余下的位补 0。

MOVCF2FR:

$FR[fd][0] = ZeroExtend(CFR[cj], 64)$

3.2.4.7 MOVGR2CF, MOVCF2GR

指令格式: `movgr2cf cd, rj`
`movcf2gr rd, cj`

MOVGR2CF 将通用寄存器 rj 的最低一比特的值写入条件标志寄存器 cd。

MOVGR2CF:

$CFR[cd] = GR[rj][0]$

MOVCF2GR 将条件标志寄存器 cj 的值写入通用寄存器 rd 的最低一比特，rd 余下的位补 0。

MOVCF2GR:

$GR[rd][0] = ZeroExtend(CFR[cj], 32)$

3.2.5 浮点分支指令

3.2.5.1 BCEQZ, BCNEZ

指令格式: `bceqz cj, offs21`
`bcnez cj, offs21`

BCEQZ 对条件标志寄存器 cj 的值进行判断，如果等于 0 则跳转到目标地址，否则不跳转。

BCNEZ 对条件标志寄存器 cj 的值进行判断，如果不等于 0 则跳转到目标地址，否则不跳转。

上述两条分支指令的跳转目标地址是将指令码中的 21 比特立即数 offs21 逻辑左移 2 位后再符号扩展，所得的偏移值加上该分支指令的 PC。

BCEQZ:

```
if CFR[cj]==0 :
    PC = PC + SignExtend({offs21, 2'b0}, 32)
```

BCNEZ:

```
if CFR[cj]!=0 :
    PC = PC + SignExtend({offs21, 2'b0}, 32)
```

不过需要注意的是，上述指令如果在写汇编时采用直接填入偏移值的方式，则汇编表示中的立即数应填入以字节为单位的偏移值，即指令码中 offs21<<2。

3.2.6 浮点普通访存指令

3.2.6.1 FLD.{S/D}, FST.{S/D}

指令格式:	fld.s	fd, rj, si12
	fld.d	fd, rj, si12
	fst.s	fd, rj, si12
	fst.d	fd, rj, si12

FLD.S 从内存取回一个字的数据写入浮点寄存器 fd 的低 32 位。若浮点寄存器位宽为 64 位，则 fd 的高 32 位值不确定。FLD.D 从内存取回一个双字的数据写入浮点寄存器 fd。

FLD.S:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
word = MemoryLoad(paddr, WORD)
FR[fd][31:0] = word
```

FLD.D:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
doubleword = MemoryLoad(paddr, DOUBLEWORD)
FR[fd] = doubleword
```

FST.S 将浮点寄存器 fd 中低 32 位字数据写入到内存中。FST.D 将浮点寄存器 fd 中双字数据写入到内存中。

FST.S:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
MemoryStore(FR[fd][31:0], paddr, WORD)
```

FST.D:

```
vaddr = GR[rj] + SignExtend(si12, 32)
AddressComplianceCheck(vaddr)
paddr = AddressTranslation(vaddr)
MemoryStore(FR[fd][63:0], paddr, DOUBLEWORD)
```

上述指令的访存地址计算方式是将通用寄存器 rj 中的值与符号扩展后的 12 比特立即数 $si12$ 相加求和。

对于 $FLD.\{S/D\}$ 和 $FST.\{S/D\}$ 指令，当访存地址不是自然对齐时，将触发非对齐例外。

4 特权资源架构概述

4.1 特权等级

龙芯架构 32 位精简版中处理器核分为 2 个特权等级(Privilege LeVel, 简称 PLV), 分别是 PLV0 和 PLV3。处理器核当前处于哪个特权等级由 CSR.CRMD 中 PLV 域的值唯一确定。

所有特权等级中, PLV0 是具有最高权限的特权等级, 也是唯一可以使用特权指令并访问所有特权资源的特权等级。PLV3 这个特权等级不能执行特权指令访问特权资源。

对于 Linux 系统来说, 架构中仅 PLV0 级可对应核心态, PLV3 级对应用户态。

4.2 特权指令概述

所有特权指令仅在 PLV0 特权等级下才能访问。但是可以在 PLV3 特权等级下执行 Hit 类 CACOP 指令。

4.2.1 CSR 访问指令

4.2.1.1 CSRRD, CSRWR, CSRXCHG

指令格式:	csrrd	rd, csr_num
	csrwr	rd, csr_num
	csrxchg	rd, rj, csr_num

CSRRD、CSRWR 和 CSRXCHG 指令用于软件访问 CSR。CSRRD 指令将指定 CSR 的值写入到通用寄存器 rd 中。CSRWR 指令将通用寄存器 rd 中的旧值写入到指定 CSR 中, 同时将指定 CSR 的旧值更新到通用寄存器 rd 中。CSRXCHG 指令根据通用寄存器 rj 中存放的写掩码信息, 将通用寄存器 rd 中的旧值写入到指定 CSR 中对应写掩码为 1 的那些比特, 该 CSR 中的其余比特保持不变, 同时将该 CSR 的旧值更新到通用寄存器 rd 中。

所有 CSR 寄存器采用独立的寻址空间。上述指令中 CSR 的寻址值来自于指令中的 14 比特立即数 csr_num。CSR 的寻址单位是一个 CSR 寄存器, 即 0 号 CSR 的 csr_num 是 0, 1 号 CSR 的 csr_num 是 1, 以此类推。

在龙芯架构 32 位精简版中, 所有 CSR 寄存器的位宽都是 32 位。

当 CSR 访问指令访问一个架构中未定义或硬件未实现的 CSR 时, 读动作返回全 0 值, 写动作不修改处理器的任何软件可见状态。需要提请注意的是, CSRWR 和 CSRXCHG 指令不仅包含更新 CSR 的写动作, 也包含读取 CSR 旧值的读动作。

4.2.2 Cache 维护指令

4.2.2.1 CACOP

指令格式： `cacop code, rj, si12`

CACOP 指令主要用于 Cache 的初始化以及 Cache 一致性维护。

通用寄存器 `rj` 的值加上符号扩展后的 12 位立即数 `si12`，将得到 CACOP 指令所用的虚拟地址 VA，其将用于指示被操作 Cache 行的位置。

CACOP 指令访问哪个 Cache 以及进行何种 Cache 操作由指令中 5 比特的 `code` 决定。`code[2:0]` 指示操作的 Cache 对象，`code[4:3]` 指示操作类型。

`code[2:0]=0` 表示操作一级私有指令 Cache，`code[2:0]=1` 表示操作一级私有数据 Cache，`code[2:0]=2` 表示操作二级共享混合 Cache。

`code[4:3]=0` 表示用于 Cache 初始化（Store Tag），将指定 Cache 行的 tag 置为全 0。假设被访问的 Cache 有（ $1 \ll \text{Way}$ ）路，每一路有（ $1 \ll \text{Index}$ ）个 Cache 行，每个 Cache 行大小为（ $1 \ll \text{Offset}$ ）个字节，那么采用地址直接索引方式意味着，操作该 Cache 的第 `VA[Way-1:0]` 路的第 `VA[Index+Offset-1:Offset]` 个 Cache 行。

`code[4:3]=1` 表示采用地址直接索引方式维护 Cache 一致性（Index Invalidate / Invalidate and Writeback）。地址直接索引方式的定义请见上一段的描述。维护一致性的操作是对指定的 Cache 进行无效并写回的操作。如果被操作的是指令 Cache，那么仅需要进行无效操作，并不需要将 Cache 行中的数据写回。写回的数据进入到哪一级存储中由具体实现的 Cache 层次及各级间的包含或互斥关系决定。对于数据 Cache 或混合 Cache，由具体实现决定是否仅在 Cache 行数据为脏时才将其写回。

`code[4:3]=2` 表示采用查询索引方式维护 Cache 一致性（Hit Invalidate / Invalidate and Writeback）。这里维护 Cache 一致性的操作与上面一段所述一致。所谓查询索引方式，是将 CACOP 指令的 VA 视作一个普通 load 指令去访问待操作的 Cache，如果命中则对命中的 Cache 行进行操作，否则不做任何操作。由于这个查询过程可能涉及虚实地址转换，所以这种情况下 CACOP 指令可能触发 TLB 相关的例外。不过，由于 CACOP 指令操作的对象是 Cache 行，所以这种情况下并不需要考虑地址对齐与否。

`code[4:3]=3` 属于实现自定义的 Cache 操作，架构规范中不予明确的功能定义。

4.2.3 TLB 维护指令

4.2.3.1 TLBSRCH

指令格式： `tlbsrch`

使用 CSR.ASID 和 CSR.TLBEHI 的信息去查询 TLB。如果有命中项，那么将命中项的索引值写入到 CSR.TLBIDX 的 Index 域，同时将 CSR.TLBIDX 的 NE 位置为 0；如果没有命中项，那么将 CSR.TLBIDX 的

NE 位置为 1。

TLB 中各项的索引值计算规则是，从 0 开始依次递增编号，从第 0 行至最后一行。

4.2.3.2 TLBRD

指令格式：tlbrd

将 CSR.TLBIDX 的 Index 域的值作为索引值去读取 TLB 中的指定项。如果指定位置处是一个有效 TLB 项，那么将该 TLB 项的页表信息写入到 CSR.TLBEHI、CSR.TLBELO0、CSR.TLBELO1 和 CSR.TLBIDX.PS 中，且将 CSR.TLBIDX 的 NE 位置为 0；如果指定位置处是一个无效 TLB 项，需将 CSR.TLBIDX 的 NE 位置为 1，且将 CSR.ASID.ASID、CSR.TLBEHI、CSR.TLBELO0、CSR.TLBELO1 和 CSR.TLBIDX.PS 全置为 0。

需要注意的是，有效/无效 TLB 项和 TLB 中的页表项有效/无效是两个概念。

如果访问所用的 index 值超过了 TLB 的范围，则处理器的行为不确定。

4.2.3.3 TLBWR

指令格式：tlbwr

TLBWR 指令将 TLB 相关 CSR 中所存放的页表项信息写入到 TLB 的指定项。被填入的页表项信息来自于 CSR.TLBEHI、CSR.TLBELO0、CSR.TLBELO1 和 CSR.TLBIDX.PS。若此时 CSR.ESAT.Ecode=0x3F，即处于 TLB 重填例外处理过程中，那么 TLB 中总是填入一个有效项（即 TLB 项的 E 位为 1）。否则的话，就需要看 CSR.TLBIDX.NE 位的值。此时如果 CSR.TLBIDX.NE=1，那么 TLB 中会被填入一个无效 TLB 项；仅当 CSR.TLBIDX.NE=0 时，TLB 中才会被填入一个有效 TLB 项。

执行 TLBWR 时，页表项写入 TLB 的位置是由 CSR.TLBIDX 的 Index 域的值指定的。具体的对应规则请参看 TLBSRCH 指令中关于 TLB 中各项索引值的计算规则。

4.2.3.4 TLBFILL

指令格式：tlbfill

TLBFILL 指令将 TLB 相关 CSR 中所存放的页表项信息填入到 TLB 中。被填入的页表项信息来自于 CSR.TLBEHI、CSR.TLBELO0、CSR.TLBELO1 和 CSR.TLBIDX.PS。若此时 CSR.ESAT.Ecode=0x3F，即处于 TLB 重填例外处理过程中，那么 TLB 中总是填入一个有效项（即 TLB 项的 E 位为 1）。否则的话，就需要看 CSR.TLBIDX.NE 位的值。此时如果 CSR.TLBIDX.NE=1，那么 TLB 中会被填入一个无效 TLB 项；仅当 CSR.TLBIDX.NE=0 时，TLB 中才会被填入一个有效 TLB 项。

执行 TLBFILL 时，页表项被填入到 TLB 的哪一项，是由硬件随机选择的。

4.2.3.5 INVTLB

指令格式： invtlb op, rj, rk

INVTLB 指令用于无效 TLB 中的内容，以维持 TLB 与内存之间页表数据的一致性。

指令的三个源操作数中，op 是 5 比特立即数，用于指示操作类型。

通用寄存器 rj 的[9:0]位存放无效操作所需的 ASID 信息（称为“寄存器指定 ASID”），其余比特必须填 0。当 op 所指示的操作不需要 ASID 时，应将通用寄存器 rj 设置为 r0。

通用寄存器 rk 中用于存放无效操作所需的虚拟地址信息（称为“寄存器指定 VA”）。当 op 所指示的操作不需要虚拟地址信息时，应将通用寄存器 rk 设置为 r0。

各 op 对应的操作如下表所示，未在表中出现的 op 将触发保留指令例外。

op	操作
0x0	清除所有页表项。
0x1	清除所有页表项。此时操作效果与 op=0 完全一致。
0x2	清除所有 G=1 的页表项。
0x3	清除所有 G=0 的页表项。
0x4	清除所有 G=0，且 ASID 等于寄存器指定 ASID 的页表项。
0x5	清除 G=0，且 ASID 等于寄存器指定 ASID，且 VA 等于寄存器指定 VA 的页表项。
0x6	清除所有 G=1 或 ASID 等于寄存器指定 ASID，且 VA 等于寄存器指定 VA 的页表项。

4.2.4 其它杂项指令

4.2.4.1 ERTN

指令格式： ertn

ERTN 指令用于从例外处理返回。

将例外对应的 PPLV、PIE 等信息更新至 CSR.CRMD 中，同时跳转到例外所对应的 ERA 处开始取指。

例外对应的 PPLV、PIE 信息来自于 CSR.PRMD，例外对应的 ERA 来自于 CSR.ERA。

执行 ERTN 指令时，如果 CSR.LLBCTL 中的 KLO 位不等于 1，则将 LLbit 置 0，否则 LLbit 不修改。

4.2.4.2 IDLE

指令格式： idle level

IDLE 指令执行完毕后，处理器核将停止取指进入等待状态，直至其被中断唤醒或被复位。从停止状态被中断唤醒后，处理器核执行的第一条指令是 IDLE 之后的那一条指令。

5 存储管理

5.1 物理地址空间

内存物理地址空间范围是： $0 \sim 2^{\text{PALEN}} - 1$ 。

在龙芯架构 32 位精简版中，PALEN 理论上是一个不超过 36 的正整数，由实现决定其具体的值，通常建议为 32。

5.2 虚拟地址空间与地址翻译模式

龙芯架构 32 位精简版中虚拟地址空间是线性平整的。对于 PLV0 级来说，虚拟地址空间大小为 2^{32} 字节。

龙芯架构 32 位精简版的 MMU 支持两种虚实地址翻译模式：直接地址翻译模式和映射地址翻译模式。

当 CSR.CRMD 的 DA=1 且 PG=0 时，处理器核的 MMU 处于直接地址翻译模式。在这种映射模式下，物理地址默认直接等于虚拟地址的[PALEN-1:0]位（不足补 0），除非具体实现中采用了其它优先级更高的虚实地址翻译规则。可以看到此时整个虚拟地址空间都是合法的。处理器复位结束后将进入直接地址翻译模式。

当 CSR.CRMD 的 DA=0 且 PG=1 时，处理器核的 MMU 处于映射地址翻译模式。具体又分为直接映射地址翻译模式（简称“直接映射模式”）和页表映射地址翻译模式（简称“页表映射模式”）两种。翻译地址时将优先看其能否按照直接映射模式进行翻译，无法进行后再按照页表映射模式进行翻译。有关直接映射模式的详细说明请看 5.2.1 节内容，有关页表映射模式的详细说明请看 5.4 节内容。

5.2.1 直接映射地址翻译模式

当处理器核的 MMU 处于映射地址模式时，还可以通过直接映射配置窗口机制完成虚实地址的直接映射。直接映射配置窗口共设置有两个，可同时用于取指和 load/store 操作。

系统软件通过配置 CSR.DMW0~CSR.DMW1 寄存器来分别设置两个直接映射配置窗口。每个窗口除了地址范围信息外，还可以配置该窗口在哪些特权等级下可用，以及虚地址落在该窗口上的访存操作的存储访问类型。

在龙芯架构 32 位精简版中，每一个直接映射配置窗口可以配置一个 2^{29} 字节固定大小的虚拟地址空间。当虚地址命中某个有效的直接映射配置窗口时，其物理地址直接等于虚地址的[28:0]位拼接上该映射窗口所配置的物理地址高位。命中的判断方式是：虚地址的最高 3 位（[31:29]位）与配置窗口寄存器中的[31:29]相等，且当前特权等级在该配置窗口中被允许。

举例来说，通过将 DMW0 配置为 0x80000011，那么在 PLV0 级下，0x80000000 ~ 0x9FFFFFFF 这段地址将直接被映射到物理地址空间 0x0 ~ 0x1FFFFFFF 上，其存储访问类型是一致可缓存的。

5.3 存储访问类型

如前文 2.1.7 节所述，龙芯架构 32 位精简版下支持两种存储访问类型，分别是：一致可缓存（Coherent Cached，简称 CC）和强序非缓存（Strongly-ordered UnCached，简称 SUC）。

当处理器核 MMU 处于直接地址翻译模式时，所有取指的存储访问类型由 CSR.CRMD.DATF 决定，所有 load/store 操作的存储访问类型由 CSR.CRMD.DATM 域决定。

当处理器核 MMU 处于映射地址翻译模式时，存储访问类型的确定分为两种情况。如果取指或 load/store 操作的地址落在某个直接映射配置窗口上，那么该取指或 load/store 操作的存储访问类型由配置该窗口的 CSR 寄存器中的 MAT 域决定。如果取指或 load/store 只能通过页表完成映射，那么其存储访问类型由页表项中的 MAT 域决定。

无论在哪种情况下，存储访问类型控制值的定义是相同的，均是：0——强序非缓存，1——一致可缓存，2/3——保留。

5.4 页表映射存储管理

映射地址翻译模式下，除了落在直接映射配置窗口中的地址之外，其余所有合法地址都必须通过页表映射完成虚实地址转换。TLB 作为处理器中存放操作系统页表信息的一个临时缓存，用于加速映射地址翻译模式下的取指和 load/store 操作的虚实地址转换过程。

5.4.1 TLB 的组织结构

TLB 采用全相联查找表的组织形式。

5.4.2 TLB 的表项

每一个 TLB 表项的格式如图 5- 1 所示，包含两个部分：比较部分和物理转换部分。

VPPN	PS	G	ASID	E
PPN0	PLV0	MAT0	D0	V0
PPN1	PLV1	MAT1	D1	V1

图 5- 1 TLB 表项格式

TLB 表项的比较部分包括：

- ❖ 存在位(E)，1 比特。为 1 表示所在 TLB 表项非空，可以参与查找匹配。
- ❖ 地址空间标识(ASID)，10 比特。地址空间标识用于区分不同进程中的同样的虚地址，避免进程切换时清空整个 TLB 所带来的性能损失。操作系统为每个进程分配唯一的 ASID，TLB 在进行查找时除地址信息外一致外，还需要比对 ASID 信息。

- ❖ 全局标志位(G), 1 比特。当该位为 1 时, 查找时不进行 ASID 是否一致性的检查。当操作系统需要在所有进程间共享同一虚拟地址时, 可以设置 TLB 页表项中的 G 位置为 1。
- ❖ 页大小(PS), 6 比特。仅在 MTLB 中出现。用于指定该页表项中存放的页大小。数值是页大小的 2 的幂指数。龙芯架构 32 位精简版只支持 4KB 和 4MB 两种页大小, 对应 TLB 表项中的 PS 值分别是 12 和 21¹。
- ❖ 虚双页号(VPPN), (VALEN-13)比特。在龙芯架构 32 位精简版中, 每一个页表项存放了相邻的一对奇偶相邻页表信息, 所以 TLB 页表项中存放虚页号的是系统中虚页号/2 的内容, 即虚页号的最低位不需要存放在 TLB 中。查找 TLB 时在根据被查找虚页号的最低位决定是选择奇数号页还是偶数号页的物理转换信息。

表项的物理转换部分存有一对奇偶相邻页表的物理转换信息, 每一个页的转换信息包括:

- ❖ 有效位(V), 1 比特。为 1 表明该页表项是有效的且被访问过的。
- ❖ 脏位(D), 1 比特。为 1 表示该页表项所对应的地址范围内已有脏数据。
- ❖ 存储访问类型(MAT), 2 比特。控制落在该页表项所在地址空间上访问操作的存储访问类型。各数值具体含义见 5.3 节。
- ❖ 特权等级 (PLV), 2 比特。该页表项对应的特权等级。该页表项可以被任何特权等级不低于 PLV 的程序访问。
- ❖ 物理页号(PPN), (PALEN-12)比特。当页大小大于 4KB 的时候, TLB 中所存放的 PPN 的[PS-1:12]位可以是任意值。

5.4.3 TLB 的软件管理

龙芯架构 32 位精简版下 TLB 的管理涉及软件方面的工作。TLB 重填以及 TLB 与内存页表之间的一致性维护仍全部由软件主导完成。

5.4.3.1 TLB 相关的例外

TLB 进行虚实地址转换过程由硬件自动完成, 但是当 TLB 中没有匹配项, 或者尽管匹配但页表项无效或访问非法时, 就需要触发例外, 交由操作系统内核或其它监管程序, 由软件进一步处理, 对 TLB 的内容进行维护, 或对程序执行的合法性做最后裁定。龙芯架构 32 位精简版中与 TLB 管理相关的例外有:

- ❖ TLB 重填例外: 当访问操作的虚地址在 TLB 中查找没有匹配项时, 触发该例外, 通知系统软件进行 TLB 重填工作。该例外拥有独立的例外入口。TLB 重填例外陷入的同时, 硬件会自动将 CSR.CRMD 的 DA 置为 1, PG 置为 0, 即自动进入直接地址翻译模式, 从而避免 TLB 重填例外处理程序自身再次触发 TLB 重填例外, 此时例外现场将无法保存与恢复。
- ❖ load 操作页无效例外: load 操作的虚地址在 TLB 中找到了匹配项但是匹配页表项的 V=0, 将触发该例外。

¹ Linux 内核中 4MB 页大小对应的是透明大页的页表项, 其在填入 TLB 过程中等分为 2 个 2MB 大小相同页表属性的表项。

- ❖ store 操作页无效例外：store 操作的虚地址在 TLB 中找到了匹配项但是匹配页表项的 V=0，将触发该例外。
- ❖ 取指操作页无效例外：取指操作的虚地址在 TLB 中找到了匹配项但是匹配页表项的 V=0，将触发该例外。
- ❖ 页特权等级不合规例外：访存操作的虚地址在 TLB 中找到了匹配且 V=1 的项，但是访问的特权等级不合规，将触发该例外。特权等级不合规体现为，该页表项的 CSR.CRMD.PLV 值大于页表项中的 PLV。
- ❖ 页修改例外：store 操作的虚地址在 TLB 中找到了匹配，且 V=1，且特权等级合规的项，但是该页表项的 D 位为 0，将触发该例外。

5.4.3.2 TLB 相关的指令

TLB 相关的指令主要涉及对 TLB 的查找、读、写、无效等操作，用于进行 TLB 的填充、更新与一致性维护。具体的指令定义请参看本手册 4.2.3 节中的内容。

5.4.3.3 TLB 相关的 CSR

TLB 相关的 CSR 按照功能主要分为两类，第一类用于 TLB 的访问交互接口，第二类用于软件页表遍历，第三类仅用于 TLB 重填例外。

第一类包括：

- ❖ BADV
- ❖ TLBEHI
- ❖ TLBELO0
- ❖ TLBELO1
- ❖ TLBIDX
- ❖ ASID

第二类包括：

- ❖ PGDL
- ❖ PGDH
- ❖ PGD

第三类包括：

- ❖ TLBREENTRY

上述各 CSR 寄存器与 TLB 交互的细节，请参考 7.4 节中各 CSR 的详细定义。

5.4.3.4 TLB 的初始化

龙芯架构 32 位精简版允许不实现 TLB 的硬件初始化，让启动阶段的软件通过执行 “INVTLB 0, r0, r0” 来完成这一功能。

5.4.4 基于 TLB 的虚实地址转换过程

这里对基于 TLB 所进行的虚实地址转换过程进行描述。

```
# va: 待查找虚地址
# mem_type: 访存操作类型, FETCH 是取指操作, LOAD 是 load 操作, STORE 是 store 操作
# plv: 当前特权等级, 即 CSR.CRMD.PLV 的值
# pa: 转换后的物理地址
# mat: 转换后得到的存储访问类型
# VALEN: 虚地址的有效位数
# PALEN: 物理地址的有效位数
# TLB[]: TLB[N]表示 TLB 的第 N 项
# TLB_ENTRIES: TLB 的项数
```

查找 TLB

```
tlb_found = 0
for i in range(TLB_ENTRIES) :
    if (TLB[i].E==1) and
        ((TLB[i].G==1) or (TLB[i].ASID==CSR.ASID.ASID)) and
        (TLB[i].VPPN[VALEN-1:TLB[i].PS+1]==va[VALEN-1:TLB[i].PS+1]) :
        if (tlb_found==0) :
            tlb_found = 1
            found_ps = TLB[i].PS
            if (va[found_ps]==0) :
                found_v = TLB[i].V0
                found_d = TLB[i].D0
                found_mat = TLB[i].MAT0
                found_plv = TLB[i].PLV0
                found_ppn = TLB[i].PPN0
            else :
                found_v = TLB[i].V1
                found_d = TLB[i].D1
                found_mat = TLB[i].MAT1
                found_plv = TLB[i].PLV1
                found_ppn = TLB[i].PPN1
        else:
```

#出现多项命中, 处理器运行结果不确定

```
if (tlb_found==0) :
    SignalException(TLBR) #报 TLB 重填例外
```

```
if (found_v==0) :
    case mem_type :
        FETCH : SignalException(PIF) #报取指操作页无效例外
```



```

        LOAD  : SignalException(PIL)          #报 load 操作页无效例外
        STORE : SignalException(PIS)          #报 store 操作页无效例外
elif (plv > found_plv) :
    SignalException(PPI)                      #报页特权等级不合规例外
elif (mem_type==STORE) and (found_d==0) :    #禁止写允许检查功能未开启
    SignalException(PME)                      #报页修改例外
else :
    pa = {found_ppn[PALEN-13:found_ps-12], va[found_ps-1:0]}
    mat = found_mat

```

■

6 例外与中断

6.1 中断

6.1.1 中断类型

龙芯架构 32 位精简版下的中断采用线中断的形式。每个处理器核内部可记录 12 个线中断，分别是：1 个核间中断（IPI），1 个定时器中断（TI），8 个硬中断（HWI0~HWI7），2 个软中断（SWI0~SWI1）。所有的线中断都是电平中断，且都是高电平有效。

核间中断的中断输入来自于核外的中断控制器，其被处理器核采样记录在 CSR.ESAT.IS[12]位。

定时器中断的中断源来自于核内的恒定频率定时器。当恒定频率定时器倒计时至全 0 值时，该中断被置起。置起后的定时器中断被处理器核采样记录在 CSR.ESAT.IS[11]位。清除定时器中断需要通过软件向 CSR.TICLR 寄存器的 TI 位写 1 来完成。

硬中断的中断源来自于处理器核外部，其直接来源通常是核外的中断控制器。8 个硬中断 HWI[7:0]被处理器核采样记录在 CSR.ESAT.IS[9:2]位。

软中断的中断源来自于处理器核内部，软件通过 CSR 指令对 CSR.ESAT.IS[1:0]写 1 则置起软中断，写 0 则清除软中断。

中断在 CSR.ESAT.IS 域中记录的位置的索引值也被称为中断号（Int Number）。SWI0 的中断号等于 0，SWI1 的中断号等于 1，……，IPI 的中断号等于 12。

6.1.2 中断优先级

同一时刻多个中断的响应采用固定优先级仲裁基址，中断号越大优先级越高。因此 IPI 的优先级最高，TI 次之，……，SWI0 的优先级最低。

6.1.3 中断入口

中断被处理器硬件标记到指令上以后就被当作一种例外进行处理，因此中断入口的计算遵循普通例外入口的计算规则。有关普通例外入口的计算规则请参看 6.2.1 节的介绍。

6.1.4 处理器硬件响应中断的处理过程

各中断源发来的中断信号被处理器采样至 CSR.ESAT.IS 域中，这些信息与软件配置在 CSR.ECFG.LIE 域中的局部中断使能信息按位与，得到一个多位中断向量 int_vec。当 CSR.CRMD.IE=1 且 int_vec 不为全 0 时，处理器认为有需要响应的中断，于是从执行的指令流中挑选出一条指令，将其标记上一种特殊的例外

——中断例外。

随后处理器硬件的处理过程与普通例外的处理过程一样，请参看 6.2.3 节中的介绍。

6.2 例外

6.2.1 例外入口

TLB 重填例外的入口来自于 CSR.TLBREENTRY。

除上述例外之外的所有普通例外入口相同，来自于 CSR.EENTRY。此时需要软件通过 CSR.ESTA 中的 Ecode、IS 域的信息来判断具体的例外类型。

6.2.2 例外优先级

例外优先级遵循两个基本原则：其一，中断的优先级高于例外；其二，对于例外，取指阶段检测出的优先级最高，译码阶段检测出的优先级次之，执行阶段检测出的优先级再次之。

对于取指阶段检测出的例外：取指地址错例外优先级最高，取指 TLB 相关例外优先级次之。

译码阶段可检测出的例外彼此互斥，故无需考虑其间的优先级。

执行阶段仅访存指令或同时触发多种例外，其优先级从高到低依次为：要求地址对齐的访存指令因地址不对齐而产生的地址对齐错例外(ALE) > TLB 相关的例外¹。

6.2.3 例外硬件处理通用过程

不同的例外，处理器硬件在处理时可能存在一些细节上的差异，这里对所有例外共有的通用处理过程进行描述。

当触发例外时，处理器硬件会进行如下操作：

- ❖ 将 CSR.CRMD 的 PLV、IE 分别存到 CSR.PRMD 的 PPLV、PIE 中，然后将 CSR.CRMD 的 PLV 置为 0，IE 置为 0；
- ❖ 将触发例外指令的 PC 值记录到 CSR.ERA 中；
- ❖ 跳转到例外入口处取指。

当软件执行 ERTN 指令从例外执行返回时，处理器硬件会完成如下操作：

- ❖ 将 CSR.PRMD 中的 PPLV、PIE 值恢复到 CSR.CRMD 的 PLV、IE 中；
- ❖ 跳转到 CSR.ERA 所记录的地址处取指。

针对上述硬件实现，软件在例外处理过程的中途如果需要开启中断，需要保存 CSR.PRMD 中的 PPLV、PIE 等信息，并在例外返回前，将所保存的信息恢复到 CSR.PRMD 中。

¹ TLB 相关例外的定义决定了，任何情况下一条访存指令只会产生唯一一种 TLB 相关例外。

6.3 复位

复位将重新处理器核中的所有逻辑，将电路置于确定的状态。这里将给出复位后处理器的状态的定义。

复位后第一条指令的 PC 是 0x1C000000。由于复位撤销后 MMU 一定处于直接地址翻译模式，所以复位后所取的第一条指令的物理地址也是 0x1C000000。

复位撤销后，处于确定状态的寄存器内容有：

- ❖ CSR.CRMD 的 PLV=0, IE=0, DA=1, PG=0, DATF=0, DATM=0;
- ❖ CSR.EUEN 的 FPUen 为 0;
- ❖ CSR.ECFG 中的 LIE 为 0;
- ❖ CSR.ESAT 中 IS[1:0]均为 0;
- ❖ CSR.TCFG 的 En=0;
- ❖ CSR.LLBCTL 的 KLO=0;
- ❖ 所有实现的 CSR.DMW 中的 PLV0、PLV3 均为 0;

除了上述指定的内容外，复位撤销后，处理器中其它软件可见的寄存器的值都是不确定的，软件在使用前都要将其状态置于确定状态。

TLB 和 Cache 在复位期间是否进行硬件复位由实现决定，若未实现则需要进行软件复位。

7 控制状态寄存器

7.1 控制状态寄存器一览

表 7- 1 控制状态寄存器一览表

地址	名称
0x0	当前模式信息 CRMD
0x1	例外前模式信息 PRMD
0x2	扩展部件使能 EUEN
0x4	例外配置 ECFC
0x5	例外状态 ESTAT
0x6	例外返回地址 ERA
0x7	出错虚地址 BADV
0xc	例外入口地址 EENTRY
0x10	TLB 索引 TLBIDX
0x11	TLB 表项高位 TLBEHI
0x12	TLB 表项低位 0 TLBELO0
0x13	TLB 表项低位 1 TLBELO1
0x18	地址空间标识符 ASID
0x19	低半地址空间全局目录基址 PGDL
0x1A	高半地址空间全局目录基址 PGDH
0x1B	全局目录基址 PGD
0x20	处理器编号 CPUID
0x30~0x33	数据保存 SAVE0~SAVE3
0x40	定时器编号 TID
0x41	定时器配置 TCFC
0x42	定时器值 TVAL
0x44	定时中断清除 TICLR
0x60	LLBit 控制 LLBCTL
0x88	TLB 重填例外入口地址 TLBREENTRY
0x98	高速缓存标签 CTAG
0x180~0x181	直接映射配置窗口 DMW0~DMW1

7.2 控制状态寄存器访问特性说明

7.2.1 读写属性

在本手册后续关于控制状态寄存器域定义说明中会有各个域“读写”属性的定义。该“读写”属性主要从软件访问的视角进行定义，具体分为四种类型：

- ❖ **RW**——软件可读、可写。除在定义中明确指出的会导致处理器执行结果不确定的非法值，软件可以写入任意值。通常情况下，软件对这些域进行先写后读的操作，读出的应该是写入的值。但是，当所访问的域可以被硬件更新时，或者执行读、写操作的两条指令之间有中断发生，则有可能出现读出值与写入值不一致的情况。
- ❖ **R**——软件只读。软件写这些域不会更新其内容，且不产生其它任何副作用。
- ❖ **R0**——软件读取这些域永远返回 0。但是同时软件必须保证，要么通过设置 CSR 写屏蔽位避免更新这些域，要么在更新这些域时必须写入 0 值。这一要求是为了确保软件向后兼容。对于硬件实现来说，标记这种属性的域将禁止软件写入。
- ❖ **W1**——软件写 1 有效。软件对这些域写 0 不会将其清 0，且不产生其它任何副作用。同时，定义为该属性的域的读出值没有任何软件意义，软件应该无视这些读出值。

7.2.2 未定义及未实现的控制状态寄存器的访问效果

当软件使用 CSR 指令访问的 CSR 对象是架构规范中未定义的，或者是架构规范中定义的可实现项但是具体硬件未实现的，此时读动作返回全 0 值，写动作不应改变软件可见的处理器状态。

尽管软件用 CSRWR 或 CSRXCHG 指令写这些未定义或未实现的控制状态寄存器除了将通用寄存器 rd 置为 0 值之外并不会改变其它软件可见的处理器状态，但如果想确保向后兼容，则软件不应主动写这些寄存器。

7.3 控制状态寄存器相关所引发的冲突

控制状态寄存器相关所引发的冲突由硬件负责维护，软件无需添加栅障类指令进行冲突规避。

7.4 基础控制状态寄存器

7.4.1 当前模式信息（CRMD）

该寄存器中的信息用于决定处理器核当前所处的特权等级、全局中断使能和地址翻译模式。

表 7- 2 当前模式信息寄存器定义

位	名字	读写	描述
1:0	PLV	RW	<p>当前特权等级。其合法的取值范围为 0 和 3。其中 0 表示最高特权等级，3 表示最低特权等级。</p> <p>当触发例外时，硬件将该域的值置为 0，以确保陷入后处于最高特权等级。</p> <p>当执行 ERTN 指令从例外处理程序返回时，硬件将 CSR.PRMD 的 PPLV 域的值恢复到这里。</p>
2	IE	RW	<p>当前全局中断使能，高有效。</p> <p>当触发例外时，硬件将该域的值置为 0，以确保陷入后屏蔽中断。例外处理程序决定重新开启中断响应时，需显式地将该位置 1。</p> <p>当执行 ERTN 指令从例外处理程序返回时，硬件将 CSR.PRMD 的 PIE 域的值恢复到这里。</p>
3	DA	RW	<p>直接地址翻译模式的使能，高有效。</p> <p>当触发 TLB 重填例外时，硬件将该域置为 1。</p> <p>当执行 ERTN 指令从例外处理程序返回时，如果 CSR.ESAT.Ecode=0x3F，则硬件将该域置为 0。</p> <p>DA 位和 PG 位的合法组合情况为 0、1 或 1、0，当软件配置成其它组合情况时结果不确定。</p>
4	PG	RW	<p>映射地址翻译模式的使能，高有效。</p> <p>当触发 TLB 重填例外时，硬件将该域置为 0。</p> <p>当执行 ERTN 指令从例外处理程序返回时，如果 CSR.ESAT.Ecode=0x3F，则硬件将该域置为 1。</p> <p>PG 位和 DA 位的合法组合情况为 0、1 或 1、0，当软件配置成其它组合情况时结果不确定。</p>
6:5	DATF	RW	<p>直接地址翻译模式时，取指操作的存储访问类型。</p> <p>当软件将 PG 置为 1 时，推荐同时将 DATF 域置为 0b01，即一致可缓存类型。</p>
8:7	DATM	RW	<p>直接地址翻译模式时，load 和 store 操作的存储访问类型。</p> <p>当软件将 PG 置为 1 时，推荐同时将 DATM 置为 0b01，即一致可缓存类型。</p>
31:9	0	RO	保留域。读返回 0，且软件不允许改变其值。

7.4.2 例外前模式信息（PRMD）

当触发例外时，硬件会将此时处理器核的特权等级和全局中断使能位保存至例外前模式信息寄存器中，用于例外返回时恢复处理器核的现场。

表 7- 3 例外前模式信息寄存器定义

位	名字	读写	描述
1:0	PPLV	RW	当触发例外时，硬件会将 CSR.CRMD 中 PLV 域的旧值记录在这个域。 执行 ERTN 指令从例外处理程序返回时，硬件会将这个域的值恢复到 CSR.CRMD 的 PLV 域。
2	PIE	RW	当触发例外时，硬件会将 CSR.CRMD 中 IE 域的旧值记录在这个域。 执行 ERTN 指令从例外处理程序返回时，硬件会将这个域的值恢复到 CSR.CRMD 的 IE 域。
31:3	0	RO	保留域。读返回 0，且软件不允许改变其值。

7.4.3 扩展部件使能（EUEN）

除基础整数指令集和特权指令集外，基础浮点数指令集有软件可配置的使能控制位。当这些使能控制无效时，执行对应的指令将触发相应的指令不可用例外。软件利用这套机制可以决定保存上下文时的范围。硬件实现也可以利用此处的控制位实现电路功耗控制。

表 7- 4 扩展指令使能寄存器定义

位	名字	读写	描述
0	FPE	RW	基础浮点指令使能控制位。当该位为 0 时，执行 3.2 节所述基础浮点数指令将会触发浮点指令未使能例外（FPD）。
31:1	0	RO	保留域。读返回 0，且软件不允许改变其值。

7.4.4 例外控制（ECFG）

该寄存器用于控制各中断的局部使能位。

表 7- 5 例外配置寄存器定义

位	名字	读写	描述
9:0	LIE[9:0]	RW	局部中断使能位，高有效。这些局部中断使能位与 CSR.ESAT 中 IS[9:0]域记录的 10 个中断源一一对应，每一位控制一个中断源。
10	0	RO	保留域。读返回 0，且软件不允许改变其值。
12:11	LIE[12:11]	RW	局部中断使能位，高有效。这些局部中断使能位与 CSR.ESAT 中 IS[12:11]域记录的 2 个中断源一一对应，每一位控制一个中断源。
31:13	0	RO	保留域。读返回 0，且软件不允许改变其值。

7.4.5 例外状态（ESTAT）

该寄存器记录例外的状态信息，包括所触发例外的一二级编码，以及各中断的状态。

表 7- 6 例外状态寄存器定义

位	名字	读写	描述
1:0	IS[1:0]	RW	<u>两个软件中断的状态位。比特 0 和 1 分别对应 SWI0 和 SWI1。</u> <u>软件中断的设置也是通过这两位完成，软件写 1 置中断写 0 清中断。</u>
9:2	IS[9:2]	R	<u>8 个硬中断（HWI0~HWI7）的中断状态位。高电平有效。</u> <u>在线中断模式下，硬件仅是逐拍采样各个中断源并将其状态记录与此。此时对于所有中断须为电平中断的要求，是由中断源负责保证，并不在此处维护。</u>
10	0	RO	保留域。读返回 0，且软件不允许改变其值。
11	IS[11]	R	<u>定时器中断（TI）的中断状态位。高电平有效。在线中断模式下，硬件仅是逐拍采样各个中断源并将其状态记录与此。此时对于所有中断须为电平中断的要求，是由中断源负责保证，并不在此处维护。</u>
12	IS[12]	R	<u>核间中断（IPI）的中断状态位。高电平有效。在线中断模式下，硬件仅是逐拍采样各个中断源并将其状态记录与此。此时对于所有中断须为电平中断的要求，是由中断源负责保证，并不在此处维护。</u>
15:13	0	RO	保留域。读返回 0，且软件不允许改变其值。
21:16	Ecode	R	<u>例外类型一级编码。触发例外时，硬件会根据例外类型将表 7- 7 中 Ecode 栏定义的数值写入该域。</u>
30:22	EsubCode	R	<u>例外类型二级编码。触发例外时，硬件会根据例外类型将表 7- 7 中 EsubCode 栏定义的数值写入该域。</u>
31	0	RO	保留域。读返回 0，且软件不允许改变其值。

表 7- 7 例外编码表

Ecode	EsubCode	例外代号	例外类型
0x0	0	INT	中断。
0x1	0	PIL	load 操作页无效例外
0x2	0	PIS	store 操作页无效例外
0x3	0	PIF	取指操作页无效例外
0x4	0	PME	页修改例外
0x7	0	PPI	页特权等级不合规例外
0x8	0	ADEF	取指地址错例外
	1	ADEM	访存指令地址错例外
0x9	0	ALE	地址非对齐例外
0xB	0	SYS	<u>系统调用例外</u>

Ecode	EsubCode	例外代号	例外类型
0xC	0	BRK	断点例外
0xD	0	INE	指令不存在例外
0xE	0	IPE	指令特权等级错例外
0xF	0	FPD	浮点指令未使能例外
0x12	0	FPE	基础浮点指令例外
0x1A-0x3E			保留编码
0x3F	0	TLBR	TLB 重填例外

7.4.6 例外返回地址（ERA）

当触发例外时，触发例外的指令的 PC 将被记录在该寄存器中。

表 7- 8 例外返回地址寄存器定义

位	名字	读写	描述
31:0	PC	RW	触发例外时，硬件会将触发例外的指令的 PC 记录到这里。

7.4.7 出错虚地址（BADV）

该寄存器用于触发地址错误相关例外时，记录出错的虚地址。此类例外包括：

- ❖ TLB 重填例外
- ❖ 取指地址错例外（ADEF），此时记录的是该指令的 PC
- ❖ 地址对齐错例外（ALE）
- ❖ load 操作页无效例外（PIL）
- ❖ store 操作页无效例外（PIS）
- ❖ 取指操作页无效例外（PIF）
- ❖ 页修改例外（PME）
- ❖ 页特权等级不合规例外（PPI）

表 7- 9 出错虚地址寄存器定义

位	名字	读写	描述
31:0	VAddr	RW	当触发 TLB 重填例外和地址错误相关例外时，硬件将出错的虚地址记录于此。

7.4.8 例外入口地址 (EENTRY)

该寄存器用于配置除 TLB 重填例外之外的例外和中断的入口地址。

表 7- 10 例外入口地址寄存器定义

位	名字	读写	描述
5:0	0	R	只读恒为 0，写被忽略。
31:6	VA	RW	例外和中断入口地址的[31:6]位。这意味着例外和中断入口地址的低 6 位必须为 0。

7.4.9 处理器编号 (CPUID)

该寄存器中存有处理器核编号信息。

表 7- 11 处理器编号寄存器定义

位	名字	读写	描述
8:0	CoreID	R	处理器核的编号。该信息用于软件在多核系统中区分各个处理器核。系统集成时，每个处理器核的处理器核号信息由硬件根据具体实现情况予以设置。建议系统中处理器核号从 0 开始递增编号。
31:9	0	R0	保留域。读返回 0，且软件不允许改变其值。

7.4.10 数据保存 (SAVE0~3)

数据保存控制状态寄存器用于给系统软件暂存数据。每个数据保存寄存器可以存放一个通用寄存器的数据。

所有数据保存控制状态寄存器的格式均相同，如表 7- 12 所示。

表 7- 12 数据保存寄存器定义

位	名字	读写	描述
31:0	Data	RW	仅供软件读写的数据。除执行 CSR 指令外，硬件不会修改该域的内容。

7.4.11 LLBit 控制 (LLBCTL)

该寄存器用于对 LLBit 进行的访问控制操作。

表 7- 13 LLBit 寄存器定义

位	名字	读写	描述
0	ROLLB	R	只读位，返回当前 LLBit 的值。
1	WCLLB	W1	软件对该位写 1 将 LLBit 清 0。软件对该位写 0 将被硬件忽略。
2	KLO	RW	用于控制 ERTN 指令执行时对 LLBit 的操作。 当该位等于 1 的时候，执行 ERTN 指令的时候不将 LLBit 清 0，但是该位会被硬件自动清 0。意味着，每次 KLO 置 1 后只能影响一次 ERTN 指令的执行。

位	名字	读写	描述
31:3	0	R0	保留域。读返回 0，且软件不允许改变其值。

7.5 映射地址翻译相关控制状态寄存器

7.5.1 TLB 索引 (TLBIDX)

该寄存器包含 TLB 指令操作 TLB 时相关的索引值等信息。表 7- 14 中 Index 域的位宽与实现相关，不过本架构所允许的 Index 位宽不超过 16 比特。

该寄存器还包含 TLB 指令操作时与 TLB 表项中 PS、E 域相关的信息。

表 7- 14 TLB 索引寄存器定义

位	名字	读写	描述
n-1:0	Index	RW	执行 TLBRD 和 TLBWR 指令时，访问 TLB 表项的索引值来自于此。 执行 TLBSRCH 指令时，如果命中，则命中项的索引值记录到这里。 有关索引值与 TLB 表项间的对应关系，请参看 4.2.3.1 节中的相关内容。
15:n	0	R	只读恒为 0，写被忽略。
23:16	0	R0	保留域。读返回 0，且软件不允许改变其值。
29:24	PS	RW	执行 TLBRD 指令时，所读取 TLB 表项的 PS 域的值记录到这里。 执行 TLBWR 和 TLBFILL 指令，写入的 TLB 表项的 PS 域的值来自于此。
30	0	R0	保留域。读返回 0，且软件不允许改变其值。
31	NE	RW	该位为 1 表示该 TLB 表项为空（无效 TLB 表项），为 0 表示该 TLB 表项非空（有效 TLB 表项）。 执行 TLBSRCH 时，如果有命中项该位记为 0，否则该位记为 1。 执行 TLBRD 时，所读取 TLB 表项的 E 位信息取反后记录到这里。 执行 TLBWR 时，将该位的值取反后写入到被写 TLB 项的 E 位。 执行 TLBWR 或 TLBFILL 指令时，若 CSR.ESAT.Ecode!=0x3F，将该位的值取反后写入到被写 TLB 项的 E 位；若此时 CSR.ESAT.Ecode=0x3F，那么被写入的 TLB 项的 E 位总是置为 1，与该位的值无关。

7.5.2 TLB 表项高位 (TLBEHI)

该寄存器包含 TLB 指令操作时与 TLB 表项高位部分虚页号相关的信息。因 TLB 表项高位所含的 VPPN 域的位宽与实现所支持的有效虚地址范围相关，故有关寄存器域的定义分开表述。

表 7- 15 TLB 页表高位寄存器定义

位	名字	读写	描述
12:0	0	R	只读恒为 0，写被忽略。

位	名字	读写	描述
31:13	VPPN	RW	<p>执行 TLBRD 指令时，所读取 TLB 表项的 VPPN 域的值记录到这里。</p> <p>执行 TLBSRCH 指令时查询 TLB 所用 VPPN 值，以及执行 TLBWR 和 TLBFILL 指令时写入 TLB 表项的 VPPN 域的值来自于此。</p> <p>当触发 TLB 重填例外、load 操作页无效例外、store 操作页无效例外、取指操作页无效例外、页写允许例外和页特权等级不合规例外时，触发例外的虚地址的[31:13]位被记录到这里。</p>

7.5.3 TLB 表项低位 (TLBELO0, TLBELO1)

TLBELO0 和 TLBELO1 两个寄存器包含了 TLB 指令操作时 TLB 表项低位部分物理页号等相关的信息。因龙芯架构 32 位精简版下 TLB 采用双页结构，所以 TLB 表项的低位信息对应奇偶两个物理页表项，其中偶数页信息在 TLBELO0 中，奇数页信息在 TLBELO1 中。TLBELO0 和 TLBELO1 寄存器的格式定义完全相同，其各个域的定义在表 7- 16 中。

执行 TLBWR 和 TLBFILL 指令，写入 TLB 表项的 G、PPN0、V0、PLV0、MAT0、D0、PPN1、V1、PLV1、MAT1、D1 域的值分别来自于 TLBELO0 和 TLBELO1。

执行 TLBRD 指令时，从 TLB 表项中读出的上述信息逐个写入到 TLBELO0 和 TLBELO1 两寄存器中的对应域中。

表 7- 16 TLB 表项低位寄存器定义

位	名字	读写	描述
0	V	RW	页表项的有效位 (V)。
1	D	RW	页表项的脏位 (D)。
3:2	PLV	RW	页表项的特权等级 (PLV)。
5:4	MAT	RW	页表项的存储访问类型 (MAT)。
6	G	RW	<p>页表项的全局标志位 (G)。</p> <p>执行 TLBFILL 和 TLBWR 指令时，仅当 TLBELO0 和 TLBELO1 中的 G 位均为 1 时，填入到 TLB 中的页表项的 G 位才为 1。</p> <p>执行 TLBRD 指令时，当所读取的 TLB 表项的 G 位为 1，则 TLBELO0 和 TLBELO1 中的 G 位被同时置为 1。</p>
7	0	R	只读恒为 0，写被忽略。
PALEN-5:8	PPN	RW	页表的物理页号 (PPN)。
31:PALEN-4	0	R	只读恒为 0，写被忽略。当 PALEN=36 时，这个域不存在。

7.5.4 地址空间标识符 (ASID)

该寄存器中包含了用于访存操作和 TLB 指令的地址空间标识符 (ASID) 信息。ASID 的位宽随着架构规范的演进可能进一步增加, 为方便软件明确 ASID 的位宽, 将直接给出这一信息。

表 7- 17 地址空间标识符寄存器定义

位	名字	读写	描述
9:0	ASID	RW	当前执行的程序所对应的地址空间标识符。 在取指、执行 load/store 指令时, 作为查询 TLB 的 ASID 键值信息。 执行 TLBSRCH 指令时, 作为查询 TLB 的 ASID 键值信息。 执行 TLBWR 或 TLBFILL 指令时, 写入 TLB 表项 ASID 域的值来自于此。 执行 TLBRD 指令时, 所读取的 TLB 表项的 ASID 域的内容记录到这里。
15:10	0	R	只读恒为 0, 写被忽略。
23:16	ASIDBITS	R	ASID 域的位宽。其直接等于这个域的数值。
31:24	0	RO	保留域。读返回 0, 且软件不允许改变其值。

7.5.5 低半地址空间全局目录基址 (PGDL)

该寄存器用于配置低半地址空间的全局目录的基址。要求全局目录的基址一定是 4KB 边界地址对齐的, 所以该寄存器的最低 12 位软件不可配置, 只读恒为 0。

表 7- 18 低半地址空间全局目录基址寄存器定义

位	名字	读写	描述
11:0	0	R	只读恒为 0, 写被忽略。
31:12	Base	RW	低半地址空间的全局目录的基址。 所谓低半地址空间是指虚地址的第[VALEN-1]位等于 0。

7.5.6 高半地址空间全局目录基址 (PGDH)

该寄存器用于配置高半地址空间的全局目录的基址。要求全局目录的基址一定是 4KB 边界地址对齐的, 所以该寄存器的最低 12 位软件不可配置, 只读恒为 0。

表 7- 19 高半地址空间全局目录基址寄存器定义

位	名字	读写	描述
11:0	0	R	只读恒为 0, 写被忽略。
31:12	Base	RW	高半地址空间的全局目录的基址。 所谓高半地址空间是指虚地址的第[VALEN-1]位等于 1。

7.5.7 全局目录基址（PGD）

该寄存器是一个只读寄存器，其内容是当前上下文中出错虚地址所对应的全局目录基址信息。该寄存器的只读信息，用于 CSR 类指令的读返回值。

表 7- 20 全局目录基址寄存器定义

位	名字	读写	描述
11:0	0	R	只读恒为 0，写被忽略。
31:12	Base	R	如果 CSR.BADV 的最高位是 0，读返回值等于 CSR.PGDL 的 Base 域；否则，读返回值等于 CSR.PGDH 的 Base 域。

7.5.8 TLB 重填例外入口地址（TLBREENTRY）

该寄存器用于配置 TLB 重填例外的入口地址。由于触发 TLB 重填例外之后，处理器核将进入直接地址翻译模式，所以此处所填入口地址应当是物理地址。

表 7- 21 TLB 重填例外入口地址寄存器定义

位	名字	读写	描述
5:0	0	R	TLB 重填例外入口地址[5:0]位。只读恒为 0，写被忽略。
31:6	PA	RW	TLB 重填例外入口地址[31:6]位。此处填入的地址应为物理地址。

7.5.9 直接映射配置窗口（DMW0~DMW1）

这一组寄存器参与完成直接映射地址翻译模式。有关该地址翻译模式的内容请参看 5.2.1 节。

表 7- 22 直接映射配置窗口寄存器定义

位	名字	读写	描述
0	PLV0	RW	为 1 表示在特权等级 PLV0 下可以使用该窗口的配置进行直接映射地址翻译。
2:1	0	R0	保留域。读返回 0，且软件不允许改变其值。
3	PLV3	RW	为 1 表示在特权等级 PLV3 下可以使用该窗口的配置进行直接映射地址翻译。
5:4	MAT	RW	虚地址落在该映射窗口下访存操作的存储访问类型。
24:6	0	R0	保留域。读返回 0，且软件不允许改变其值。
27:25	PSEG	RW	直接映射窗口的物理地址的[31:29]位。
28	0	R0	保留域。读返回 0，且软件不允许改变其值。
31:29	VSEG	RW	直接映射窗口的虚地址的[31:29]位。

7.6 定时器相关控制状态寄存器

7.6.1 定时器编号 (TID)

处理器中每个定时器都有一个唯一可识别的编号，由软件配置在该寄存器中。每个定时器也同时唯一对应着一个计时器，当软件使用 RDCNTID 指令读取计时器 ID 号时，返回的就是与之对应的定时器编号。

表 7- 23 定时器编号寄存器定义

位	名字	读写	描述
31:0	TID	RW	定时器编号。软件可配置。处理器核复位期间，硬件可以将其复位成与 CSR.CPUID 中 CoreID 相同的值。

7.6.2 定时器配置 (TCFG)

该寄存器是软件配置定时器的接口。定时器的有效位数由实现决定，因此该寄存器中 TimeVal 域的位宽也将随之变化。

表 7- 24 定时器配置寄存器定义

位	名字	读写	描述
0	En	RW	定时器使能位。仅当该位为 1 时，定时器才会进行倒计时自减，并在减为 0 值时置起定时中断信号。
1	Periodic	RW	定时器循环模式控制位。若该位为 1，定时器在倒计时自减至 0 时，在置起定时中断信号的同时，还会自动定时器重新装载成 TimeVal 域中配置的初始值，然后再下一个时钟周期继续自减。若该位为 0，定时器在倒计时自减至 0 时，将停止计数直至软件再次配置该定时器。
n-1:2	InitVal	RW	定时器倒计时自减计数的初始值。要求该初始值必须是 4 的整倍数。硬件将自动在该域数值的最低位补上两比特 0 后再使用。
31:n	0	R	只读恒为 0，写被忽略。

7.6.3 定时器数值 (TVAL)

软件可通过读取该寄存器来获知定时器当前的计数值。定时器的有效位数由实现决定，因此该寄存器中 TimeVal 域的位宽也将随之变化。

表 7- 25 定时器剩余寄存器定义

位	名字	读写	描述
n-1:0	TimeVal	R	当前定时器的计数值。
31:n	0	R	只读恒为 0，写被忽略。

7.6.4 定时中断清除（TICLR）

软件通过对该寄存器位 0 写 1 来清除定时器置起的定时中断信号。

表 7- 26 定时中断清除寄存器定义

位	名字	读写	描述
0	CLR	W1	当对该 bit 写值 1 时，将清除时钟中断标记。该寄存器读出结果总为 0。
31:1	0	R0	保留域。读返回 0，且软件不允许改变其值。

8 附录 A 功能定义伪码描述

8.1 伪码中操作符释义

本节列举了伪码中涉及的语句关键字和各类操作符的含义，以及操作符优先级关系。

另外，在伪码中数值的常见不同进制表示方法约定如下：

- ❖ 没有前缀或采用 “d” 或 “##d” 前缀表示十进制数，其中 “##d” 的前缀表示这个十进制数的位宽为 ## 比特；
- ❖ 采用 “b” 或 “##b” 前缀表示二进制数，其中 “##b” 的前缀表示这个二进制数的位宽为 ## 比特；
- ❖ 采用 “h” 或 “##h” 前缀表示十六进制数，其中 “##h” 的前缀表示这个十六进制数的位宽为 ## 比特，十六进制的数值中 A~F 使用大写字母。

表 8- 1 语句关键字释义

操作符	含义
返回类型 函数名 (变量, ...): 函数主体 return 返回值	函数定义
if 判断条件 1: 执行语句 1 elif 判断条件 2: 执行语句 2 else: 执行语句 3	条件语句
case 判断变量 of: 值 1: 执行语句 1 值 2: 执行语句 2 default: 缺省执行语句	case 条件语句
判断条件 ? TRUE 执行语句 : FALSE 执行语句	条件判断语句
for 循环变量 in 序列 : 执行语句	for 循环语句
range(N)	0 到 N-1，步长为 1 的整数序列
range(开始值, 结束值, 步长值)	从开始值（含）到结束值（不含），指定步长值的序列
break	中止当前循环
signed(...)	有符号整数
unsigned(...)	无符号整数
fp16(...)	半精度浮点数
fp32(...)	单精度浮点数
fp64(...)	双精度浮点数

操作符	含义
boolean	布尔类型
bit	比特类型
integer	整数类型
bits(<u>N</u>)	N 比特类型
ZeroExtend(<u>变量</u> , <u>N</u>)	变量零扩展至 N 位
SignExtend(<u>变量</u> , <u>N</u>)	变量符号扩展至 N 位
isSNaN(<u>变量</u>)	变量是 signaling NaN 数则为 TRUE，否则为 FALSE
isQNaN(<u>变量</u>)	变量是 quiet NaN 数则为 TRUE，否则为 FALSE
SignalException(<u>例外</u>)	触发例外
#	单行注释
=	赋值

表 8- 2 位串操作符释义

操作符	含义
[<u>M</u> : <u>N</u>]	位串的 N 到 M 位
{ <u>N</u> (<u>M</u>)}	位串 M 复制 N 次拼接
{ <u>N</u> , <u>M</u> , ...}	位串 N, M, ...依次拼接

表 8- 3 算术运算符释义

操作符	含义
+	加
-	减
*	乘
/	除
%	取模
**	幂

表 8- 4 比较运算符释义

操作符	含义
==	等于
!=	不等于
>	大于
<	小于
>=	大于等于
<=	小于等于

表 8- 5 位运算符释义

操作符	含义
&	按位与
	按位或
^	按位异或
~	按位取反
<<	逻辑左移
>>	逻辑右移
>>>	算术右移

表 8- 6 逻辑运算符释义

操作符	含义
and	逻辑与
or	逻辑或
not	逻辑非

伪码中运算符优先级由高到低列举如表 8- 7 所示：

表 8- 7 运算符优先级

运算符	含义
**	幂
~	按位取反
*, /, %	乘，除，取模
+, -	加，减
<<, >>, >>>	逻辑左移，逻辑右移，算术右移
&	按位与
^,	按位异或，按位或
>, <, >=, <=	大于，小于，大于等于，小于等于
==, !=	等于，不等于
not	逻辑非
and, or	逻辑与，逻辑或

8.2 功能函数的伪码描述

本手册指令描述中涉及的伪代码定义如下。

8.2.1 逻辑左移

```
bits(N) SLL(bits(N) x, integer sa):
    if sa==0 :
        result = x
    else :
        result = {x[N-sa-1:0], {sa{1'b0}}}
    return result
```

8.2.2 逻辑右移

```
bits(N) SRL(bits(N) x, integer sa):
    if sa==0 :
        result = x
    else :
        result = {{sa{1'b0}}, x[N-1:sa]}
    return result
```

8.2.3 算术右移

```
bits(N) SRA(bits(N) x, integer sa):
    if sa==0 :
        result = x
    else :
        result = {{sa{x[N-1]}}, x[N-1:sa]}
    return result
```

8.2.4 单精度浮点数转有符号字整数

```
{bits(32) } FP32convertToSint32(bits(32) x, bits(2) rm):
    case {rm} of:
        {2'd0}: return Sint32_convertToIntegerExactTiesToEven(x)
        {2'd1}: return Sint32_convertToIntegerExactTowardZero(x)
        {2'd2}: return Sint32_convertToIntegerExactTowardPositive(x)
        {2'd3}: return Sint32_convertToIntegerExactTowardNegative(x)
```

8.2.5 双精度浮点数转有符号字整数

```
{bits(64) } FP64convertToSint32(bits(64) x, bits(2) rm):  
    case {rm} of:  
        {2'd0}: return Sint64_convertToIntegerExactTiesToEven(x)  
        {2'd1}: return Sint64_convertToIntegerExactTowardZero(x)  
        {2'd2}: return Sint64_convertToIntegerExactTowardPositive(x)  
        {2'd3}: return Sint64_convertToIntegerExactTowardNegative(x)
```

8.2.6 单精度浮点数取整

```
{bits(32) } FP32_roundToInteger(bits(N) x, bits(2) rm):  
    return FP32_roundToIntegralExact(x)
```

8.2.7 双精度浮点数取整

```
{bits(64) } FP64_roundToInteger(bits(N) x, bits(2) rm):  
    return FP64_roundToIntegralExact(x)
```


9 附录 B 指令码一览

		3	3	2	2	2	2	2	2	2	2	2	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0		
		1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0	9	8	7	6	5	4	3	2	1	0
RDCNTID.W	rj	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0		rj		0	0	0	0	0			
RDCNTVL.W	rd	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0	0	0		rd			
RDCNTVH.W	rd	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	1	0	0	0	0	0		rd			
ADD.W	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0		rk				rj					rd				
SUB.W	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	1	0		rk				rj					rd				
SLT	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1	0	0		rk				rj					rd				
SLTU	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	0	1	0	1		rk				rj					rd				
NOR	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	0	0		rk				rj					rd				
AND	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	0	1		rk				rj					rd				
OR	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	1	0		rk				rj					rd				
XOR	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	1	1		rk				rj					rd				
SLL.W	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1	1	0		rk				rj					rd				
SRL.W	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1	1	1		rk				rj					rd				
SRA.W	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0		rk				rj					rd				
MUL.W	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	1	1	0	0	0		rk				rj					rd				
MULH.W	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	1	1	0	0	1		rk				rj					rd				
MULH.WU	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	1	1	0	1	0		rk				rj					rd				
DIV.W	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0		rk				rj					rd				
MOD.W	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	1		rk				rj				rd				
DIV.WU	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	0		rk				rj				rd				
MOD.WU	rd, rj, rk	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	1		rk				rj				rd				
BREAK	code	0	0	0	0	0	0	0	0	0	0	1	0	1	0	1	0	0	code														
SYSCALL	code	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0	1	1	0	code													
SLLI.W	rd, rj, ui5	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	1		ui5		rj				rd				
SRLI.W	rd, rj, ui5	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1	0	0	1		0	0	1		ui5		rj			rd		
SRAI.W	rd, rj, ui5	0	0	0	0	0	0	0	0	0	0	1	0	0	1	0		0	0	1		0	0	1		ui5		rj			rd		
FADD.S	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	1					fk		fj			fd				
FADD.D	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	1	0					fk		fj			fd				
FSUB.S	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1	0	1					fk		fj			fd				
FSUB.D	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	0	0	1	1	0					fk		fj			fd					
FMUL.S	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	0	1					fk		fj			fd					
FMUL.D	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	0	1	0	1	0					fk		fj			fd					
FDIV.S	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	0	1	1	0	1					fk		fj			fd					
FDIV.D	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	0	1	1	1	0					fk		fj			fd					
FMAX.S	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	1	0	0	0	1					fk		fj			fd					
FMAX.D	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	1	0	0	1	0					fk		fj			fd					
FMIN.S	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	1	0	1	0	1					fk		fj			fd					

		31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FMIN.D	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	1	0	1	1	0	fk				fj				fd						
FMAXA.S	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	1	1	0	0	1	fk				fj				fd						
FMAXA.D	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	1	1	0	1	0	fk				fj				fd						
FMINA.S	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	1	1	1	0	1	fk				fj				fd						
FMINA.D	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	0	1	1	1	1	0	fk				fj				fd						
FCOPYSIGN.S	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	1	0	0	1	0	1	fk				fj				fd						
FCOPYSIGN.D	fd, fj, fk	0	0	0	0	0	0	0	1	0	0	0	1	0	0	1	1	0	fk				fj				fd						
FABS.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	0	0	0	0	0	1	fj				fd				
FABS.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	0	0	0	0	1	0	fj				fd				
FNEG.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	0	0	0	1	0	1	fj				fd				
FNEG.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	0	0	0	1	1	0	fj				fd				
FCLASS.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	0	1	1	0	1	fj				fd					
FCLASS.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	0	1	1	1	0	fj				fd					
FSQRT.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	1	0	0	0	1	fj				fd					
FSQRT.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	1	0	0	1	0	fj				fd					
FRECIP.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	1	0	1	0	1	fj				fd					
FRECIP.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	1	0	1	1	0	fj				fd					
FRSQRT.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	1	1	0	0	1	fj				fd					
FRSQRT.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	0	1	1	0	1	0	fj				fd					
FMOV.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	0	0	1	0	1	fj				fd					
FMOV.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	0	0	1	1	0	fj				fd					
MOVGR2FR.W	fd, rj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	0	1	0	0	1	rj				fd					
MOVGR2FRH.W	fd, rj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	0	1	0	1	1	rj				fd					
MOVFR2GR.S	rd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	0	1	1	0	1	fj				rd					
MOVFRH2GR.S	rd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	0	1	1	1	1	fj				rd					
MOVGR2FCSR	fcsr, rj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	1	0	0	0	0	rj				fcsr					
MOVFCSR2GR	rd, fcsr	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	1	0	0	1	0	fcsr				rd					
MOVFR2CF	cd, fj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	1	0	1	0	0	fj				0	0	cd			
MOVCF2FR	fd, cj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	1	0	1	0	1	0	0	0	0	0	0	cj		fd	
MOVGR2CF	cd, rj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	1	0	1	1	0	rj				0	0	cd			
MOVCF2GR	rd, cj	0	0	0	0	0	0	0	1	0	0	0	1	0	1	0	0	1	1	0	1	1	1	0	0	0	0	0	0	cj		rd	
FCVT.S.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	1	0	0	1	0	0	0	1	1	0	fj				fd					
FCVT.D.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	1	0	0	1	0	0	1	0	0	1	fj				fd					
FTINTRM.W.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	1	0	1	0	0	0	0	0	0	1	fj				fd					
FTINTRM.W.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	1	0	1	0	0	0	0	0	1	0	fj				fd					
FTINTRP.W.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	1	0	1	0	0	1	0	0	0	1	fj				fd					
FTINTRP.W.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	1	0	1	0	0	1	0	0	1	0	fj				fd					
FTINTRZ.W.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	1	0	1	0	1	0	0	0	0	1	fj				fd					
FTINTRZ.W.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	1	0	1	0	1	0	0	0	1	0	fj				fd					
FTINTRNE.W.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	1	0	1	0	1	1	0	0	0	1	fj				fd					
FTINTRNE.W.D	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	1	0	1	0	1	1	0	0	1	0	fj				fd					
FTINT.W.S	fd, fj	0	0	0	0	0	0	0	1	0	0	0	1	1	0	1	1	0	0	0	0	0	1	fj				fd					

		31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
FTINT.W.D	fd, fj	0	0	0	0	0	0	0	0	1	0	0	0	1	1	0	1	1	0	0	0	0	1	0		fj		fd					
FFINT.S.W	fd, fj	0	0	0	0	0	0	0	0	1	0	0	0	1	1	1	0	1	0	0	0	1	0	0		fj		fd					
FFINT.D.W	fd, fj	0	0	0	0	0	0	0	0	1	0	0	0	1	1	1	0	1	0	0	1	0	0	0		fj		fd					
SLTI	rd, rj, si12	0	0	0	0	0	0	1	0	0	0	si12											rj	rd									
SLTUI	rd, rj, si12	0	0	0	0	0	0	1	0	0	1	si12											rj	rd									
ADDI.W	rd, rj, si12	0	0	0	0	0	0	1	0	1	0	si12											rj	rd									
ANDI	rd, rj, ui12	0	0	0	0	0	0	1	1	0	1	ui12											rj	rd									
ORI	rd, rj, ui12	0	0	0	0	0	0	1	1	1	0	ui12											rj	rd									
XORI	rd, rj, ui12	0	0	0	0	0	0	1	1	1	1	ui12											rj	rd									
CSR RD	rd, csr	0	0	0	0	0	1	0	0	csr													0	0	0	0	0	rd					
CSRWR	rd, csr	0	0	0	0	0	1	0	0	csr													0	0	0	0	1	rd					
CSRXCHG	rd, rj, csr	0	0	0	0	0	1	0	0	csr													rj!=0,1	rd									
CACOP	code, rj, si12	0	0	0	0	0	1	1	0	0	0	si12											rj	code									
TLBSRCH		0	0	0	0	0	1	1	0	0	1	0	0	1	0	0	0	0	0	1	0	1	0		0	0	0	0	0	0	0	0	0
TLBRD		0	0	0	0	0	1	1	0	0	1	0	0	1	0	0	0	0	0	0	1	0	1	1		0	0	0	0	0	0	0	0
TLBWR		0	0	0	0	0	1	1	0	0	1	0	0	1	0	0	0	0	0	0	1	1	0	0		0	0	0	0	0	0	0	0
TLBFILL		0	0	0	0	0	1	1	0	0	1	0	0	1	0	0	0	0	0	0	1	1	0	1		0	0	0	0	0	0	0	0
ERTN		0	0	0	0	0	1	1	0	0	1	0	0	1	0	0	0	0	0	0	1	1	1	0		0	0	0	0	0	0	0	0
IDLE	level	0	0	0	0	0	1	1	0	0	1	0	0	1	0	0	0	1	level														
INVTLB	op, rj, rk	0	0	0	0	0	1	1	0	0	1	0	0	1	0	0	1	1	rk	rj	op												
FMADD.S	fd, fj, fk, fa	0	0	0	0	1	0	0	0	0	0	0	1	fa	fk	fj	fd																
FMADD.D	fd, fj, fk, fa	0	0	0	0	1	0	0	0	0	0	1	0	fa	fk	fj	fd																
FMSUB.S	fd, fj, fk, fa	0	0	0	0	1	0	0	0	0	0	1	0	1	fa	fk	fj	fd															
FMSUB.D	fd, fj, fk, fa	0	0	0	0	1	0	0	0	0	0	1	1	0	fa	fk	fj	fd															
FNMADD.S	fd, fj, fk, fa	0	0	0	0	1	0	0	0	1	0	0	1	fa	fk	fj	fd																
FNMADD.D	fd, fj, fk, fa	0	0	0	0	1	0	0	0	1	0	1	0	fa	fk	fj	fd																
FNMSUB.S	fd, fj, fk, fa	0	0	0	0	1	0	0	0	1	1	0	1	fa	fk	fj	fd																
FNMSUB.D	fd, fj, fk, fa	0	0	0	0	1	0	0	0	1	1	1	0	fa	fk	fj	fd																
FCMP.cond.S	cd, fj, fk	0	0	0	0	1	1	0	0	0	0	0	1	cond	fk	fj	0	0	cd														
FCMP.cond.D	cd, fj, fk	0	0	0	0	1	1	0	0	0	0	1	0	cond	fk	fj	0	0	cd														
FSEL	fd, fj, fk, ca	0	0	0	0	1	1	0	1	0	0	0	0	0	0	ca	fk	fj	fd														
LU12I.W	rd, si20	0	0	0	1	0	1	0	si20													rd											
PCADDU12I	rd, si20	0	0	0	1	1	1	0	si20													rd											
LL.W	rd, rj, si14	0	0	1	0	0	0	0	0	si14													rj	rd									
SC.W	rd, rj, si14	0	0	1	0	0	0	0	1	si14													rj	rd									
LD.B	rd, rj, si12	0	0	1	0	1	0	0	0	0	0	si12											rj	rd									
LD.H	rd, rj, si12	0	0	1	0	1	0	0	0	0	1	si12											rj	rd									
LD.W	rd, rj, si12	0	0	1	0	1	0	0	0	1	0	si12											rj	rd									
ST.B	rd, rj, si12	0	0	1	0	1	0	0	1	0	0	si12											rj	rd									
ST.H	rd, rj, si12	0	0	1	0	1	0	0	1	0	1	si12											rj	rd									
ST.W	rd, rj, si12	0	0	1	0	1	0	0	1	1	0	si12											rj	rd									
LD.BU	rd, rj, si12	0	0	1	0	1	0	1	0	0	0	si12											rj	rd									

		3 1	3 0	2 9	2 8	2 7	2 6	2 5	2 4	2 3	2 2	2 1	1 0	1 9	1 8	1 7	1 6	1 5	1 4	1 3	1 2	1 1	1 0	0 9	0 8	0 7	0 6	0 5	0 4	0 3	0 2	0 1	0 0
LD.HU	rd, rj, si12	0	0	1	0	1	0	1	0	0	0	1	si12										rj		rd								
PRELD	hint, rj, si12	0	0	1	0	1	0	1	0	1	0	1	si12										rj		hint								
FLD.S	fd, rj, si12	0	0	1	0	1	0	1	0	1	1	0	0	si12										rj		fd							
FST.S	fd, rj, si12	0	0	1	0	1	0	1	0	1	1	0	1	si12										rj		fd							
FLD.D	fd, rj, si12	0	0	1	0	1	0	1	0	1	1	1	0	si12										rj		fd							
FST.D	fd, rj, si12	0	0	1	0	1	0	1	0	1	1	1	1	si12										rj		fd							
DBAR	hint	0	0	1	1	1	0	0	0	0	1	1	1	0	0	1	0	0	hint														
IBAR	hint	0	0	1	1	1	0	0	0	0	1	1	1	0	0	1	0	1	hint														
BCEQZ	cj, offs	0	1	0	0	1	0	offs[15:0]										0	0	cj		offs[20:16]											
BCNEZ	cj, offs	0	1	0	0	1	0	offs[15:0]										0	1	cj		offs[20:16]											
JIRL	rd, rj, offs	0	1	0	0	1	1	offs[15:0]										rj		rd													
B	offs	0	1	0	1	0	0	offs[15:0]										offs[25:16]															
BL	offs	0	1	0	1	0	1	offs[15:0]										offs[25:16]															
BEQ	rj, rd, offs	0	1	0	1	1	0	offs[15:0]										rj		rd													
BNE	rj, rd, offs	0	1	0	1	1	1	offs[15:0]										rj		rd													
BLT	rj, rd, offs	0	1	1	0	0	0	offs[15:0]										rj		rd													
BGE	rj, rd, offs	0	1	1	0	0	1	offs[15:0]										rj		rd													
BLTU	rj, rd, offs	0	1	1	0	1	0	offs[15:0]										rj		rd													
BGEU	rj, rd, offs	0	1	1	0	1	1	offs[15:0]										rj		rd													