黄博文

131-5106-7978 | bwhuang19@fudan.edu.cn | 上海 22岁 | 男 | 籍贯: 江苏 | 汉族 | 共青团员



教育经历

复旦大学 2019年9月 - 2021年6月 上海,中国

集成电路工程 硕士 微电子学院

• GPA: 3.775 / 4.0 (学位课绩点 3.929 / 4.0)

导师:范益波教授

相关课程:先进数字集成电路设计,数字信号处理VLSI设计,视频图像处理与芯片设计

南京大学 2015年9月 - 2019年6月

物理学 本科 物理学院

南京,中国

• GPA: 3.73 / 4.0 (前20%)

• 相关课程:模拟集成电路,数字电路,信号与系统,机器学习导论

2017年8月 - 2017年12月 加州大学伯克利分校 物理学 交换学期 文理学院 伯克利,美国

• GPA: 3.7 / 4.0

研究经历

MCNet:应用算法展开的视频压缩感知重建深度神经网络

2020年2月 - 至今

大阪大学,复旦大学指导教师:周金佳教授,范益波教授

大阪,日本(远程)

- 研读了压缩感知(Compressive Sensing)领域的相关文献,了解了凸优化和稀疏编码相关的理论知识,初步确定项目的研究 方向。
- 使用Pytorch框架,基于迭代优化算法应用算法展开,搭建了视频压缩感知重建深度神经网络模型MCNet,结合了运动补偿 (Motion Compensation) 过程。
- 在多个测试条件下对该模型进行实验,使用Python和Matlab复现其他压缩感知重建算法,与MCNet进行重建性能对比。相关 设计及实验结果总结正在撰写中。

高性能H.264编解码芯片设计

2019年12月 - 至今

复旦大学 指导教师: 范益波教授

上海,中国

- 本项目为与企业合作设计的商用高性能H.264视频编解码芯片。
- 根据H.264视频编解码标准,参与设计了参考像素预测(PRD),模式选择(MD)等多个模块的硬件设计方案。与合作公司工程师对 接,使用Verilog语言实现设计方案并使用ncverilog软件进行仿真验证。
- 使用SystemVerilog语言编写总线功能模型(BFM),主要功能包括valid/ready随机握手响应,产生测试向量激励,以及对硬件 设计输出数据进行比较检查。该框架为项目的硬件设计验证提供通用环境支持。
- 使用SystemVerilog语言编写参考软件模型,对复杂硬件模块进行算法层次的验证,并对硬件设计输出数据进行比较检查。

GF(2m)域上 Digit-Serial 脉动阵列结构乘法器设计

2019年11月 - 2020年12月

复旦大学 指导教师:曾晓洋教授

上海,中国

- 本项目为"数字信号处理VLSI设计"的课程项目之一。
- 根据有限域概念和有限域高位优先乘法算法提炼出基本运算步骤,确定基本乘法运算单元结构。
- 根据基本乘法单元设计了多比特并行的脉动阵列结构乘法器,并运用脉动阵列投影法将数据依赖图投影为流水线结构,达到优 化面积和功耗的目的。
- 使用DC综合工具进行ASIC流程的综合仿真并评估了设计方案的性能。依据性能分析尝试了细分流水线和更换投影向量等方法, 进一步提升设计的性能。

荣誉奖项

江苏省高校第十三届大学生物理及实验科技作品创新竞赛一等奖

2016年11月 2016年10月

人民奖学金二等奖(前 15%)

"兴全责任"奖学金二等奖

2016年10月

社团和组织经历

南京大学物理学院 2016年6月 - 2017年6月 学生会主席 南京,中国

• 统筹安排物理学院学生会2016-2017学年各项活动,协助辅导员,校学生会,校团委等完成学年各项工作。

其他

• 编程语言: Verilog, SystemVerilog, Python, C++, Matlab

• 软件: Vivado, ModelSim, Latex, Git, SVN, Office

• 语言能力: 英语 CET-6:596, TOEFL:101, GRE:322+4

• **兴趣爱好**: 羽毛球,骑行,电吉他,绘画