MIDTERM STUDY GUIDE

数字逻辑与处理器系统

期中考试备考指南

基于三份期中 A 卷与第 2–4 章讲义整理 | 2026-10-28

本指南按“基础计算 → 组合逻辑 → 时序逻辑 → HDL → 套卷训练”组织。目标是能独立完成真值表、卡诺图、逻辑方程、电路图、状态表和波形之间的转换，并把步骤写成可得分的答案。

建议顺序：先读第 2–3 页确定优先级；第 4–11 页补基础；第 12–23 页练大题；第 24–27 页补性能、HDL 与拓展；第 28 页开始做套卷；第 29–30 页订正参考答案；最后用第 31–33 页自测。

本册包含：考点分布、知识清单、题型解法、真题示例、易错点、复习计划、考场时间安排、参考答案勘误、速查表与自测答案。

符号约定：A' 表示非；AB 表示与；A+B 表示或；$\oplus$ 表示异或；Q^+ 表示次态；下标 _L 或 _n 表示低有效。除另有说明，多变量最小项编号按题面给出的顺序由高位到低位排列。

材料边界：统计只针对提供的三份卷子，不代表未来试卷一定按同样比例命题。讲义内容比三份卷子的已考内容更广，指南将其区分为核心与补充。原参考答案中的矛盾已单独核验，不直接照抄。

配套练习版：三份 PDF 保留原页序、题干、原题图和器件附录；去掉答案、评分批注及答案图。原本只有解答的区域保留为空白，可继续演算。先独立作答，再查本册勘误与原卷答案。

来源：[A][B][C][L2][L3][L4]，完整资料表与讲义定位见第 34 页。

01 三份试卷告诉我们什么

题型与分值结构

试卷	基础题	组合逻辑	时序逻辑
A：2024-2025-2	填空 20	分析 15；设计 25	分析 20；设计 20
B：2025-2026-1	单选 30	分析 25；设计 20	状态机设计及 TB 25
C：2025-2026-2	填空 20；单选 15	分析 15；设计 15	分析 15；设计 20

三卷均为 100 分、90 分钟、闭卷且不能使用计算器。B 卷封面写“共 8 页”，实际文件为 9 页，应完整保留最后的器件附录。

复习优先级

优先级	内容	三卷中的证据
P0	真值表、卡诺图、标准式与化简	三卷均贯穿基础题或大题
P0	静态竞争冒险、条件、冗余项	三卷都有组合分析大题
P0	3-8 译码器与低有效输出	三卷均要求设计实现
P0	D 触发器、状态表、次态方程	三卷都有时序设计或分析
P0	ADC、编码、计数与状态数	三卷均有基础题覆盖
P1	4 选 1 MUX、74x194、自启动	A/B 考 MUX；A/C 考 194
P1	Verilog 读代码、testbench	B 要写 TB；C 要读译码代码
P2	时序约束、浮点数、优先编码等	讲义有内容，三卷未形成独立大题

复习资源分配建议：基础与逻辑化简约 25%，组合分析/实现约 30%，时序分析/设计约 30%，HDL 与补充约 15%。这是训练建议，不是预测分值。

来源：[A]p1–8；[B]p1–9；[C]p1–7。

02 复习节奏与考场策略

七天安排

时间	主要任务	当天验收标准
第 1 天	数制、补码、标志位、BCD、ADC	基础小题能手算，写清位宽与单位
第 2 天	标准式、K 图、无关项、对偶	独立完成 4 变量 SOP/POS 各 3 题
第 3 天	冒险、译码器、MUX	能列全冒险边界；使能与极性不漏
第 4 天	DFF、163、194、状态机	能从电路逐行得到状态表与波形
第 5 天	序列发生器、反馈、自启动、HDL	会检验全部未用状态，能写最小 TB
第 6 天	A/B 卷各 90 分钟，分开完成	每卷复盘，记录错误原因与失分步骤
第 7 天	C 卷 90 分钟；补弱项；速查表	不看答案重做错题，并核对勘误

只剩 1 天时：先用 2 小时练 K 图/冒险/译码器，再用 2 小时练状态机/194/自启动，接着限时做一套卷并订正；最后复习 ADC、补码、门极性与 HDL 模板。

90 分钟如何分配

0–4 分钟：浏览题型、分值和附录，圈出低有效、上升沿、位序、指定器件、“不改变代码功能”等约束。

4–24 分钟：完成基础题。难题标记后跳过，避免单题计算耗尽时间。

24–77 分钟：完成组合与时序大题，按分值动态分配；先写方程/真值表/状态表，再画图。不会最终化简时，保留正确中间式仍有步骤分。

77–90 分钟：补空与检查。优先查使能极性、Q 位序、进位/溢出、有效沿、默认分支、自启动以及题目要求的表达式形式。

错题本只记四项：错在何种步骤 → 正确规则 → 一个反例 → 24 小时后不看答案重做。把“粗心”细分成位序、漏项、极性、状态更新、约束误读等具体原因。

训练建议，依据三卷考试时长与题型制定。

03 数制、位宽与有符号编码

必须熟练的规则

位置计数制：数值等于各位数字乘以对应基数的幂之和；r 进制中每一位必须小于 r。整数十进制转 r 进制用“除 r 取余，逆序”；小数用“乘 r 取整，顺序”。二进制与八/十六进制分别按 3/4 位分组，小数点两边分别补零。

例：若 (36)r+(22)r=(61)r，则 (3r+6)+(2r+2)=6r+1，得 r=7；还须检验 7 大于所有数字 6。

n 位编码	数值范围	零的表示
无符号	0 至 2^n-1	唯一
原码、反码	$-(2^{n-1}-1)$ 至 $+(2^{n-1}-1)$	正零、负零
补码	-2^{n-1} 至 $2^{n-1}-1$	唯一

正数的原码、反码、补码相同。负数从原码出发：反码保留符号位、数值位取反；补码再加 1。对已明确位宽的补码位串做算术取负，可用“全位取反加 1”，并保留低 n 位。

读补码：最高位为 0 时直接读；最高位为 1 时，位串的无符号值减 2^n。也可取反加一读绝对值后加负号。最高位具有权重 -2^{n-1}。

真题手算

A 卷一·1：$X_1=+1110_2=+14$，$X_2=-1011_2=-11$，因此 $X_2-X_1=-25$。8 位结果为 256−25=231，即 $1110\,0111_2$。

位扩展：无符号高位补 0；补码有符号数复制符号位。先确定参与运算的共同位宽，再计算。不要把“截去高位”理解为总能保持原值。

十六进制术语：位串取二补数、原码转补码、数学上的负数表示是不同操作，尤其在最高位为 1 时。C 卷 937A 一题存在口径歧义，见第 29 页。

来源：[L2]PDF p14–56、82–88；[A]一·1/7；[C]一·5。

04 算术、标志位与移位

加减运算

n 位补码加减只保留低 n 位；X−Y=X+(按 n 位取反的 Y)+1。应另保留最高进位供 CF 判断。无符号解释与补码解释共用同一位串运算，溢出标准不同。

标志	含义与判法
SF/N	截断后结果的最高位
ZF/Z	截断后结果全 0 时为 1
CF/C	加法看最高位进位；减法“借位/不借位”依器件或题目定义
OF/V	有符号结果超范围；加法同号输入得异号结果时为 1

加法 OF=(A_s 同或 B_s)·(A_s 异或 S_s)；减法 OF=(A_s 异或 B_s)·(A_s 异或 S_s)。也可用最高位的输入进位与输出进位异或判断 OF。

B 卷一· 9：1001 0111+0110 1100=1 0000 0011。8 位结果是 0000 0011，所以 SF=0、CF=1。按补码解释是 −105+108=3，无有符号溢出。CF=1 不等于 OF=1。

移位规则

操作	空出的位置	注意
逻辑左移	右侧补 0	高位丢弃，可能溢出
逻辑右移	左侧补 0	适合无符号解释
算术右移	左侧补原符号位	负奇数不等于向零截断除法
算术左移	通常与逻辑左移同位操作	仍须检查有符号溢出
循环移位	移出位从另一端回填	不补固定 0 或符号位

B 卷一· 10：1100 1010 0111 0100 算术右移两位，左侧补 11，得到 1111 0010 1001 1101。

手算技巧：先画定宽方框，再移位；不要让纸上多写出来的位“自动”变成寄存器的一部分。加法先看符号预测 OF，最后用完整结果复核。

来源：[L2]PDF p212–227；[L3]PDF p137–148、186–201；[B]一·9/10。

05 BCD、余 3 码、格雷码与校验

按十进制每一位编码

BCD 不是把整个十进制数转二进制。例：$(2476)_{10}$ 的 8421BCD 为 0010 0100 0111 0110。每 4 位表示一个十进制数字。

十进制	8421BCD	本讲义 5421BCD	余 3 码
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5	0101	1000	1000
6	0110	1001	1001
7	0111	1010	1010
8	1000	1011	1011
9	1001	1100	1100

5421 等有权码存在可重复的权值组合，按课程指定码表选取，不能只凭“位权和对了”任意编码。$(7296)_{10}$ 对应 1010 0010 1100 1001。

余 3 码：每位 8421BCD 加 0011。合法 BCD 输入只有 0–9；10–15 能否作为无关项须看题干是否限定、代码是否指定 default。

格雷码：相邻码字只有一位变化。二进制转 Gray：最高位不变，$g_i=b_{i+1}\oplus b_i$；Gray 转二进制：从最高位开始逐位累计异或。

奇偶校验

偶校验位 $p=d_0\oplus d_1\oplus\ldots\oplus d_{n-1}$；加入 p 后总异或为 0。奇校验位取其反，加入后总异或为 1。偶校验位是 1，意味着信息位中 1 的个数为奇数。

例：10110101 中有 5 个 1，偶校验位为 1。奇偶校验能检出任意奇数位翻转；偶数位翻转可能漏检，不能定位或纠正错误。

来源：[L2]PDF p90–107、134–152；[L3]PDF p127–129；三卷基础题。

06 ADC 与门电路电气指标

ADC 先写量化口径

按 2^N 个等宽量化区间：$\Delta V=VFS/2^N$；截断量化 $D=floor(Vin/\Delta V)$，并限制在 0 至 2^N-1。若前置放大倍数为 G，则传感器端分辨率为 $\Delta Vsensor=\Delta V/G$。量纲统一后再计算。

C 卷一· 1：$\Delta Vsensor=2.5/(1024\times128)V\approx0.01907mV$；10mV 放大后为 1.28V；$D=floor(1.28\times1024/2.5)=524=20C_{16}$。

口径提醒：[L2]PDF p9 用 $VFS/(2^N-1)$ 作满量程端点映射，B 卷 4 位 ADC 选项则体现 5/16=0.3125。两种约定不可混用。若题目明确转换公式、取整方式或满量程定义，优先依题；否则在计算前写明约定。截断误差小于 1 LSB，四舍五入误差不超过约半 LSB，均以理想量化模型为前提。

A 卷一· 5：3.55/5 约为 0.71，结果应约为满码的 71%；参考答案写出的二进制明显过大。两种口径的具体结果见第 30 页。

噪声容限、扇出、三态

指标	计算/含义
高电平噪声容限 NMH	VOH(min)−VIH(min)
低电平噪声容限 NML	VIL(max)−VOL(max)
直流扇出	floor(min(abs(IOH)/abs(IIH), abs(IOL)/abs(IIL)))
三态输出	高电平、低电平、高阻 Z

A 卷给定数据：NMH=4.5−3.15=1.35V；扇出取 min(20/2,25/2)，再向下取整得 10。低电平计算应使用输出低电平的最坏保证值；该表把 0.27 的栏位标得不规范，不宜据此泛化规则。

做题技巧：输入阈值与输出保证电平分清；电流取绝对值、单位统一；两个扇出比取较小者。Z 表示断开驱动，不是第三种逻辑数值，也不等于未知 X。

来源：[L2]PDF p7–9；[L3]PDF p213–217、235–248；三卷 ADC 题；[A]一·4。

07 逻辑代数：反函数、对偶与门变换

最常用的化简工具

规则	形式
互补	A+A'=1；AA'=0
吸收	A+AB=A；A(A+B)=A
合并	AB+AB'=A；(A+B)(A+B')=A
扩展吸收	A+A'B=A+B
德摩根	(AB)'=A'+B'；(A+B)'=A'B'
共识	AB+A'C+BC=AB+A'C

反函数 F'：交换与/或、0/1，同时将每个变量取反；原有反号照规则处理。例 F=A+BC，则 F'=A'(B'+C')。

对偶函数 F^D：交换与/或、0/1，变量本身不取反。上述例子 F^D=A(B+C)。通用关系是 $F^D(x)=F'(x')$。

对 n 变量真值表，若 F 的 1 集合为 S，则 F^D 的 1 集合为 $\{i \mid (2^n-1-i)$ 不在 S$\}$。先把输入位全部反转对应编号，再取输出反值。C 卷一·6 得 {0,1,4,5,7,9,12,13,15}。

异或与完全集

异或满足交换、结合：A⊕0=A，A⊕1=A'，A⊕A=0；对异或的奇数个输入取反，结果翻转，偶数个输入取反则结果不变。不要对异或机械套用与或式德摩根。

{AND,NOT}、{OR,NOT}、{NAND}、{NOR} 都能实现任意逻辑；仅有 {AND,OR} 缺少取反能力，不是完全集。

全 NAND 实现：从 SOP 入手，F=P+Q+R=(P'Q'R')'；反相可用 A'=NAND(A,A)。若 F=B'+A'C'+AC，则顶层 NAND 的一个输入应是 B，另两个输入是 (A'C')' 与 (AC)'。

正/负逻辑：同一个电压电路同时改变输入和输出的 0/1 约定时，逻辑关系取对偶。正逻辑 NAND 在负逻辑下对应 NOR。

来源：[L2]PDF p155–210；[L3]PDF p28–30；[B]一·2/3/5；[C]一·2/3/6。

08 标准 SOP/POS 与最小项编号

从一行输入写出对应项

变量顺序固定为 ABCD 时，0101 对应编号 5。最小项 m_5=A'BC'D，仅在该行取 1；最大项 M_5=A+B'+C+D'，仅在该行取 0。最小项中 0 取反、1 不反；最大项正好相反。

写法	如何得到	常见错误
F=Σm(S)	收集 F=1 的编号	把列顺序默认为 ABCD
F=ΠM(T)	收集 F=0 的编号	和最小项使用相同编号集合
标准 SOP	每项含全部变量的最小项之和	用“最简 SOP”代替标准式
标准 POS	每项含全部变量的最大项之积	最大项内反号写反

完全指定函数：S 与 T 互补。Σm(S)=ΠM(U−S)，其中 U={0,…,2^n−1}。

反函数的快捷关系：若 F=Σm(S)，则 F'=ΠM(S)，也等于 Σm(U−S)。B 卷一·6 要填的是 F' 的最大项列表，所以答案编号仍与 F 的最小项列表相同。

集合运算：若两个函数使用同一变量与位序，F_1F_2 的 1 集合为交集，F_1+F_2 的 1 集合为并集。Σm(1,4,7) 与 Σm(2,4) 相与得 Σm(4)。n 个变量全部最小项之和为 1。

从波形得到逻辑式

1. 在任一输入变化处分割时间区间。 2. 在每段稳定区间内读 ABC 和 F，写编号，不在跳变瞬间采样。 3. 将同一输入组合合并，核查输出是否一致。 4. 按要求收集输出为 1 或 0 的编号；波形若未覆盖全部组合，不能擅自补齐。

检查：Σm 项数应等于真值表里 1 的行数；每个标准项必须含 n 个变量；至少代入全 0、全 1 和一个边界输入验证。

来源：[L3]PDF p8–27；[B]一·4/6/7、二；[C]二·5。

09 卡诺图与奇异“1”单元

四变量图的正确编号

行 AB、列 CD 均按 Gray 顺序 00、01、11、10：

AB / CD	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

圈 1 得 SOP，圈 0 得 POS。每圈必须是 1、2、4、8…个格子的矩形；允许左右/上下跨边相邻，也允许四角合并；对角线不是相邻。2^k 格的一圈可消去 k 个变化变量。

SOP 读圈：固定为 1 的变量写原变量，固定为 0 的变量写反变量。POS 读零圈：固定为 0 写原变量，固定为 1 写反变量。

化简的可靠顺序

先填必为 1、必为 0 和 d；找所有不能再扩大的圈，即主蕴含项；优先选覆盖奇异 1 单元的必需圈；再用较少圈覆盖剩余 1，比较文字数。不为“圈得大”而保留不覆盖任何新增 1 的冗余圈。

主蕴含项：不能再扩大的合法 1 圈。奇异 1 单元：只被一个主蕴含项覆盖的 1 格。质主蕴含项/必要主蕴含项：含奇异 1 单元的主蕴含项。奇异格子的数量与必要圈的数量并不相同。

C 卷二· 1：S={0,1,5,8,10,11,14,15}。全部主圈为 {0,1}、{1,5}、{8,10}、{10,11,14,15}、{0,8}。只受一个主圈覆盖的格子是 5、11、14、15，共 4 个。

最小成本：本课程常以两级实现中项数和文字数评价；若题干限定门型、扇入或芯片数量，还需在指定实现下比较。最简式可能不唯一。

来源：[L3]PDF p31–48；[C]二·1；[A]一·2。

10 无关项与“代码功能不能改变”

什么时候可以填 d

仅当题目说明输入组合不会出现、输出不关心或相应状态转换未定义时，才可填 d。每个 d 可按有利于化简的方式使用，也可以不用；不能为了扩大圈把已经指定的 0 改成 d。

A 卷 BCD 转余 3 码：输入限定为一位合法 BCD 时，10–15 可作为 d。$Y_3=\Sigma m(5,6,7,8,9)+d(10,\ldots,15)$，可化为 $Y_3=B_3+B_2B_1+B_2B_0$。

C 卷七段译码：代码明确 default=7'b0000000，且要求“不改变代码功能”。因此输入 10–15 的 a–g 必须全为 0。这六行不是无关项。

严格遵守 default 的 a 段示例

a 的 1 集合为 {0,2,3,5,6,7,8,9}，其余输入为 0。一种最简 SOP 是：

$$a=B_3'B_1+B_3'B_2B_0+B_3B_2'B_1'+B_2'B_1'B_0'$$

四项分别覆盖 {2,3,6,7}、{5,7}、{8,9}、{0,8}。共有 4 项、11 个文字，所有输入 10–15 输出均为 0。若将最后一项换成 $B_3'B_2'B_0'$，也可得到同成本实现。

参考式 $a=B_3+B_1+B_2B_0+B_2'B_0'$ 只适用于把非法 BCD 当 d 的前提。在 1010 输入时它输出 1，而原代码要求 0，因此不满足本题文字要求。

状态机里的 d 更要小心

先用 d 得到具体电路方程，再把所有未用状态代入该方程，检查能否回到有效状态。最终电路不存在“次态等于 d”的物理状态，d 只是设计阶段的自由度。

若一个控制输入下未定义某行，并不表示该现态在所有控制输入下都无效。A 卷最后一题应按 M=0、M=1 分别检查，而不能简单把某两个二进制码永久删掉。

来源：[L3]PDF p42–48；[L4]PDF p38–43；[A]三/五；[C]四及题干代码。

11 组合电路分析：先忠实于原结构

电路图 → 中间节点 → 输出 → 真值表

从输入向输出逐级标出中间节点。每经过一个反相泡都写反号；末级是 AND 就连接为积，末级是 OR 就连接为和。先记录未经化简的结构式，再做功能化简。

A 卷二：原结构式为 Y=(A+B'+C)(A+C')(A'+C')。由 (A+C')(A'+C')=C'，可得功能最简式 Y=(A+B')C'。

这里原结构有冒险；功能最简式所对应的另一种实现可无静态冒险。分析题问“所给电路”或“标准积之和实现”的冒险时，应对指定结构判断，不能只凭等价最简式下结论。

真值表与功能判断

1. 固定变量顺序和输出顺序。 2. 对 2^n 行输入逐行代入；多输出各自列一列。 3. 将输出为 1 的编号写成 Σm，或输出为 0 的编号写成 ΠM。 4. 对照编码器、比较器、奇偶判别器、加减器等特征解释功能。

B 卷二：$Y_1=\Sigma m(1,2,3,7)$，$Y_0=\Sigma m(1,2,4,7)$。题目要“标准积之和”时，Y_1 必须展开为 $X_2'X_1'X_0+X_2'X_1X_0'+X_2'X_1X_0+X_2X_1X_0$；不能只交最简式。

可直接写在答卷上的步骤

“由电路得节点 P=…、Q=…，故 F=…。按 ABC 顺序列真值表如下。输出为 1 的输入编号为…，故标准 SOP 为…。由真值表可知，该电路实现…。”

常见失分点：线交叉不等于连通，连接圆点才表示节点；引脚名与逻辑变量未必同序；输出的反相泡和器件低有效使能都要计入。优先用附录功能表，不凭芯片型号印象猜功能。

来源：[L3]PDF p8–30、203–210；[A]二；[B]二；[C]三。

12 静态竞争冒险：三卷共用的解法

判断、条件、类型、消除，四步写全

根本原因：同一变量沿不同延迟路径传播后重新汇合，输出可能短暂偏离其稳定逻辑值。静态 1 冒险为 1→0→1，静态 0 冒险为 0→1→0。

两级 SOP 实现：在 K 图检查相邻的两个 1 是否由同一乘积项覆盖。若缺少共同覆盖，单个输入变化时可能产生静态 1 冒险。POS 实现则检查相邻 0 与共同和项，可能产生静态 0 冒险。

原式结构	增加共识项	作用
AB+A'C	加 BC	输入 A 变化时保持应有的 1
(A+B)(A'+C)	乘 (B+C)	输入 A 变化时保持应有的 0

上述条件针对单变量变化与指定两级结构。多输入同时变化、复杂多级实现不能仅凭这两条概括。

三道真题的关键结论

A 卷二：Y=(A+B'+C)(A+C')(A'+C')。静态 0 冒险：A=0、B=1 时 C 变化；C=1、B 为 0 或 1 时 A 变化。补充 (A+B') 与 C'；重构为 Y=(A+B')C' 可简洁实现。

B 卷二：Y_1 的标准 SOP 为四个最小项之和。静态 1 冒险边是 m_1↔m_3、m_2↔m_3、m_3↔m_7。分别补 $X_2'X_0$、$X_2'X_1$、X_1X_0。写条件时把变化变量和固定变量都写出。

C 卷三：F=(X+Z)(Y+Z)(X'+Z')。在 X=1、Y=0，Z 变化时存在静态 0 冒险；补充和项 X'+Y。参考答案把固定输入写成 XY=01，顺序写反了。

画图：SOP 在原 OR 级增加冗余 AND 项；POS 在原 AND 级增加冗余 OR 项。触发器采样能阻止稳定采样时刻之外的毛刺传播，但须满足建立/保持约束，并不意味着组合节点本身无毛刺。

来源：[L3]PDF p230–233；[L4]PDF p70–74；三卷组合分析题。

13 3-8 译码器：引脚极性决定连接

先读三个关键位置

附录器件的使能条件为 G1=1、G2A_L=0、G2B_L=0。地址按 CBA 组成编号，A 是最低位。选中的 Yk_L 输出 0，其他输出 1；禁用时全部输出 1。

若所需 F=Σm(S)，并用低有效输出实现，则：

F=(∏ Yk_L)'，k 属于 S。

即将相应输出接到 NAND。对高有效译码器才是把相应输出 OR 起来。画图时必须标明使能、地址输入、选中输出与末级门。

两片 3-8 构成 4-16 的通用方案

低三位 $X_2X_1X_0$ 分别接两片 CBA。低半区芯片令 G1=1、G2A_L=X_3、G2B_L=0；高半区令 G1=X_3、G2A_L=G2B_L=0。

这样 X_3=0 时仅低片工作，X_3=1 时仅高片工作。低片输出对应 m_0–m_7，高片输出对应 m_8–m_{15}。两片在非选中半区全部输出 1，适合 NAND 汇总。

B 卷三· 1：F_1=Σm(0,4,8,12)=$X_1'X_0'$；F_2=Σm(9,10,11,12,13)。在上述通用方案中，F_1 用低片 Y0/Y4 与高片 Y0/Y4 接 NAND；F_2 用高片 Y1/Y2/Y3/Y4/Y5 接 NAND。可复用同一对译码器。

C 卷七段 g：保留非法码熄灭功能

g=Σm(2,3,4,5,6,8,9)。一种方案：一片译码器地址为 $B_2B_1B_0$，使能条件再加入 B_3=0；低半区得到 gL=NAND(Y2_L,Y3_L,Y4_L,Y5_L,Y6_L)。上半区仅 8、9 点亮，故 g=gL+$B_3B_2'B_1'$。

交卷前四查：G 极性正确；CBA 位权正确；选择的输出编号正确；末级反相正确。功能表提供了使能值时，不要把使能悬空。

来源：[L3]PDF p51–83；三卷译码器设计题及附录。

14 MUX：用余因子确定数据端

4 选 1 的通用式

使能有效时：$Y=S_1'S_0'D_0+S_1'S_0D_1+S_1S_0'D_2+S_1S_0D_3$。先确定 S_1/S_0 的连接顺序，再分别令选择端为 00、01、10、11，求四个余因子。

两个选择变量之外只剩一个变量 X 时，数据端只可能是 0、1、X、X'。剩余两个变量时，也可能需要一个小的组合函数。

该分组中 X=0 / X=1 时的 F	对应数据端
0 / 0	0
0 / 1	X
1 / 0	X'
1 / 1	1

A 卷 BCD→余 3 的 Y_3

题目指定 $S_1=B_2$、$S_0=B_1$，不能为了方便擅自换选择变量。由 $Y_3=B_3+B_2B_1+B_2B_0$，逐组可得：

B_2B_1	数据端	推导
00	$D_0=B_3$	其余两项均为 0
01	$D_1=B_3$	$B_2=0$
10	$D_2=B_3+B_0$	保留 B_2B_0 项
11	$D_3=1$	$B_2B_1=1$

这是满足合法 BCD 输入的一种连接；利用非法码的 d 可能还有其他同样正确的连接。题目若不允许改变非法输入行为，就必须逐行验证所有 16 种输入。

分析现有 MUX 电路

对每组选择值先写“Y=当前选中的 Dk”，再代入剩余输入。双 4 选 1 通常共用选择端，但两个输出拥有独立数据端和使能端，不能把上下通道混读。

附录陷阱：本组试卷的 EN=0 才有效，EN=1 时输出 0。即使引脚被写作 EN，也不能直接理解为高有效。画图写明常量 0/1 的连接。

来源：[L3]PDF p119–125；[A]三·4；[B]二及附录。

15 运算类组合电路与译码设计

常用方程

电路	输出关系
半加器	S=X⊕Y；CO=XY
全加器	S=X⊕Y⊕CI；CO=XY+XCI+YCI
全减器	S=X⊕Y⊕BI；BO=X'Y+X'BI+YBI
一位比较	相等：A 同或 B；大于：AB'；小于：A'B

全减器的 BO' 可写成 XY'+XBI'+Y'BI'。差输出 S' 只需反转异或式中的一个输入，例如 X'⊕Y⊕BI。反转两个输入会回到 S，本组参考答案在这里有误。

n 位加/减器：每位令 $B_i^*=B_i\oplus SUB$，最低进位 CI=SUB；SUB=0 时算 A+B，SUB=1 时算 A−B。题目对减法 CF/借位有约定时按其定义输出。

BCD 加法与码转换

单个十进制位相加，若二进制和大于 9 或产生位间进位，则加 0110 修正。判断式可用 $K=C_4+S_3S_2+S_3S_1$。十进制进位应综合第一次加法进位与修正进位。

A 卷码转换：余 3 码是合法 8421BCD 加 0011。4 个一位全加器低到高串接进位，输入常数由高到低为 0、0、1、1，最低 CI=0；输出为 $Y_3\ldots Y_0$。先按合法 0–9 写表，再标注非法输入约束。

二进制转 BCD：讲义的移位加 3 法，在每次移位前检查每个 BCD 半字节，若 ≥5 先加 3，再移入下一位；不要与 BCD 加法中的加 6 修正混淆。

多位比较与七段显示

多位比较从最高有效位开始，相等时才看低位。级联比较器按附录提供的级联输入/输出连接。共阴极数码管通常 1 点亮，共阳极通常 0 点亮；段顺序 abcdefg 与 gfedcba 不可混用。

设计题模板：定义输入/输出含义 → 穷举真值表 → 标准式 → 按门型或器件实现 → 代入边界与非法输入复核。

来源：[L3]PDF p93–116、131–160、176–185；[L2]PDF p108–141；[A]三；[C]一·3/四。

16 D 触发器、锁存器与寄存器

时序逻辑的本质

组合电路输出只取决于当前输入；时序电路还依赖保存的现态。分析时分清：输入 X、现态 Q、激励 D、次态 Q^+、输出 Y。

D 触发器：在有效时钟沿 $Q^+=D$；非有效沿保持。D 锁存器：在使能有效的整个电平期间透明，失能后保持。两者的波形读法不同。

类型	特性方程	从次态反求激励
DFF	$Q^+=D$	$D=Q^+$
TFF	$Q^+=T\oplus Q$	$T=Q\oplus Q^+$
JKFF	$Q^+=JQ'+K'Q$	依 0→0、0→1、1→0、1→1 查激励表

DFF 是本组试卷主角，T/JK 用于补充识别。异步复位/置位直接覆盖时钟采样；同步控制只在有效沿生效。低有效与高有效由引脚泡、后缀和功能表共同确定。

Moore 与 Mealy

Moore：$Y=g(Q)$，输出只依赖状态；Mealy：$Y=g(Q,X)$，输出还直接依赖当前输入。状态转移都可写为 $Q^+=f(Q,X)$。判断依据是输出逻辑，而非“图上有没有输入”。

Moore 输出通常写在状态圆中；Mealy 输出通常写在转换边“输入/输出”上。Mealy 的组合输出可能在时钟沿之间随 X 改变。

画波形的固定次序

1. 标明初态和异步控制是否有效；未给初态时先写假设或未知。 2. 在有效沿前读取全部旧 Q 与输入。 3. 同时计算各 D，得到沿后的全部新 Q。 4. 用新 Q 与当前输入计算沿后输出，继续下一沿。

不能逐个触发器顺序更新。同一时钟沿，$D_2=f(Q_1)$ 用的是旧 Q_1，不是刚更新的 Q_1^+。寄存器是一组共用控制的触发器，可并行保存多位数据。

来源：[L4]PDF p7–31；[C]五；[B]三·2。

17 计数器、分频与 74x163

状态容量与模值

一般二进制编码的模 M 计数器至少需 n=ceil($\log_2$M) 个触发器。例：2^6=64<100≤128=2^7，因此模 100 至少 7 个 DFF；支持加/减不把状态数翻倍。

结构	n 个 DFF 的常用有效状态数	常见未用状态数
二进制计数器	最高 2^n	2^n−M
独热环形计数器	n	2^n−n
扭环/Johnson 计数器	2n	2^n−2n
最大长度线性反馈移位寄存器	2^n−1	另有锁死状态，依反馈形式

环形与 Johnson 表中所说“有效状态”指指定的标准循环。存在其他循环不表示它们自动有效。三位 Johnson 有 6 个有效、2 个无效状态。

模 M 状态循环的重复频率为 fCLK/M；输出占空比要由具体译码或位输出另算。2 个 DFF 最多 4 个状态，120Hz 的一般最大整数分频为 4 分频，即 30Hz。

附录 74x163 的控制优先级

在上升沿按顺序判断：CLR_L=0 → 清零；否则 LD_L=0 → 并行装载 DCBA；否则 ENP=ENT=1 → 加 1；否则保持。本题附录的清零是同步清零。

同步反馈清零：若译码 Q=k 后使 CLR_L=0，该状态 k 会持续一个时钟周期，到下一沿才清零。循环 0→1→…→k→0 的模为 k+1。异步清零器件：达到译码值立即清零，不能套同一计数法。

装载法：从初值 P 数到 R 再装回 P，若端点都经历一个完整状态，模为 R−P+1；具体按功能表逐沿确认。

实战：B 卷一·13 先由反馈门写出 CLR 的有效条件，再数真实经历的状态，不数“从 0 走了几步”的印象值。RCO 是否受 ENT 影响也按芯片定义确认。

来源：[L4]PDF p34–45、50–51、67；[A/B]Johnson 题；[B]一·13/14；[C]二·3。

18 时序分析：从电路到状态表

六步得分模板

① 判断同步/异步、时钟有效沿、复位优先级；② 写激励与输出方程；③ 代触发器特性方程求次态；④ 穷举现态×输入；⑤ 画状态图/波形并解释功能；⑥ 检查未用状态。

C 卷五：一个完整示例

从电路得到 $D_1=X$，$D_2=X'Q_1$，$Z=XQ_2$。因为输出直接依赖 X，所以是 Mealy 型。代 $Q_i^+=D_i$，得 $Q_1^+=X$、$Q_2^+=X'Q_1$。

现态 Q_2Q_1	X=0：次态,Z	X=1：次态,Z
00	00,0	01,0
01	10,0	01,0
10	00,0	01,1
11	10,0	01,1

例：现态 01、X=0 时，$Q_1^+=0$、$Q_2^+=1$，故次态是 10；输出用现态算得 Z=0，不能把表中输出也误写成下一周期值。

有效状态集 {00,01,10} 对任意输入封闭。未用状态 11 在 X=0 时进入 10、X=1 时进入 01，因此无论输入为何，一拍就回到有效状态，可自启动。

如何解释功能

Q_1 保存上一拍的 X；Q_2 保存“上一拍输入为 0、再前一拍输入为 1”的条件。因此在输入采样语义下，$Z=XQ_2$ 可指示历史输入 10 后当前输入为 1，即 101 序列条件。若 X 可在沿间任意变化，组合输出 Z 也会随之变化。

检查技巧：次态表有 n 个触发器就必须写 n 位；状态图每个状态对每种输入都应有一条对应出边；表内输出需明确是“现态/当前输入”的输出。

来源：[L4]PDF p62–67；[C]五 p5。

19 状态机设计：按编码逐位化简

通用流程

读懂任务 → 确定 Moore/Mealy → 建立符号状态图/表 → 按指定方式编码 → 编码状态表 → 对每个次态位及输出分别画 K 图 → 得 D 方程 → 查未用状态 → 画电路/写 HDL。

B 卷三· 2：指定编码不能改

A=00、B=11、C=10、D=01，按 Q_1Q_0 编码后：

现态	X=0：次态,Y	X=1：次态,Y
A / 00	11,1	10,0
B / 11	01,0	00,0
C / 10	11,1	10,1
D / 01	01,1	00,0

逐位观察：现态 Q_0=0 时次态高位恒 1，Q_0=1 时恒 0，所以 $D_1=Q_0'$；X=0 时次态低位恒 1，X=1 时恒 0，所以 D_0=X'。

输出化简为 $Y=Q_1Q_0'+X'Q_1'$。题目要求 SOP 时，即使识别出功能模式，也要给出这种符合形式的方程。

电路图如何避免漏分

画 2 个上升沿 DFF 共用 CLK。Q_0 经反相接 D_1，X 经反相接 D_0；输出端用两个 AND 加一个 OR 实现 Y，标清 Q_1/Q_0 与 X 的来源。需要反变量时用现成 Q' 输出或画 NOT。

四个编码全部使用，没有未用状态；若另行加入复位，应明确复位状态并保持其余转换不变。状态表虽然按 A/B/C/D 排列，K 图仍按二进制现态与 Gray 顺序放置。

A 卷最后一题的关键：Q_2^+、Q_1^+、Q_0^+ 与 Y 要分别做图；控制 M 是函数的一个输入维度。检查自启动时固定控制模式分析，再说明是否对所有允许控制序列都成立。

来源：[L4]PDF p10–16、34–39、54–59；[B]三·2 p7；[A]五。

20 74x194：先写位序，再逐沿迭代

本组试卷的位序 $Q_0Q_1Q_2Q_3$

74x194 的异步 CLR_L=0 时全部清零，优先于时钟。CLR_L=1 时，只有上升沿按 S_1S_0 执行操作：

S_1S_0	模式	$Q_0^+Q_1^+Q_2^+Q_3^+$
00	保持	$Q_0\ Q_1\ Q_2\ Q_3$
01	右移	DR $Q_0\ Q_1\ Q_2$
10	左移	$Q_1\ Q_2\ Q_3$ DL
11	并行装载	$D_0\ D_1\ D_2\ D_3$

这里“右移”按附录引脚关系定义；纸上若改写成 $Q_3Q_2Q_1Q_0$，视觉移动方向会反过来。先把上面递推式写在草稿上最可靠。

A 卷四的工作过程

由原电路得反馈 $F=(Q_0Q_1+(Q_2 \oplus Q_3))'$。Load=1 的有效沿先装入 0101；之后 S_1S_0=01，每拍右移，新 Q_0=F(旧状态)。

周期	1	2	3	4	5	6
$Q_0…Q_3$	0101	0010	0001	0000	1000	1100
F	0	0	0	1	1	0

周期	7	8	9	10	11	12
$Q_0…Q_3$	0110	0011	1001	0100	1010	0101
F	0	1	0	1	0	0

第 12 拍回到第 1 拍状态，循环中有 11 个不同状态，所以实现模 11 计数。不要把“第几拍第一次再次相同”直接当模值。

波形：每个有效沿先算新状态，再由题图中 Z 的连接读输出。若题目没有给初态，不应无条件宣称初态为 0000；本题在第一次并行装载之后的状态已经确定。

来源：[L4]PDF p26–31、40–49；[A]四及附录；[C]六及附录。

21 序列发生器：位数由状态冲突决定

区分两种实现

一般状态机：长度为 L 的周期序列可用状态编码加组合输出实现；所需状态数由实际最短周期等条件决定，ceil($\log_2 L$) 只是常见容量下界。

移位反馈发生器：状态必须由连续的移位窗口构成，反馈是当前寄存器状态的确定函数。即使 $2^n \geq L$，若同一个 n 位窗口要求不同的后继输入，n 位仍然不够。

最少位数的检查方法

把序列首尾相接。候选 n 从小到大取：列出每个长度 n 的循环窗口，写出紧接着的一位；若同一窗口对应过 0 又对应过 1，就有冲突，增大 n。窗口方向与实际移位方向一致后，再据芯片位序写状态图。

C 卷二· 4，11001001：

窗口长度	冲突证据	结论
3	001→0 与 001→1	3 位不够
4	1001→0 与 1001→1	4 位不够
5	8 个循环窗口均无后继冲突	5 位可行

长度小于 3 也有冲突，因此最少 5 个 DFF。不能用“8 位序列，$\log_2 8=3$”直接作答。

从指定输出端反推状态

C 卷六要求 194 右移、Q_0 输出 1011110。令序列当前位为 s(t)，则 $Q_0=s(t)$、$Q_1=s(t-1)$、$Q_2=s(t-2)$、$Q_3=s(t-3)$，均按循环序列索引。下一个 DR=s(t+1)。

得到循环：1011→0101→1010→1101→1110→1111→0111→1011。每状态左起第一位 Q_0 依次为 1、0、1、1、1、1、0，与题目一致。

检查技巧：将每条边代入 (DR,Q_0,Q_1,Q_2)，同时从指定输出端抄一遍序列。状态图整体循环平移通常等价；若题目指定初相位，则按该初态开始。

来源：[L4]PDF p48–50；[C]二·4、六。

22 反馈化简与自启动：不能省略的收尾

C 卷六：从状态图得到 DR

现态 $Q_0Q_1Q_2Q_3$	次态	DR
1011	0101	0
0101	1010	1
1010	1101	1
1101	1110	1
1110	1111	1
1111	0111	0
0111	1011	1

其余 9 个状态在题目中未指定，可暂作 d 化简。最小反馈为 $DR=(Q_0Q_2Q_3)'$；之后用该实际方程检查所有未用状态。

全部未用状态的去向

未用起点	进入有效循环的路径
0000、0001	→1000→1100→1110
0010、0011	→1001→1100→1110
0100	→1010
0110	→1011
1000	→1100→1110
1001	→1100→1110
1100	→1110

所有未用状态在不超过 3 拍内进入有效循环，因此该设计可自启动。表中的箭头是在固定右移模式与正常时钟下成立。

通用判据：无效状态可以经多个无效状态后回到有效循环；不要求每个无效状态下一拍直接有效。必须排除无效自环和完全由无效状态组成的封闭环。

存在输入控制时：先说明自启动针对固定控制模式、某种初始化过程，还是所有允许输入序列。若声称“任意输入都能自启动”，就要排除输入可持续选择的无效闭环。

复位使电路进入合法初态，与“从任意状态自行恢复”的自启动是两个条件。加了复位不等于已证明自启动。

来源：[L4]PDF p38–43、48–49；[C]六 p6；[A]五。

23 延迟、建立保持与性能补充

三种时间不要混用

传播延迟 tPD：输入变化后输出完全稳定的最坏时间；污染延迟 tCD：输出最早可能开始变化的时间；上升/下降时间 tr/tf：一次电平转换本身所需时间。

组合电路 tPD 看最长可传播路径的最大延迟之和，tCD 看最短可传播路径的最小延迟之和。若题目涉及路径能否被逻辑条件激活，还应检查路径可敏化性。

同步寄存器间约束

忽略时钟偏斜和抖动时：

$$T_{CLK} \geqslant t_{CQ,max} + t_{comb,max} + t_{setup}$$

$$t_{CQ,min} + t_{comb,min} \geqslant t_{hold}$$

第一式限制最高频率，第二式检查最短路径能否满足保持时间。降低频率通常能改善建立时间问题，不能直接修复同一时钟沿的保持时间问题。

练习例：tCQ=40–80ps，组合路径 100–180ps，setup=50ps，hold=70ps。Tmin=80+180+50=310ps，fmax≈3.23GHz；保持余量为 40+100−70=70ps，满足要求。换算时 1GHz 对应 1ns。

亚稳态、流水线与功耗

异步输入或跨时钟域数据可能违反采样约束，引起亚稳态。多级同步器可降低亚稳态向后传播的概率，并不保证概率绝对为零；多位总线不能仅对每位随意独立同步就保证数据一致。

流水线将长组合路径分段，时钟周期由最慢阶段加寄存器开销限制。吞吐量通常提高，但单次操作的总延迟可能增加。不要把“每周期能完成一件”误读为“一件只需一个周期”。

动态功耗常用近似 $P_{dyn}=\alpha CV^2f$；降低电压、开关活动、负载或频率可降低此项。静态与漏电功耗另算。

优先级：这些是讲义明确覆盖的补充知识，本组三份卷子没有以独立性能大题反复考查。P0 题型能独立完成后再强化本页。

来源：[L3]PDF p218–234；[L4]PDF p70–86、98–123。

24 Verilog：读代码与写电路

三类描述与核心规则

结构级描述写器件与连线；数据流描述用 assign 表达组合方程；行为级描述用 always、if、case。过程赋值目标在 Verilog 中声明 reg，但 reg 不必然意味着触发器，是否存储取决于赋值的时序与完整性。

场景	推荐形式	检查点
组合连续赋值	assign y=...;	位宽、运算符、极性
组合过程块	always @(*)，阻塞 =	每条路径完整赋值，含 default
时钟过程块	always @(posedge clk)，非阻塞 <=	全部状态同时更新
异步低有效复位	posedge clk or negedge rst_n	if (!rst_n) 优先

组合 MUX 模板：

```
always @(*) begin
  case (sel)
    2'b00: y = d0;
    2'b01: y = d1;
    2'b10: y = d2;
    2'b11: y = d3;
    default: y = 1'b0;
  endcase
end
```

带异步复位的通用 DFF 模板：

```
always @(posedge clk or negedge rst_n) begin
  if (!rst_n) q <= 1'b0;
  else        q <= d;
end
```

位运算 &、|、~、^ 与逻辑 &&、||、! 分清；{a,b,c} 是拼接；7'b1111110 明确宽度与进制。C 卷的 {a,b,c,d,e,f,g} 中，a 是最高位。读 case 时先写输入整数，再按位顺序抄输出。

组合块漏分支会推断锁存器；时钟块使用阻塞赋值容易把旧状态和新状态混用。输出 default=0 是明确功能，不是 d。

FPGA 常见流程：设计输入 → 功能仿真 → 逻辑综合 → 器件适配 → 时序仿真 → 编程下载 → 硬件测试。

来源：[L3]PDF p83–91、122–124、140–149；[L4]PDF p56–59；[B]一·15；[C]四。

25 Testbench：能跑、能覆盖、能结束

B 卷状态机的 DUT 示例

该题未给复位，以下直接实现指定转换，端口名与实例化保持一致：

```
module circuit(input wire clk, x, output wire y);
  reg [1:0] q; // q[1]=Q1, q[0]=Q0
  always @(posedge clk)
    q <= {~q[0], ~x};
  assign y = (q[1] & ~q[0]) | (~x & ~q[1]);
endmodule
```

最小可用测试平台

```
`timescale 1ns/1ps
module tb;
  reg clk = 0, x = 0;
  wire y;
  reg [7:0] pattern = 8'b00010111;
  integer i;
  circuit dut(.clk(clk), .x(x), .y(y));
  always #5 clk = ~clk;
  initial begin
    for (i=0; i<16; i=i+1) begin
      @(negedge clk);
      x = pattern[7-(i%8)];
    end
    @(negedge clk);
    $finish;
  end
endmodule
```

写 TB 的得分点：无外部端口的 module；输入 reg/输出 wire；有实例名的 DUT；时钟；输入激励；明确结束。原参考答案 CIRCUIT(X,CLK,Y) 缺少实例名，标准模块实例化应写成 CIRCUIT dut(...)，并按实际端口定义连接。

输入在下降沿改变，避开上升沿竞争；序列循环覆盖不同的输入历史。该 DUT 没有复位，仿真最初可能为 X，但连续两拍已知输入后状态可确定。要自动判断对错，应另建独立状态表参考模型，在上升沿后稍作延时比较 y，用 !== 检查未知值。

若题目给定复位端，TB 必须产生有效复位并等待释放；不能仅给时钟就假设寄存器初值为零。# 延时与 $finish 属于仿真用法，不作为普通同步电路的综合逻辑。

来源：[B]三·2 p7–8；[L4]PDF p56–59。代码为依据方程重新整理的示例。

26 讲义补充：浮点、编码与序列检测

IEEE 754 单精度的基础

32 位格式由符号 S、8 位阶码 E、23 位小数域 f 构成。规格化有限数：$(-1)^S\times(1.f)_2\times2^{E-127}$，其中 1≤E≤254。先把绝对值转二进制并规范到 1.x，再填偏置阶码与小数域。

例：$-342.125=-101010110.001_2=-1.01010110001_2\times2^8$；S=1，$E=135=10000111_2$；f=01010110001000000000000。编码为 $C3AB1000_{16}$。

阶码/小数域	含义
E=0，f=0	正零或负零
E=0，f≠0	次正规数，无隐含前导 1，指数用 −126
E=255，f=0	正/负无穷
E=255，f≠0	NaN

浮点加法的概念步骤：对阶、尾数运算、规格化、舍入、检查溢出与特殊值。精度主要受有效位数限制，范围主要受阶码位数限制。

普通编码与优先编码

普通二进制编码器通常假设输入独热；多个输入同时有效时，普通编码规则可能未定义。优先编码器先挑最高优先级输入。74x148 等器件可能输入、输出、使能均有低有效语义，读完整功能表后再分析。

序列检测器

为目标串建立“当前已匹配前缀”的状态。对每种输入更新为仍可保留的最长匹配前缀。允许重叠检测时，检测成功后保留可复用的后缀；不允许重叠时按题意回到初态。

以检测 101 为例：可用未匹配、已见 1、已见 10 三个前缀状态；在“已见 10”时收到 1 触发 Mealy 输出，若允许重叠，下一状态保留“已见 1”。不要把每次错误都无条件返回零状态。

来源：[L2]PDF p57–81；[L3]PDF p86–90、161–175；[L4]PDF p54–59。

27 三套卷的练习与复盘路线

第一轮：按题型串练

练习主题	推荐题目	必交成果
K 图、标准式、对偶	A 一·2；B 一·6/7；C 一·2/6、二·1	图、编号、最简/标准形式
竞争冒险	A 二 → B 二 → C 三	全部固定条件、变化变量、类型、冗余项
芯片组合实现	A 三 → B 三·1 → C 四	真值表、使能、位序、门极性
状态机	C 五 → B 三·2 → A 五	激励、次态、状态表、自启动
移位反馈	A 四 → C 六；再做 C 二·4	逐沿状态、反馈表、未用状态去向
HDL	B 三·2 的 TB；C 四	正确实例化、激励、default 约束

第二轮：90 分钟完整套卷

建议 A → B → C。A 能综合检查码转换、MUX、194 与控制状态；B 强化标准式、译码器和 TB；C 强化约束阅读、序列与自启动。每套都独立计时，闭卷且不用计算器。

纯题目版保留原页码，方便和本指南定位。B 卷第 5–6 页原为两种参考方案，去掉后为空白演算页；A 卷第 4 页也主要留作设计演算。器件附录在卷后，做题时允许按原卷条件查阅。

复盘评分方式

分别检查“需求理解、表格、方程、化简、实现、验证”六个环节。某题最终答案不同，先核对是否等价、是否在相同 d 与成本约束下，再判错。

出现参考答案矛盾时：先保留自己的推导；代入一个能区分对错的输入；对小电路穷举全部输入/状态。C 卷模 100 题没有通常正确的选项，应记为题目问题，不必硬选 9。

第三轮：不重刷整卷，只重做失分题的变式：换变量顺序、改变输出有效电平、把合法 BCD 改成“default 全灭”、把同步清零换成异步清零，检验是否理解规则。

练习安排依据三卷题型制定；原题与原参考答案的具体勘误见随后两页。

28 参考答案勘误与口径核验（一）

以下是按题干逻辑复核的结果，不是授课教师发布的正式勘误。练习版保持原题，不在题旁加入答案或提示。

C 卷一· 2：全 NAND 变换首项反了

原 F=B'+A'C'+AC。正确变换为 F=(B·(A'C')'·(AC)')'。参考式顶层写 B' 会改变函数。代入 A=B=C=0，原函数为 1，可快速排除错误式。

C 卷一· 3：差函数反相错用两次反转

S=X⊕Y⊕BI；正确可写 S'=X'⊕Y⊕BI，也可只对其他任一输入取反，或三个输入全部取反。参考式 X⊕Y'⊕BI' 反了两个输入，仍等于 S。

BO' 的参考与或式 XY'+XBI'+Y'BI' 则成立，不能因为同一小题另一空错误就一起否定。

C 卷一· 5：937A 的“补码”前提不清

若把 937A 当作固定 16 位位串或数值取负编码，则全位反码为 6C85，二补数为 6C86。

若把 937A 当作一个负数的 16 位原码，最高位 1 是符号，数值为 $-137A_{16}$；原码转反码为 EC85，原码转补码为 EC86。参考第二空采用这种解释，而第一空 6C85 又是全位取反。

因此此题不能脱离定义简单说 EC86 或 6C86 必然正确；应区分“按位取反/取二补数”与“原码转补码”，在答案中写明采用的解释，并向教师确认题意。

C 卷二· 3：模 100 计数器选项缺失

通常的任意二进制状态编码下，最少 DFF 数为 $\text{ceil}(\log_2 100)=7$；$2^6<100\le 2^7$。原选项 1、9、20、100 中没有 7，红字选择 9 不符合通常条件。即使用两位 BCD 编码也通常是 8 个，不会由题干推出“至少 9 个”。

来源：[C]p1–2。以上分别用恒等变换、位宽运算与状态容量复核。

29 参考答案勘误与口径核验（二）

C 卷三：冒险条件的 XY 写反

F=(X+Z)(Y+Z)(X'+Z')。令 X=1、Y=0，原式在理想逻辑上变成 ZZ'=0，但两条 Z 路径有延迟差，可出现静态 0 毛刺；固定条件应为 XY=10。参考写成 XY=01。补充 X'+Y 这一和项是正确的。

C 卷四：default 的六行必须为 0

代码 default 全灭、题干又要求“不改变代码功能”，故 10–15 的七个段输出都应填写 0。参考真值表留空、K 图填 x，并给出 $a=B_3+B_1+B_2B_0+B_2'B_0'$，与严格题意不一致。

严格版最简式及其覆盖集合见第 11 页；译码器版 g 的正确全输入实现见第 14 页。若教师明确另行约定“只考虑合法 BCD 输入”，则可以使用 d，并得到更简表达式，但那是另一套约束。

A 卷一· 5：ADC 红字数值异常

以 Δ=5/1024V、截断为准：D=floor(3.55×1024/5)=727=$10\ 1101\ 0111_2$。以讲义端点口径 Δ=5/1023V、截断为准：D=726=$10\ 1101\ 0110_2$。

原红字 $11\ 1101\ 0110_2$=982，不符合上述任一种常见约定。B 卷 ADC 选择题采用 2^N 分母；[L2]PDF p9 又有 2^N-1 的端点映射，考试中应在计算前注明口径。

A 卷三· 2：Y_3 的一个下标笔误

p4 首行参考式写 $Y_3=B_3+B_2B_0+B_3B_1$，其中最后一项应为 B_2B_1。输入 $B_3B_2B_1B_0$=0110 时，原错误式为 0，但余 3 码为 1001，Y_3 应为 1；后文 MUX 推导已使用正确的 B_2B_1。

B 卷三· 2：实例化语法与文件页数

参考 TB 中 CIRCUIT (X,CLK,Y) 缺少实例名；应写 CIRCUIT dut(...)，端口顺序依 DUT 声明，推荐具名连接。封面“共 8 页”与实际 9 页不一致，练习时不要遗漏 p9 附录。

来源：[C]p2–4；[A]p1、p4；[B]p1、p8；[L2]p9。未逐项提及的参考答案不等于已经获正式认证。

30 考前速查与交卷清单

一页核心关系

主题	需要立即写出的关系
定宽补码取负	全位取反加 1，保留 n 位
补码范围	-2^{n-1} 至 $2^{n-1}-1$
偶校验	p=所有信息位的异或
ADC 等宽区间	$\Delta=VFS/2^N$；D=floor(Vin/Δ)
输入端分辨率	Δ/G
噪声/扇出	NMH=VOHmin−VIHmin；NML=VILmax−VOLmax；扇出取最小电流比
标准式	F=Σm(S)=ΠM(U−S)；F'=ΠM(S)
对偶	$F^D(x)=F'(x')$
SOP 去冒险	AB+A'C 补 BC
POS 去冒险	(A+B)(A'+C) 补 (B+C)
低有效译码	最小项对应输出接 NAND
4:1 MUX	按 S_1S_0=00/01/10/11 分别求 $D_0…D_3$
DFF	有效沿 $Q^+=D$，所有位同时更新
最少触发器	一般 M 状态 ceil($\log_2 M$)
Johnson	n 位标准循环 2n，未用 2^n-2n
194 右移	$(Q_0^+,Q_1^+,Q_2^+,Q_3^+)=(DR,Q_0,Q_1,Q_2)$
建立/保持	T≥tCQmax+tcombmax+setup；tCQmin+tcombmin≥hold

最后五分钟

形式：题目要标准式、最简式、与或式、或与式，是否交对形式？每张表、K 图是否标明位序？

器件：使能值、低有效输出、引脚 A/C 的位权、CLK 有效沿和清零同步性是否正确？电路图是否漏常量与时钟？

约束：default 是否保留？只有明确无关输入才填 d？所有次态位是否同时使用旧 Q？

验证：冒险的固定变量、变化变量及类型是否写清？未用状态有无闭环？序列是否按指定输出端与顺序读出？

算术：是否保留定宽结果与进位？CF 与 OF 是否混淆？ADC 单位与分母口径是否写明？

本页汇总前文规则，具体条件与来源见对应主题页。

31 自测：先遮住下一页答案

每题写出必要步骤。建议 25–35 分钟完成，用于发现知识缺口，不作为预测卷。

1. 用 8 位补码表示 −37。1110 1011_2 按 8 位补码解释是多少？

2. 8 位 0111 1111+0000 0001 的 SF、CF、OF 分别是多少？

3. 将 $(59)_{10}$ 写成 8421BCD、课程 5421BCD 和余 3 码。信息位 11010110 的偶校验位是多少？

4. 8 位 ADC，满量程 4V，前级增益 10，采用等宽区间截断。输入传感信号为 0.125V 时，ADC 数字输出是多少？传感器端分辨率是多少？

5. F(A,B,C)=Σm(1,3,5,7)。给出最简式、F' 的最大项列表、F^D 的最简式。

6. F=AB+A'C。列出静态冒险的固定输入和变化输入、类型以及冗余项。

7. 用低有效输出的 3-8 译码器实现 F(A,B,C)=Σm(1,2,6)，其中地址 CBA 的高位对应题目 A。写出引脚和输出门的连接。

8. F(A,B,C)=Σm(1,2,6,7)，4:1 MUX 选择端 S_1=A、S_0=B。求 D_0、D_1、D_2、D_3。

9. $D_1=Q_0$、$D_0=Q_1'$，同步 DFF，初态 Q_1Q_0=00。列出四拍状态；判断是否遍历全部状态。

10. 194 右移，按 $Q_0Q_1Q_2Q_3$=1010 记状态，DR=Q_3'。下一状态是什么？

11. 某反馈状态机的有效循环是 000→001→011→000；未用状态中 100→101→100，另有 010→000、110→011、111→001。能否自启动？需要指出什么证据？

12. 一段组合 Verilog case 对 0–9 给定输出，default 全 0。能否在求最简式时把 10–15 当 d？若题干只说“输入永远为合法 BCD”又如何？

自评：错 1–4 补数制与编码；错 5–8 补组合逻辑；错 9–11 补时序；错 12 补约束阅读。任何一类仍要看答案才能做完，应先回到对应模板再刷整卷。

题目为根据讲义与真题题型编制的变式。

32 自测答案与核验要点

1. −37 的 8 位补码为 256−37=219=1101 1011。1110 1011 的无符号值为 235，补码值为 235−256=−21。

2. 结果 1000 0000，SF=1、CF=0、OF=1。两个正数相加得到负符号，有符号溢出；最高位没有产生第九位进位。

3. 8421BCD：0101 1001；5421BCD：1000 1100；余 3 码：1000 1100。两种码对 5、9 恰好相同，不能推广到所有数字。信息位有 5 个 1，偶校验位 1。

4. 放大后 1.25V；ΔADC=4/256=0.015625V；D=1.25/0.015625=80=50_{16}。传感器端分辨率 Δ/10=1.5625mV。

5. 四个最小项均为 C=1，所以 F=C；F'=$\Pi M(1,3,5,7)$；C 的对偶仍为 C，所以 F^D=C。不要把反函数与对偶函数混同。

6. B=C=1，A 变化，静态 1 冒险，补 BC。补项在 A 两条路径的交接期间维持输出为 1。

7. 地址引脚：芯片 C接题目A、B接题目B、A接题目C。G1=1、G2A_L=G2B_L=0；Y1_L、Y2_L、Y6_L 接 NAND 得 F。

8. AB=00 时输出 C；01 时输出 C'；10 时输出 0；11 时输出 1。故 D_0=C、D_1=C'、D_2=0、D_3=1，使能按附录接有效。

9. 从 00 开始：01→11→10→00。含初态共 4 个不同状态，遍历 2 位的全部状态。每拍两个 D 都从旧状态同时算出。

10. DR=1，下一状态为 (DR,Q_0,Q_1,Q_2)=1101。若直接把纸上位串向另一个方向移动，很容易错成 0101。

11. 不能自启动。100↔101 构成无效封闭环；其余未用状态能恢复不足以证明全局自启动。

12. 不能，因为 default 明确指定这些输入输出为 0；若题干另行保证合法 BCD 输入，且只要求保证该输入域内功能，则可把 10–15 当作 d，但须注明约束。

答案按题面约定核验；同义、同功能且满足约束的表达式可以等价得分。

33 资料索引与练习版说明

本指南采用的材料

标号	文件	PDF 页数
A	2024-2025-2数微MA.pdf	8
B	2025-2026-1数微MA.pdf	9
C	2025-2026-2数微MA.pdf	7
L2	数微Chap2数字逻辑的描述方式Crack.pdf	229
L3	数微Chap3组合电路设计与分析CrackRevised.pdf	252
L4	数微Chap4时序电路设计与分析Crack.pdf	125

本册“PDF p…”均指文件查看器从 1 开始的物理页码。讲义页脚常从 0 计数或有动画分步页，可能与这里相差一页或更多；优先按主题标题与 PDF 页码定位。

回讲义查漏的导航

L2：ADC p7–9；数制/有符号编码 p14–56；浮点 p57–81；BCD p90–107；码转换/七段/Gray p108–152；逻辑运算与对偶 p155–210；标志位 p212–227。

L3：标准式 p8–27；K 图/无关项/奇异单元 p31–48；译码与编码 p51–116；MUX p119–125；校验 p127–129；算术 p131–175；比较/移位 p176–201；性能/冒险 p213–248。

L4：DFF/状态描述 p7–24；寄存器 p25–31；计数与编码 p34–45；序列发生器 p48–50；序列检测/HDL p54–59；时序分析 p62–67；时序性能 p70–123。

三份纯题目版的处理原则

保留原始文件不变，另存练习版。删除答案文本、红色波形、答案卡填值、解答电路、参考 K 图与评分批注；保留题干代码、原电路图、题目给定状态表、器件附录和供填写的空白表格。

B 卷的正确选项原以红色整行标示，这些选项改回黑色，选项文字与图形完整保留。三卷维持原页数；解答页清空后可用作草稿。原题自身的缺项或题意歧义不在练习卷中改写，集中在本册第 29–30 页说明。

本指南是学习整理与独立核验材料；考试范围、术语口径与评分细则仍以当次课程说明为准。