第一章: Computer Organization and Architecture

核心要点

computer organization 和 computer architecture的比较

	可见性	设计方式
Organization	性质被系统设计者(system designer)可见	逻辑设计的一种实现(an implementation)
Architecture	性质被编程者(programmer) 可见	计算机的逻辑设计(logic design)

Transparency 基本概念

对于存在的事物或者某些性质,从一个视角来看,它们就像不存在一样。就比如说,我们知道QQ收发消息过程经过了复杂的操作,但是从用户角度来看,只看到了消息的收发,复杂的信息传递方式以及协议就好像不存在一样。

Compatibility 基本概念

兼容性包含向上兼容和向后兼容两方面的内容。向上兼容是指较为低级的计算机能够不加修改地在较为高级的计算机上运行;向后兼容指的是当前的程序可以不加修改的在未来的程序上运行。

值得注意的是,上述两种兼容性的表述仅仅针对的是同一种结构的计算机,也就 是序列机。

序列机(Sequence Machine): 相同architecture而不同organization的计算机的集合。

computer structure 和 computer functions 基本概念

- structure. 不同组分(components)之间交互的方式(the way in which the components are related to each other).
- function. structure中的每个组分的操作(the operation of each individual compoent as part of the structure).

computer function 包含如下四个方面的内容:

- 数据处理(Data Processing)
- 数据存储(Data Storage)
- 数据转移(Data Movement)
- 控制(control)

一个normal computer 的主要构成(main components)以及CPU 和CU的主要构成



第二章: Computer Evolution and Performance


核心要点

世界第一台电脑的基本情况

世界第一台通用计算机是ENIAC, 其设计制造开始于1943年,完成于1946年。其能够实现条件跳转,并且是可编程的。同时其仿照人的习惯,采取的是十进制数据存储。

冯诺依曼机的基本特征及其结构

冯诺依曼机也就是IAS计算机的结构,虽然最后宣告失败,但是冯诺依曼机的思想却广受使用,典型的冯诺依曼机由MM, ALU, I/O, CU四部分构成。如下图:



关于IAS计算机的细节以及其扩展结构的了解掌握程度?

摩尔定律

摩尔定律的最经典形式为: Numbers of transistors on a chip will double every year. 表示的是硬件发展规律的实验性结论。

典型计算机分类

- Chip Microcomputer
- Single Board Computer
- Embedded Computer
- Microcomputer

- Server
- Super Computer


以上按照其规模以及处理能力进行的典型计算机的分类。

第三章:A Top-Level View of Computer Function and Interconnection

冯诺依曼机的三个核心概念:

- 数据和指令存储在同一个可读可写内存中 (Data and instruction are stored in a single read-write memory)
- 内存中的内容通过具体位置来寻址 (The contents of the memory are addressed by location)
- 指令序列化执行 (Execution occurs in a sequence fashion)

High-level Programming Model



中断与指令周期 (Interrupt and Instruction Cycles)

指令周期是执行一条指令所需要的CPU时间,其由取指周期(Fetch Cycle)和执行周期(Execute Cycle) 两部分构成。

中断是一种允许其他模块打断CPU常规执行序列的机制 (A mechanism allowing other module to break CPU executing sequence)。

中断的优势:

- 提高了CPU的利用率
- 允许CPU执行更为重要的任务

中断的类型:

● 程序中断:溢出,除零等

● 时间片中断: 单CPU并发执行多个任务

I/O 中断:I/O 控制问题硬件失效:存储异常等

Short I/O Wait & Long I/O Wait

短时I/O中断是

中断发生程序完成的事项

第四章:Cache Memory

核心要点

内存访问的四种方式

- 顺序访问(Sequential): 从头开始,然后按照一定的顺序访问。如磁带。
- 直接访问(Direct): 每个内存块都要独立的地址,可以直接进行跳转。如光盘,磁盘。
- 随机访问(Random): 不从头开始,随即开始,access time与位置和之前位

置无关。如DRAM。

• 关联访问(Associative): 随机访问的一种,将部分内容进行比对,然后访问。如cache。

内存访问的几个关键时间

- Access Time: 将数据从内存中取出的时间(the time of getting data out of memory)
- Memory Cycle Time: access time + Address transient change time(地址顺 变时间) -- 在随机内存访问中使用.
- Transfer Rate: 每秒钟将数据换入或者换出主存单元数。

什么是Memory Hierarchy, 其根据什么执行

Memory Hierarchy 是为了权衡主存速度、价格和容量之间的矛盾而设计的。其具有external memory --> main memory --> caceh的层次结构,访问速度逐渐提升,存储容量逐渐减小。

实现内存的层级结构的实践依据是内存的局部性原理(principle of locality of reference)。

内存的局部性原理:在程序执行的过程中,CPU是对指令和数据进行批量获取的。

其理论依据为:一方面程序可能有较多的循环以及子程序,或者是以表的形式或数组的形式访问,其需要聚类的数据;另外一方面,程序和数据往往是序列化放置的,因此

Block 能够被放在 Cache的哪里

Block如何在Cache中找到

如果发生Cache中Block的缺失,哪个Block将被替换

Cache中的写机制怎么样

第五章:Internal Memory

核心要点

几种主要存储器

type	Read/write	Erasable or not	Write mechanism	volatile
RAM	Read&write	Electronic, byte	Electronic	yes
ROM	Read only	×	Mask bit	non
PROM	Read only	×	Electronic	non
EPROM	Few write many read	ultraviolet radiation, chip	Electronic	non
Flash memory	Many write many read	Electronic, block	Electronic	non
EEPROM	Many write many read	Electronic, block	Electronic	non

SRAM与DRAM差异性

Static Random-Access Memory & Dynamic Random-Access Memory.

	SRAM	DRAM
共同点	volatile memory	
价格	便宜	
密度	Dense	
制造难度	易于制造	
存储单元大小	更大	
速度	更快	
材料	Cache	MM

EPROM 与 Flash Memory差异性

EPROM means Erasable Programmable ROM.

	EPROM	Flash Memory
价格	昂贵	更贵
 擦除模式	完全擦除	 块擦除

SDRAM概念及其应用领域

SDRAM是指Synchronous DRAM, 也就是同步动态随机访问存储器。 其应用领域如何描述?

Parallel DRAM 技术

single bank multiple words, multibank multiple words技术,通常在大型计算机中使用。

基于已知RAM和ROM的主存扩展和主存与CPU物理连接

这篇博客将主要讨论的是如何利用已知的RAM和ROM对主存进行扩展以及主存与 CPU进行物理连接。

基于已知RAM和ROM的字扩展与位扩展

由于RAM与ROM实现的字扩展与位扩展大致相同,因此以下仅仅针对RAM进行分析。


首先来明确以下什么是字扩展,什么是位扩展。假设某RAM是256K × 16bit的,那么如果我们将其扩展为512K × 16bit,那么就称之为字扩展;如果将其扩展为256K × 32bit,那么就是位扩展。如果同时需要进行字扩展和位扩展,首先将进行位扩展,然后再进行字扩展,详情在后面的内容中进行具体分析。

以下将以1K×8bitRAM为例来说明如何进行字扩展和位扩展。

位扩展

目标,将1K×8bitRAM扩展为1K×16bitRAM

我们如果需要进行位扩展,那么直接将其输入并联,然后输出串联,CS使能控制 并联即可。如图所示:




字扩展

目标,将1K×8bitRAM扩展为2K×8bitRAM。

我们知道,原RAM共有10根数据线(2**10=1K),如果将其扩展为2K,那么需要增加一根数据线,同时明确需要两个原始的RAM进行扩展。我们可以通过一个选择逻辑来实现最高位的选择操作,然后关于其输出直接设置并行即可。


如图所示:



混合扩展

对于既要进行字扩展,又要进行位扩展的情况,我们首先使用除法计算出需要的 RAM的数量,然后首先进行位扩展,将位扩展得到的原件逻辑上封装为一个整 体,接着对这个整体进行字扩展。

如果字扩展的选择逻辑较为复杂,则可以使用译码器进行选择,将1K×8bitRAM扩展为4K×16bit的实现如图所示:



主存与CPU的物理连接设计

主存与CPU的物理连接设计是该部分的一个主要难点。主要难的是地址的初始位选择。

其选择的思路如下所示:

决定主存的容量

通过需要的area来计算得到主存的容量

选择芯片

根据得到的主存容量选择合适的芯片,系统线使用ROM,用户线使用RAM


挂载CPU地址线

合理地使用ROM和RAM进行主存和CPU之间的物理连接

关于主存与CPU的物理连接设计将依据PPT内容进行分析:


An Example of CPU-Memory

- Suppose CPU has 16 address lines, 8 data lines. MREQ is used for access memory control, WR is read/write control. Now, we have following chips:
 - 1K×4 RAM;4K ×8 RAM; 8K ×8 RAM;
 - 2K ×8 ROM; 4K ×8 ROM; 8K ×8 ROM;
 - 74LS138 decoder and all kinds of gates, as figure.
 - Please draw the diagram of CPU connecting memory, condition
 - 1. 6000H~67FFH is system are 6800H~6BFFH is user area;
 - 2. select reasonable chips, how many chips used, respectively? http://blog.csdn.net/wil



Solutions

- First step: memory capacity determination
- System area: 67FFH-6000H=7FFH→2K
 - Data unit length: 8bit
 - 2K×8 ROM
- User area: 6BFFH-6800H=3FFH→1K
 - 1K×8 RAM http://blog.csdn.net/williamyi96
- Second step: select chips
 - One 2K×8 ROM
 - Two 1K ×4 RAM (parallel connection)
- Third step: allocate CPU address lines
 - A0~A10 of CPU connect addresses of ROM
 - A0~A9 connect two chips of RAM address lines
 - Left high bits and MREQ are used for chip selection http://blog.csdn.net/williamyi96



第六章: External Memory

核心要点

Organization of Disk System

Disk Performance Parameters

Common characteristics of RAID and different applications of different RAID levels


Types of optical memory

第七章:Input/Output

核心要点

Functions of I/O Module

I/O module structure



Input Output Modes

What is 82c59a

Intel 82C59A 是个中断控制器芯片,CPU和设备之间通过该控制器进行通信。关于其需要掌握到的程度。

DMA & channel

SCSI

Firewire

第九章: Computer Arithmetric

核心要点

Complement representation and arithmetic of signed binary

Negatee

+-x/ of integer

Float point representation and arithmetic

第十章: Instruction Sets: Characteristics and Functions

核心要点

Relationships between Instruction set, CPU and high-level language

Instruction types

What is 0 address instruction?

Which are types of operands?

Which are types of operations?

Shift

MMX Instructions and applications

Data types

Functions of MMX instructions

第十一章:Instruction Sets: Addressing Modes and Formats

核心要点

Common addressing modes

PII addressing modes

PII instruction format

第十二章:CPU Structure and Function

核心要点

Internal structure of CPU

Register organization

Pipelining

How to process the branches

第十三章: Reduced Instruction Set Computers

核心要点

Characteristics of RISC computer

Large registers & Organization of registers

Optimized pipelining

第十四章: Instruction Level Parallelism and Superscalar Processors

核心要点

What is superscalar? Which elements may limit its performance? How to improve the performance?

Instruction-issue Policy

Register Renaming

Superscalar organization of PII & P4

第十六章: Control Unit Operation

核心要点

Concept of micro operation

Model and organization of control unit

Implementing modes of CU

第十七章: Micro-programmed Control

核心要点

Concepts

- Microinstruction
- Microprogram
- Firmware
- Control word

Key elements of the control unit

Where does address of control memory come from

Basic tasks of microprogrammed control unit

第十八章: Parallel Processing

核心要点

Taxonomy of parallel processor architecture

SMP

- Characteristics
- Organization modes
- OS

MESI protocol

###Clusters

- Configurations
- Applications
- OS

NUMA

- Organization
- Memory access

Application of Supercomputer and Vector or array computer and Chaining Technique