

多功能电子表设计报告

组员： 61524334 杨天宇、61524C11 杨屹立

2026 年 9 月 15 日

目录

1 题目分析	2
1.1 设计任务与要求	2
1.2 功能需求分析	2
1.3 输入、输出与约束条件	2
2 模块设计	2
2.1 时钟分频模块设计	2
2.2 按键消抖模块设计	3
2.3 时间计数模块设计	4
2.4 日期计数模块设计	4
2.5 闹钟模块设计	5
2.6 倒计时模块设计	5
2.7 控制单元模块设计	6
2.8 数码管显示模块设计	8
2.9 LED 提醒模块设计	8
3 系统流程图与状态设计	9
3.1 系统流程图	9
3.2 状态设计	10
4 仿真验证	11
4.1 数码管动态扫描验证	11
4.2 日期自动进位验证	11
4.3 倒计时结束提示验证	11
4.4 闹钟二次提醒验证	12
4.5 闹钟确认关闭验证	12
5 板级验证	12
5.1 页面显示与切换验证	12
5.2 倒计时结束提示验证	13
5.3 闹钟提醒与确认关闭验证	13
5.4 全局复位验证	13
6 分工说明	14
A 附件说明	14

1 题目分析

1.1 设计任务与要求

本题要求在 HX7A75C FPGA 开发板上设计一台多功能电子表。系统应充分使用 4 个按键、4 个开关、数码管和 LED，实现**时间、日期、闹钟和倒计时**等功能。

1.2 功能需求分析

- 时间以时、分、秒显示并**连续计数**，日期自动进位，能够识别**大小月和闰年**。
- 支持时间、日期、3 组闹钟和倒计时的**查看与修改**；修改字段以闪烁方式提示。
- 闹钟到时后 LED 闪烁提醒 5 秒；用户可解除提醒，未解除时等待 10 秒后**再次提醒**。
- 倒计时支持设定、启动、暂停和继续；归零后 LED 闪烁约 5 秒，形成**结束提醒**。

1.3 输入、输出与约束条件

- 输入为 50 MHz 板载时钟、4 个**低电平有效按键**和 4 个功能开关。
- 输出为 8 位数码管的段选、位选信号以及 1 路 LED 提醒信号。
- 按键需要**消抖**；数码管采用**动态扫描**显示，编辑时仅闪烁当前字段。
- 系统仅使用规定的板载输入、输出资源，并满足开发板的管脚和电平约束。

2 模块设计

2.1 时钟分频模块设计

时钟分频模块将 50 MHz 系统时钟转换为单周期宽度的 **1 Hz 使能脉冲**，为计时逻辑提供统一节拍。

表 1: 时钟分频模块接口

方向	信号	位宽	功能
输入	clk	1	系统时钟
输入	rst	1	复位信号
输出	tick_1s	1	每秒产生一个时钟周期的高脉冲




图 1: 时钟分频模块流程图

2.2 按键消抖模块设计

按键消抖模块先对四路低电平有效按键进行**两级同步**，再判断输入是否持续稳定。确认按下后只输出一个**时钟周期脉冲**，避免机械抖动造成重复操作。

表 2: 按键消抖模块接口

方向	信号	位宽	功能
输入	clk	1	系统时钟
输入	rst	1	复位信号
输入	key	4	四路原始按键信号，按下为低电平
输出	key_pulse	4	四路按键按下脉冲




图 2: 按键消抖模块流程图

2.3 时间计数模块设计

时间计数模块保存当前时、分、秒。查看模式下按 1 秒节拍计数，跨越 **23:59:59** 时产生日期进位脉冲；修改模式下根据字段选择完成加减并在字段范围内回绕。

表 3: 时间计数模块接口

方向	信号	位宽	功能
输入	clk, rst	各 1	系统时钟与复位信号
输入	tick_1s	1	1 秒计时使能脉冲
输入	edit_enable	1	时间修改使能
输入	edit_field	2	选择小时、分钟或秒字段
输入	add, sub	各 1	当前字段加一、减一脉冲
输出	hour, minute, second	各 6	当前时、分、秒
输出	day_tick	1	跨日時输出的单周期脉冲

2.4 日期计数模块设计

日期计数模块保存 2000–2099 年范围内的年、月、日。模块根据月份和年份计算**当月天数**，用于自然进位和修改后的日期修正。

表 4: 日期计数模块接口

方向	信号	位宽	功能
输入	clk, rst	各 1	系统时钟与复位信号
输入	day_tick	1	时间模块产生的跨日脉冲
输入	edit_enable	1	日期修改使能
输入	edit_field	2	选择年、月或日字段
输入	add, sub	各 1	当前字段加一、减一脉冲
输出	year	7	年份后两位，范围为 0–99
输出	month	4	月份，范围为 1–12
输出	day	6	日期，范围由当月天数决定




图 3: 时间计数模块流程图




图 4: 日期计数模块流程图

2.5 闹钟模块设计

闹钟模块保存三组闹钟时间，并比较当前时间。匹配后先提醒 5 秒；若未解除，则等待 10 秒再提醒 5 秒，随后结束本次提醒。

表 5: 闹钟模块接口

方向	信号	位宽	功能
输入	clk, rst, tick_1s	各 1	系统时钟、复位与 1 秒脉冲
输入	hour, minute, second	各 6	当前时间
输入	alarm_enable	1	闹钟总使能
输入	edit_enable, edit_field	1、2	修改使能及小时/分钟字段选择
输入	add, sub	各 1	当前字段加一、减一脉冲
输入	alarm_select	2	选择第 1-3 组闹钟
输入	acknowledge	1	解除当前提醒
输出	alarm_hour0/1/2	各 6	三组闹钟的小时值
输出	alarm_minute0/1/2	各 6	三组闹钟的分钟值
输出	alarm_trigger	1	闹钟提醒有效信号

2.6 倒计时模块设计

倒计时模块保存分钟和秒。修改时字段独立回绕；运行时每秒减一，归零后保持在 00:00，并输出持续约 5 秒的完成信号。

表 6: 倒计时模块接口

方向	信号	位宽	功能
输入	clk, rst, tick_1s	各 1	系统时钟、复位与 1 秒脉冲
输入	countdown_enable	1	倒计时运行使能
输入	edit_enable, edit_field	1、2	修改使能及分钟/秒字段选择
输入	add, sub	各 1	当前字段加一、减一脉冲
输出	minute, second	各 6	倒计时剩余分钟与秒
输出	countdown_finish	1	归零后的 5 秒提醒信号




图 5: 闹钟模块流程图




图 6: 倒计时模块流程图

2.7 控制单元模块设计

控制单元解释按键和修改开关，维护当前页面、编辑字段及闹钟组号，并把各功能数据整理成数码管显示数据。该模块同时生成各数据模块的加减脉冲和闹钟解除脉冲。

表 7: 控制单元模块接口

方向	信号	位宽	功能
输入	clk, rst	各 1	系统时钟与复位信号
输入	key_pulse	4	KEY1–KEY4 的消抖后脉冲
输入	sw_edit_enable	1	查看/修改模式开关
输入	hour, minute, second	各 6	当前时间
输入	year, month, day	7、4、6	当前日期
输入	alarm_hour0/1/2, alarm_minute0/1/2	各 6	三组闹钟时间
输入	countdown_minute, countdown_second	各 6	倒计时剩余时间
输入	alarm_active	1	当前是否正在闹钟提醒
输出	time_add/sub, date_add/sub, alarm_add/sub, countdown_add/sub	各 1	各模块的字段加减脉冲
输出	edit_enable, edit_field	1、2	修改使能和当前字段
输出	alarm_select, alarm_ack	2、1	闹钟组选择和解除脉冲
输出	display_mode	2	时间、日期、闹钟或倒计时页面
输出	display_data, blink_mask	32、8	八位显示数据与闪烁位掩码




图 7: 控制单元模块流程图

2.8 数码管显示模块设计

数码管显示模块把 32 位显示数据拆分为 8 个四位显示字段并**动态扫描**。段码和位选均为**低有效**；切换显示位前先关闭全部位选，避免多位同时导通产生残影。

表 8: 数码管显示模块接口

方向	信号	位宽	功能
输入	clk, rst	各 1	系统时钟与复位信号
输入	display_data	32	八个 4 位显示数据, F 表示空白
输入	blink_mask	8	指定需要闪烁的数码位
输出	seg	8	低电平有效的段选信号
输出	dig	8	one-cold 低电平有效位选信号

2.9 LED 提醒模块设计

LED 模块在触发信号有效时进行分频翻转，使 LED 以约 **1 Hz** 的频率闪烁；触发结束后立即熄灭。

表 9: LED 提醒模块接口

方向	信号	位宽	功能
输入	clk	1	系统时钟
输入	rst	1	复位信号
输入	trigger	1	闹钟或倒计时提醒信号
输出	led_out	1	LED 闪烁输出




图 8: 数码管显示模块流程图




图 9: LED 提醒模块流程图

3 系统流程图与状态设计

3.1 系统流程图




图 10: 系统顶层流程与状态变量设计

3.2 状态设计

系统交互状态由**页面状态** `display_mode`、**查看/修改状态** `edit_enable`、修改字段 `edit_field` 和闹钟组号 `alarm_select` 共同决定。开关用于控制系统工作状态，按钮用于在当前状态下切换页面、选择字段或修改数据。

开关的上下方向均以**数码管正放**为准。

表 10: 开关与系统状态

控件	向上（逻辑 0）	向下（逻辑 1）	状态作用
SW1	关闭闹钟并停响	开启三组闹钟	闹钟使能
SW2	暂停倒计时	运行倒计时	倒计时使能
SW3	查看状态	修改状态	字段闪烁，时间停走
SW4	KEY4 确认闹钟	KEY4 全局复位	选择 KEY4 功能
SW6	双色 LED	八位数码管	硬件输出选择

表 11: 按键在不同状态下的功能

按键	查看状态	修改状态	补充说明
KEY1	时间 → 日期 → 闹钟 → 倒计时	循环切换字段	进入修改时选择首字段
KEY2	闹钟页选择上一组	当前字段加 1	上限回绕
KEY3	闹钟页选择下一组	当前字段减 1	下限回绕
KEY4	SW4 向上：确认闹钟；SW4 向下：全局复位		不关闭倒计时提示

表 12: 页面状态与修改字段

页面状态	数码管格式	修改字段顺序	查看状态下的操作
时间（00）	__HHMMSS	时 → 分 → 秒	无
日期（01）	20YYMMDD	年 → 月 → 日	无
闹钟（10）	_nHHMM__	时 → 分	KEY2/KEY3 切换闹钟组
倒计时（11）	____MMSS	分 → 秒	无

将 SW3 重新拨至向上即可退出修改状态，修改结果立即保留，不需要确认键。各字段独立循环加减，不向相邻字段进位或借位。全局复位可由 SW4 向下后按 KEY4 触发，也可同时按下四个按键触发。

4 仿真验证

采用 Vivado 2023.2 的 XSIM 进行行为级仿真。测试平台将 CLOCKS_PER_SECOND 设为 10 以缩短仿真时间，因此 1 个逻辑秒对应 100 ns，5 个逻辑秒对应 500 ns。

4.1 数码管动态扫描验证

图 11 中，segment_test_seg 依次输出 c0、f9、a4、b0、99、92、82 和 f8，对应数字 0~7。位选信号 segment_test_dig 以低有效 one-cold 方式轮换，中间插入 ff 全灭状态；segment_seen 最终为 ff，说明 8 个数字均已检查。




图 11: 数码管段码译码与动态扫描仿真结果

4.2 日期自动进位验证

图 12 中，日期由 1e、1f 递增至 01，月份由 1 变为 2，验证 1 月末进位。图 13 中，年份保持为 1c，日期由 1c、1d 进位至 01，月份由 2 变为 3，验证闰年 2 月 29 日进位。




图 12: 1 月末日期自动进位仿真结果




图 13: 闰年 2 月 29 日自动进位仿真结果

4.3 倒计时结束提示验证

图 14 中，倒计时由 00:01 变为 00:00 后，countdown_test_finish 保持有效 5 个逻辑秒；在此期间 countdown_test_led 连续翻转，完成结束提醒。




图 14: 倒计时结束提示与 LED 闪烁仿真结果

4.4 闹钟二次提醒验证

图 15中, alarm_test_trigger 首次有效后自动撤销, 等待 10 个逻辑秒后再次有效, 验证闹钟的二次提醒流程。




图 15: 闹钟首次提醒、等待与二次提醒仿真结果

4.5 闹钟确认关闭验证

图 16中, alarm_test_ack 产生确认脉冲后, alarm_test_trigger 随即清零, 验证用户确认后可关闭当前提醒。




图 16: 闹钟确认关闭仿真结果

5 板级验证

系统在 HX7A75C FPGA 开发板上验证, 板载 50 MHz 时钟接入 clk。clock.xdc 完成 4 个低电平有效按键、4 个拨码开关、八位数码管与 LED1 的管脚约束。使用 Vivado 2023.2 生成并下载 clock_top.bit。以数码管正放为准, 验证时将 SW6 拨下连接数码管, SW1–SW4 初始拨上。

5.1 页面显示与切换验证

图 17给出时间、日期、闹钟和倒计时页面的实际显示结果。按 KEY1 可在四个页面间循环切换, 显示内容与设计格式一致。




图 17: 四个页面的板级显示结果

5.2 倒计时结束提示验证

倒计时页面进入修改模式后可设置初值；退出修改模式并启动后，数码管递减至 00:00，LED1 亮起并闪烁，结果如图 18所示。




图 18: 倒计时设置与结束提醒的板级验证

5.3 闹钟提醒与确认关闭验证

将闹钟设置为 00:01 并开启闹钟后，首次提醒、二次提醒及 KEY4 确认关闭的板级结果如图 19所示。




图 19: 闹钟提醒与确认关闭的板级验证

5.4 全局复位验证

全局复位由 SW4 拨下后按 KEY4 触发。图 20 在同一行展示复位前、显示全灭、恢复扫描和复位完成四个状态。




图 20: 全局复位的板级状态变化过程

6 分工说明

表 13: 分工说明

序号	组员	负责内容
1	杨天宇	分频器、按键消抖、时间模块、日期模块、仿真验证
2	杨屹立	闹钟模块、倒计时模块、控制模块、数码管模块、LED 模块
3	共同	约束文件、板级验证

A 附件说明

本报告与源代码一同压缩提交。

表 14: 源代码文件表

序号	文件名称	说明
1	clk_div.v	Verilog: 时钟分频模块
2	key_driver.v	Verilog: 按键消抖模块
3	time.v	Verilog: 时间计数模块
4	date.v	Verilog: 日期计数模块
5	alarm.v	Verilog: 三组闹钟模块
6	countdown.v	Verilog: 倒计时模块
7	control_unit.v	Verilog: 控制模块
8	digital_tube.v	Verilog: 数码管显示模块
9	led.v	Verilog: LED 提醒模块
10	clock_top.v	Verilog: 顶层模块
11	clock_tb.v	仿真: 系统测试代码
12	clock.xdc	约束: 管脚与电平配置