

## 数字电子技术基础知识点总结，包含习题！

- 
- 
- 第一章、数制和码制
  - - 一、常用的数制及其转换
    - 二、不同数制间地转换
    - 三、二进制算术运算
    - 四、几种常用的编码
    - 五、部分习题及小结
- 第二章、逻辑代数基础
  - - 一、三种基本运算
    - 二、逻辑代数的基本公式
    - 三、逻辑代数的基本定理
    - 四、逻辑函数及其描述方法
    - 五、逻辑函数的化简方法
    - 六、具有无关项逻辑函数的化简方法
    - 七、部分习题及小结
- 第三章、门电路（可以不看~）
  - - 一、概述
    - 二、半导体二极管
    - 三、CMOS门电路
    - 四、TTL门电路
- 第四章、组合逻辑电路
  - - 一、概述
    - 二、组合逻辑电路的分析方法
    - 三、组合逻辑电路的基本设计方法
    - 四、常用的组合逻辑电路模块
    - 五、组合逻辑电路中的竞争-冒险
    - 六、部分习题及小结
- 第五章、半导体存储电路
  - - 一、概述
    - 二、SR锁存器
    - 三、触发器

- 四、按逻辑功能触发器的分类
  - 五、寄存器
  - 六、存储器
  - 七、部分习题及小结
  - 第六章、时序逻辑电路
  - - 一、概述
    - 二、时序逻辑电路的分类
    - 三、时序逻辑电路的分析方法
    - 四、若干常用的时序逻辑电路
    - 五、时序逻辑电路的设计方法
    - 六、部分习题和小结
  - 第七章、脉冲波形的产生和整形电路
  - - 一、施密特触发电路
    - 二、单稳态电路
    - 三、多谐振荡电路
    - 四、555定时器及其应用
    - 五、部分习题
  - 第八章、数-模和模-数转换
  - - 一、D/A转换器的电路结构和工作原理
    - 二、D/A转换器的转换精度和转换速度
    - 三、A/D转换器的电路结构和工作原理
    - 四、取样-保持电路
    - 五、A/D转换器的转换精度和转换速度
    - 六、部分习题
- 

近期重新学习[数字电子技术基础](#)，知识点有些多，读者也是边学习边整理，如文中有出现错误，欢迎指正！要是是习题的问题，希望各位认真思考后再提问，谢谢！

教材为阎石老师版本，第六版，全文按照教材顺序进行。

如若想系统学习，这边建议B站或慕课，[清华大学](#)王红老师主讲版本或者西安工业大学版本。

因为课本就叫[数字电子技术基础](#)，这里多补充一下~

数字电路：就是对数字信号进行产生、存储、传输、变换、运算以及处理的电子电路。

数字电路的优点：

- 1、精确度较高
- 2、有较强的稳定性、可靠性和抗干扰能力

- 3、具有算术运算能力和逻辑运算能力，可以进行逻辑推理和逻辑判断
- 4、电路结构简单，便于制造和集成

## 第一章、数制和码制

printf("当前数电学习进度0%。\\n");

**ps:温馨小提示哦 不要放到收藏夹积灰了，该学学就立刻学，学完取消收藏换下一个学~**

### 一、常用的数制及其转换

#### 1. 二进制 (B)

比如:  $(1111) = 15$  (十进制)

#### 2. 十进制 (D)

比如:  $19 = 10011$  (二进制)

#### 3. 八进制 (O)

比如:  $12 = 10$  (十进制)

#### 4. 十六进制(H)

比如:  $2A = 42$  (十进制)

### 二、不同数制间地转换

#### 1. 二进制转其它进制

##### 【二进制转十进制】

$$(01101)_2 = 0 \times 2^4 + 1 \times 2^3 + 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 = 13$$

CSDN@001X姑娘

##### 【二进制转八进制和十六进制】

$$\begin{array}{c}
 (1110.0111)_2 \\
 \downarrow \\
 (001\ 110.\ 011\ 100)_2 \\
 \downarrow\ \downarrow\ \downarrow\ \downarrow \\
 (1\ 6.\ 3\ 4)_8
 \end{array}$$

$$\begin{array}{c}
 (1110.0111)_2 \\
 \downarrow\ \downarrow \\
 (E.\ 7)_{16}
 \end{array}$$

CSDN @001X姑娘

### 【小数二进制转十进制】

$$\begin{aligned}
 (101.011)_2 &= 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} + 1 \times 2^{-3} \\
 &= 5.375
 \end{aligned}$$

CSDN @001X姑娘

## 2. 十进制转其它进制

### 【十进制转二进制和十六进制】

$$\begin{array}{rcl}
 (2) & 2 \overline{) 127} & \dots\dots\dots \text{余数} = 1 = k_0 \\
 & 2 \overline{) 63} & \dots\dots\dots \text{余数} = 1 = k_1 \\
 & 2 \overline{) 31} & \dots\dots\dots \text{余数} = 1 = k_2 \\
 & 2 \overline{) 15} & \dots\dots\dots \text{余数} = 1 = k_3 \\
 & 2 \overline{) 7} & \dots\dots\dots \text{余数} = 1 = k_4 \\
 & 2 \overline{) 3} & \dots\dots\dots \text{余数} = 1 = k_5 \\
 & 2 \overline{) 1} & \dots\dots\dots \text{余数} = 1 = k_6 \\
 & 0 &
 \end{array}$$

故得到  $(127)_{10} = (1111111)_2$ 。

$$\begin{aligned}
 (1111111)_2 &= (0111\ 1111)_2 \\
 &\downarrow\ \downarrow \\
 &= (7\ F)_{16}
 \end{aligned}$$

CSDN @001X姑娘

### 【十进制含有小数点的转换为二进制和十六进制】



|                                                                                                                                                                                                                                                                                                                                                                                          |                                                                                                                                                                                                                                                                                                                                                                                                                                |
|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| $  \begin{array}{rcl}  2 \overline{) 25} & \cdots \cdots \cdots & \text{余数} = 1 = k_0 \\  2 \overline{) 12} & \cdots \cdots \cdots & \text{余数} = 0 = k_1 \\  2 \overline{) 6} & \cdots \cdots \cdots & \text{余数} = 0 = k_2 \\  2 \overline{) 3} & \cdots \cdots \cdots & \text{余数} = 1 = k_3 \\  2 \overline{) 1} & \cdots \cdots \cdots & \text{余数} = 1 = k_4 \\  & & 0  \end{array}  $ | $  \begin{array}{rcl}  0.7 & & \\  \times 2 & & \\  \hline  1.4 & \cdots \cdots \cdots & \text{整数部分} = 1 = k_{-1} \\  0.4 & & \\  \times 2 & & \\  \hline  0.8 & \cdots \cdots \cdots & \text{整数部分} = 0 = k_{-2} \\  0.8 & & \\  \times 2 & & \\  \hline  1.6 & \cdots \cdots \cdots & \text{整数部分} = 1 = k_{-3} \\  0.6 & & \\  \times 2 & & \\  \hline  1.2 & \cdots \cdots \cdots & \text{整数部分} = 1 = k_{-4}  \end{array}  $ |
|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|

故得到  $(25.7)_{10} = (11001.1011)_2$ 。再转换为十六进制,得到

$$(11001.1011)_2 = (0001\ 1001.1011)_2$$

$$\begin{array}{ccc}
 \downarrow & \downarrow & \downarrow \\
 = ( & 1 & 9. & B )
 \end{array}$$

CSDN@001X姑娘

### 3. 八进制转其它进制

八进制其它非二进制时需要化为十进制,再从十进制出发转换为其它进制,方法与上面的例题同。

### 4. 十六进制转其它进制

十六进制转为其它进制时思想与八进制同。

**总结一下进制的转换就是：小转大乘R取整—大转小除R取余**

## 三、二进制算术运算

### 1. 原码、反码、补码的概念

原码：加一个符号位,其1表示负数,0表示正数 (如+1000=01000; -1000=11000)

反码：正数反码和原码一样,负数除去符号位都取反 (如 (-1000) =10111)

补码：正数和原码一样,负数在其反码的基础上加1 (如 (-1000) =11000)

**总结：“即正数原码、反码和补码都一样,负数的反码除去符号位都取反,补码在其反码的基础上再加1即可”**

### 2. 减法运算

例：1101-1011

【注：一般不会用这种形式考，而是给出11-8类似的形式，让你用补码进行计算，其做题方法化为二进制，正负数补码形式进行相应的计算即可。】

(4) 因为和的绝对值小于  $2^4$ ，故可用五位二进制补码(符号位加4位有效数字)表示两个加数。1101 的补码为 01101，-1011 的补码为 10101。

CSDN @001X姑娘

$$\begin{array}{r} 01101 \\ + 10101 \\ \hline 00010 \end{array}$$

CSDN @001X姑娘

【遵循逢二进一的原则，计算机内部没有减法，都是利用补码原理进行减法运算】

### 3. 加法运算

例：1010+0011

(1) 因为和的绝对值小于  $2^4$ ，故可采用5位的二进制补码(符号位加4位有效数字)表示两个加数。1010 的补码为 01010，0011 的补码为 00011。

$$\begin{array}{r} 01010 \\ + 00011 \\ \hline 01101 \end{array}$$

得到和的补码为 01101。符号位等于0，和为正数。

CSDN @001X姑娘

其中涉及到乘法、除法运算的可能性很低很低，如有涉及，一般出现在计算机组成原理中，所以没有整理关于乘除法的知识点，如有需要，评论区留言即可。


## 四、几种常用的编码

### 1. 常见的十进制编码

【8421码比较普通不做多余解释；余3码就是从0011（也就是3）开始，依次加一，2421码是把总数小于等于4的以0开头，总数大于4的以1开头；5211码是把小于5的以0开头，大于5的以1开头，余3循环码解释如下图：】

| 十进制数 | 编码种类 | 8421 码<br>(BCD 代码) | 余 3 码   | 2421 码  | 5211 码  | 余 3 循环码 |
|------|------|--------------------|---------|---------|---------|---------|
| 0    |      | 0 0 0 0            | 0 0 1 1 | 0 0 0 0 | 0 0 0 0 | 0 0 1 0 |
| 1    |      | 0 0 0 1            | 0 1 0 0 | 0 0 0 1 | 0 0 0 1 | 0 1 1 0 |
| 2    |      | 0 0 1 0            | 0 1 0 1 | 0 0 1 0 | 0 1 0 0 | 0 1 1 1 |
| 3    |      | 0 0 1 1            | 0 1 1 0 | 0 0 1 1 | 0 1 0 1 | 0 1 0 1 |
| 4    |      | 0 1 0 0            | 0 1 1 1 | 0 1 0 0 | 0 1 1 1 | 0 1 0 0 |
| 5    |      | 0 1 0 1            | 1 0 0 0 | 1 0 1 1 | 1 0 0 0 | 1 1 0 0 |
| 6    |      | 0 1 1 0            | 1 0 0 1 | 1 1 0 0 | 1 0 0 1 | 1 1 0 1 |
| 7    |      | 0 1 1 1            | 1 0 1 0 | 1 1 0 1 | 1 1 0 0 | 1 1 1 1 |
| 8    |      | 1 0 0 0            | 1 0 1 1 | 1 1 1 0 | 1 1 0 1 | 1 1 1 0 |
| 9    |      | 1 0 0 1            | 1 1 0 0 | 1 1 1 1 | 1 1 1 1 | 1 0 1 0 |
| 权    |      | 8 4 2 1            |         | 2 4 2 1 | 5 2 1 1 |         |

【从0010开始，沿着箭头的方向走完十个二进制就是对应着的十进制，注意注意，这里的排列是00 01 11 10（和后续学卡诺图化简排列布局相似，而不是00 01 10 11这种形式！）】




## 2. 格雷码

表 1.5.2 4 位格雷码与二进制代码的比较

| 编 码 顺 序 | 二 进 制 代 码 | 格 雷 码 |
|---------|-----------|-------|
| 0       | 0000      | 0000  |
| 1       | 0001      | 0001  |
| 2       | 0010      | 0011  |
| 3       | 0011      | 0010  |
| 4       | 0100      | 0110  |
| 5       | 0101      | 0111  |
| 6       | 0110      | 0101  |
| 7       | 0111      | 0100  |
| 8       | 1000      | 1100  |
| 9       | 1001      | 1101  |
| 10      | 1010      | 1111  |
| 11      | 1011      | 1110  |
| 12      | 1100      | 1010  |
| 13      | 1101      | 1011  |
| 14      | 1110      | 1001  |
| 15      | 1111      | 1000  |

【解释如下】

【从0000开始，沿着箭头的方向对应着相应的二进制，和余3循环码记忆相似，不过一个是从0011开始，而另一个是从0000开始，这点务必注意!!!】



## 五、部分习题及小结

```
printf("当前数电学习进度1%.\n");
```

【第一章考点分为三个模块：数制转换；原码、反码、补码转换；二进制补码运算，没有其它难点，所以复习时只需牢固掌握基础计算即可。题不用做很多，每个类型掌握计算即可，万变不离其宗。】

【题 1.4】 将下列二进制数转换为等值的十进制数。

(1)  $(101.011)_2$ ; (2)  $(110.101)_2$ ; (3)  $(1111.1111)_2$ ; (4)  $(1001.0101)_2$ 。

解：

$$(1) (101.011)_2 = 1 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} + 1 \times 2^{-3} \\ = 5.375$$

$$(2) (110.101)_2 = 1 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 + 1 \times 2^{-1} + 0 \times 2^{-2} + 1 \times 2^{-3} \\ = 6.625$$

$$(3) (1111.1111)_2 = 1 \times 2^3 + 1 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 + 1 \times 2^{-1} + 1 \times 2^{-2} + 1 \times 2^{-3} + 1 \times 2^{-4} \\ = 15.9375$$

$$(4) (1001.0101)_2 = 1 \times 2^3 + 0 \times 2^2 + 0 \times 2^1 + 1 \times 2^0 + 0 \times 2^{-1} + 1 \times 2^{-2} + 0 \times 2^{-3} + 1 \times 2^{-4} \\ \text{CSDN @徐徐徐!}$$

$$= 9.3125$$

CSDN @徐徐徐！

【题 1.7】 将下列十进制数转换为等值的二进制数和十六进制数。

(1)  $(17)_{10}$ ; (2)  $(127)_{10}$ ; (3)  $(79)_{10}$ ; (4)  $(255)_{10}$ 。

解:

(1)

$$\begin{array}{r|l}
 2 & 17 \quad \cdots \cdots \cdots \text{余数} = 1 = k_0 \\
 2 & 8 \quad \cdots \cdots \cdots \text{余数} = 0 = k_1 \\
 2 & 4 \quad \cdots \cdots \cdots \text{余数} = 0 = k_2 \\
 2 & 2 \quad \cdots \cdots \cdots \text{余数} = 0 = k_3 \\
 2 & 1 \quad \cdots \cdots \cdots \text{余数} = 1 = k_4 \\
 & 0
 \end{array}$$

故得到  $(17)_{10} = (10001)_2$ 。

$$\begin{aligned}
 (10001)_2 &= (0001 \quad 0001)_2 \\
 &\quad \downarrow \quad \downarrow \\
 &= (1 \quad 1)_{16}
 \end{aligned}$$

(2)

$$\begin{array}{r|l}
 2 & 127 \quad \cdots \cdots \cdots \text{余数} = 1 = k_0 \\
 2 & 63 \quad \cdots \cdots \cdots \text{余数} = 1 = k_1 \\
 2 & 31 \quad \cdots \cdots \cdots \text{余数} = 1 = k_2 \\
 2 & 15 \quad \cdots \cdots \cdots \text{余数} = 1 = k_3 \\
 2 & 7 \quad \cdots \cdots \cdots \text{余数} = 1 = k_4 \\
 2 & 3 \quad \cdots \cdots \cdots \text{余数} = 1 = k_5 \\
 2 & 1 \quad \cdots \cdots \cdots \text{余数} = 1 = k_6 \\
 & 0
 \end{array}$$

故得到  $(127)_{10} = (1111111)_2$ 。

$$\begin{aligned}
 (1111111)_2 &= (0111 \quad 1111)_2 \\
 &\quad \downarrow \quad \downarrow \\
 &= (7 \quad \text{F})_{16}
 \end{aligned}$$

CSDN @徐徐徐!

(3)

$$\begin{array}{r|l} 2 & 79 \cdots \cdots \text{余数} = 1 = k_0 \\ 2 & 39 \cdots \cdots \text{余数} = 1 = k_1 \\ 2 & 19 \cdots \cdots \text{余数} = 1 = k_2 \\ 2 & 9 \cdots \cdots \text{余数} = 1 = k_3 \\ 2 & 4 \cdots \cdots \text{余数} = 0 = k_4 \\ 2 & 2 \cdots \cdots \text{余数} = 0 = k_5 \\ 2 & 1 \cdots \cdots \text{余数} = 1 = k_6 \\ & 0 \end{array}$$

故得到  $(79)_{10} = (1001111)_2$

$$(0100\ 1111)_2$$

↓ ↓

$$= (4\ F)_{16}$$

(4)

$$\begin{array}{r|l} 2 & 255 \cdots \cdots \text{余数} = 1 = k_0 \\ 2 & 127 \cdots \cdots \text{余数} = 1 = k_1 \\ 2 & 63 \cdots \cdots \text{余数} = 1 = k_2 \\ 2 & 31 \cdots \cdots \text{余数} = 1 = k_3 \\ 2 & 15 \cdots \cdots \text{余数} = 1 = k_4 \\ 2 & 7 \cdots \cdots \text{余数} = 1 = k_5 \\ 2 & 3 \cdots \cdots \text{余数} = 1 = k_6 \\ 2 & 1 \cdots \cdots \text{余数} = 1 = k_7 \\ & 0 \end{array}$$

故得到  $(255)_{10} = (11111111)_2$

$$(1111\ 1111)_2$$

↓ ↓

$$= (F\ F)_{16}$$

【题 1.8】 将下列十进制数转换为等值的二进制数和十六进制数。要求二进制数保留小数点以后 8 位有效数字。

(1)  $(0.519)_{10}$ ; (2)  $(0.251)_{10}$ ; (3)  $(0.0376)_{10}$ ; (4)  $(0.5128)_{10}$

解:

(1)

$$\begin{array}{r} 0.519 \\ \times 2 \\ \hline 1.038 \cdots \cdots \text{整数部分} = 1 = k_{-1} \\ 0.038 \\ \times 2 \\ \hline 0.076 \cdots \cdots \text{整数部分} = 0 = k_{-2} \\ 0.076 \\ \times 2 \\ \hline 0.152 \cdots \cdots \text{整数部分} = 0 = k_{-3} \end{array}$$

$$\begin{array}{r}
0.152 \\
\times \quad 2 \\
\hline
0.304 \cdots \cdots \text{整数部分} = \mathbf{0} = k_{-4} \\
0.304 \\
\times \quad 2 \\
\hline
0.608 \cdots \cdots \text{整数部分} = \mathbf{0} = k_{-5} \\
0.608 \\
\times \quad 2 \\
\hline
1.216 \cdots \cdots \text{整数部分} = \mathbf{1} = k_{-6} \\
0.216 \\
\times \quad 2 \\
\hline
0.432 \cdots \cdots \text{整数部分} = \mathbf{0} = k_{-7} \\
0.432 \\
\times \quad 2 \\
\hline
0.864 \cdots \cdots \text{整数部分} = \mathbf{0} = k_{-8}
\end{array}$$

故得  $(0.519)_{10} = (\mathbf{0.10000100})_2$ 。再转换为十六进制,得到

$$\begin{array}{ccc}
& \mathbf{(0.1000 \ 0100)}_2 & \\
& \downarrow \quad \downarrow & \\
= ( & 0.8 & 4 )_{16} \text{ CSDN @徐徐徐!}
\end{array}$$



(2)

$$\begin{array}{r} 0.251 \\ \times \quad 2 \\ \hline 0.502 \dots\dots\dots \text{整数部分} = \mathbf{0} = k_{-1} \\ 0.502 \\ \times \quad 2 \\ \hline 1.004 \dots\dots\dots \text{整数部分} = \mathbf{1} = k_{-2} \\ 0.004 \\ \times \quad 2 \\ \hline 0.008 \dots\dots\dots \text{整数部分} = \mathbf{0} = k_{-3} \\ 0.008 \\ \times \quad 2 \\ \hline 0.016 \dots\dots\dots \text{整数部分} = \mathbf{0} = k_{-4} \\ 0.016 \\ \times \quad 2 \\ \hline 0.032 \dots\dots\dots \text{整数部分} = \mathbf{0} = k_{-5} \end{array}$$

$$\begin{array}{r} 0.032 \\ \times \quad 2 \\ \hline 0.064 \dots\dots\dots \text{整数部分} = \mathbf{0} = k_{-6} \\ 0.064 \\ \times \quad 2 \\ \hline 0.128 \dots\dots\dots \text{整数部分} = \mathbf{0} = k_{-7} \\ 0.128 \\ \times \quad 2 \\ \hline 0.256 \dots\dots\dots \text{整数部分} = \mathbf{0} = k_{-8} \end{array}$$

故得  $(0.251)_{10} = (0.01000000)_2$

$$\begin{array}{c} (0.0100 \ 0000)_2 \\ \downarrow \quad \downarrow \\ = ( \quad 0.4 \quad )_{10} \end{array}$$

CSDN @徐徐徐!

(3)

$$\begin{array}{r} 0.0376 \\ \times 2 \\ \hline 0.0752 \cdots \cdots \cdots \text{整数部分} = 0 = k_{-1} \\ 0.0752 \\ \times 2 \\ \hline 0.1504 \cdots \cdots \cdots \text{整数部分} = 0 = k_{-2} \\ 0.1504 \\ \times 2 \\ \hline 0.3008 \cdots \cdots \cdots \text{整数部分} = 0 = k_{-3} \\ 0.3008 \\ \times 2 \\ \hline 0.6016 \cdots \cdots \cdots \text{整数部分} = 0 = k_{-4} \\ 0.6016 \\ \times 2 \\ \hline 1.2032 \cdots \cdots \cdots \text{整数部分} = 1 = k_{-5} \\ 0.2032 \\ \times 2 \\ \hline 0.4064 \cdots \cdots \cdots \text{整数部分} = 0 = k_{-6} \\ 0.4064 \\ \times 2 \\ \hline 0.8128 \cdots \cdots \cdots \text{整数部分} = 0 = k_{-7} \\ 0.8128 \\ \times 2 \\ \hline 1.6256 \cdots \cdots \cdots \text{整数部分} = 1 = k_{-8} \end{array}$$

故得  $(0.0376)_{10} = (0.00001001)_2$ 。再转换为十六进制,得到

$$\begin{array}{c} (0.0000 \ 1001)_2 \\ \downarrow \quad \downarrow \\ = (0.0 \ 0.0001)_{16} \end{array}$$

(4)

$$\begin{array}{r} 0.5128 \\ \times \quad 2 \\ \hline 1.0256 \cdots \cdots \cdots \text{整数部分} = 1 = k_{-1} \\ 0.0256 \\ \times \quad 2 \\ \hline 0.0512 \cdots \cdots \cdots \text{整数部分} = 0 = k_{-2} \\ 0.0512 \\ \times \quad 2 \\ \hline 0.1024 \cdots \cdots \cdots \text{整数部分} = 0 = k_{-3} \\ 0.1024 \\ \times \quad 2 \\ \hline 0.2048 \cdots \cdots \cdots \text{整数部分} = 0 = k_{-4} \\ 0.2048 \\ \times \quad 2 \\ \hline 0.4096 \cdots \cdots \cdots \text{整数部分} = 0 = k_{-5} \\ 0.4096 \\ \times \quad 2 \\ \hline 0.8192 \cdots \cdots \cdots \text{整数部分} = 0 = k_{-6} \\ 0.8192 \\ \times \quad 2 \\ \hline 1.6384 \cdots \cdots \cdots \text{整数部分} = 1 = k_{-7} \\ 0.6384 \\ \times \quad 2 \\ \hline 1.2768 \cdots \cdots \cdots \text{整数部分} = 1 \end{array}$$

CSDN @徐徐徐 !

故得  $(0.5128)_{10} = (0.10000011)_2$ 。再转换为十六进制,得到

$$\begin{array}{c} (0.1000 \ 0011)_2 \\ \downarrow \quad \downarrow \\ = (0.8 \ 3)_{16} \end{array}$$

CSDN @徐徐徐 !

【题 1.10】 写出下列二进制数的原码、反码和补码。

(1)  $(+1011)_2$ ; (2)  $(+00110)_2$ ; (3)  $(-1101)_2$ ; (4)  $(-00101)_2$ 。

解:

(1) 正数的反码、补码与原码相同,均为 **01011**。

(2) 原码、反码、补码均为 **000110**。

(3) 原码为 **11101**,反码为 **10010**,补码为 **10011**。

(4) 原码为 **100101**,反码为 **111010**,补码为 **111011**。

【题 1.11】 写出下列带符号位二进制数(最高位为符号位)的反码和补码。

(1)  $(011011)_2$ ; (2)  $(001010)_2$ ; (3)  $(111011)_2$ ; (4)  $(101010)_2$ 。

解:

(1) 符号位为 **0**,该数为正数,故反码和补码与原码相同,均为 **011011**。

(2) 符号位为 **0**,该数为正数,故反码和补码、原码相同,均为 **001010**。

(3) 符号位为 **1**,该数为负数。反码为 **100100**,补码为 **100101**。

(4) 符号位为 **1**,该数为负数,反码为 **110101**,补码为 **110110**。CSDN @徐徐徐!

【题 1.14】 用二进制补码运算计算下列各式。式中的 4 位二进制数是不带符号位的绝对值。如果和为负数,试求出负数的绝对值。(提示:所用补码的有效位数应足够表示代数和的最大绝对值。)

(1)  $1010+0011$ ; (2)  $1101+1011$ ; (3)  $1010-0011$ ; (4)  $1101-1011$ ;

(5)  $0011-1010$ ; (6)  $1011-1101$ ; (7)  $-0011-1010$ ; (8)  $-1101-1011$ 。

CSDN @徐徐徐!

(1) 因为和的绝对值小于  $2^4$ ,故可采用 5 位的二进制补码(符号位加 4 位有效数字)表示两个加数。 $1010$  的补码为 **01010**, $0011$  的补码为 **00011**。

$$\begin{array}{r} 01010 \\ + 00011 \\ \hline 01101 \end{array}$$

得到和的补码为 **01101**。符号位等于 **0**,和为正数。

(2) 因为和的绝对值大于  $2^4$  而小于  $2^5$ ,所以需要 6 位的二进制补码(符号位加 5 位有效数字)表示两个加数。 $1101$  的补码为 **001101**, $1011$  的补码为 **001011**。

$$\begin{array}{r} 001101 \\ + 001011 \\ \hline 011000 \end{array}$$

得到和的补码为 **011000**。符号位等于 **0**,和为正数。

(3) 因为和的绝对值小于  $2^4$ ,故可用 5 位的二进制补码(符号位加 4 位有效数字)表示两个加数。 $1010$  的补码为 **01010**, $-0011$  的补码为 **11101**。

$$\begin{array}{r} 01010 \\ + 11101 \\ \hline 00111 \end{array}$$

得到和的补码为 **00111**。符号位等于 **0**,和为正数。

(4) 因为和的绝对值小于  $2^4$ ,故可用五位二进制补码(符号位加 4 位有效数字)表示两个加数。 $1101$  的补码为 **01101**, $-1011$  的补码为 **10101**。

CSDN @徐徐徐!

$$\begin{array}{r}
 01101 \\
 + 10101 \\
 \hline
 00010
 \end{array}$$

得到和的补码为 **00010**。符号位等于 **0**,和为正数。

(5) 因为和的绝对值小于  $2^4$ ,所以可用 5 位的二进制补码(符号位加 4 位有效数字)表示两个加数。**0011** 的补码为 **00011**,**-1010** 的补码为 **10110**。

$$\begin{array}{r}
 00011 \\
 + 10110 \\
 \hline
 11001
 \end{array}$$

得到和的补码为 **11001**。符号位等于 **1**,表示和为负数。将和的补码再求补,得到原码 **10111**,和的绝对值等于 **0111**。

(6) 因为和的绝对值小于  $2^4$ ,所以用 5 位的二进制补码(符号位加 4 位有效数字)表示两个加数。**1011** 的补码为 **01011**,**-1101** 的补码为 **10011**。

$$\begin{array}{r}
 01011 \\
 + 10011 \\
 \hline
 11110
 \end{array}$$

CSDN @徐徐徐!

(7) 因为和的绝对值小于  $2^4$ ,所以用 5 位的二进制补码表示两个加数。**-0011** 的补码为 **11101**,**-1010** 的补码为 **10110**。

$$\begin{array}{r}
 11101 \\
 + 10110 \\
 \hline
 10011
 \end{array}$$

得到和的补码为 **10011**。符号位等于 **1**,和为负数。将和的补码再求补,得原码 **11101**,故和的绝对值为 **1101**。

(8) 因为和的绝对值大于  $2^4$  而小于  $2^5$ ,所以需要用 6 位的二进制补码表示两个加数。**-1101** 的补码写作 **110011**,**-1011** 的补码写作 **110101**。

$$\begin{array}{r}
 110011 \\
 + 110101 \\
 \hline
 101000
 \end{array}$$

得到和的补码为 **101000**。符号位等于 **1**,和为负数。将和的补码再求补,得原码 **111000**,和的绝对值为 **11000**。

CSDN @徐徐徐!

**【题 1.15】** 用二进制补码运算计算下列各式。(提示:所用补码的有效位数应足够表示代数和的最大绝对值。)

(1)  $3+15$ ; (2)  $8+11$ ; (3)  $12-7$ ; (4)  $23-11$ ; (5)  $9-12$ ; (6)  $20-25$ ;

(7)  $-12-5$ ; (8)  $-16-14$ 。

CSDN @徐徐徐!

(1) 和的绝对值等于 18,需要用 5 位二进制数表示。加上符号位以后,补码应有 6 位。+3 的补码写作 **000011**,+15 的补码写作 **001111**。

$$\begin{array}{r} 000011 \\ + 001111 \\ \hline 010010 \end{array}$$

得到和的补码为 **010010**(+18)。

(2) 和的绝对值等于 19,需要用 5 位二进制数表示。加上符号位以后,补码应有 6 位。+8 的补码写作 **001000**,+11 的补码写作 **001011**。相加后得到

$$\begin{array}{r} 001000 \\ + 001011 \\ \hline 010011 \end{array}$$

和的补码为 **010011**(+19)。

(3) 和的绝对值和加数的绝对值均小于 16,可以用 5 位的二进制补码(符号位加 4 位有效数字)运算。+12 的补码写作 **01100**, -7 的补码写作 **11001**。将两数的补码相加

$$\begin{array}{r} 01100 \\ + 11001 \\ \hline 00101 \end{array}$$

得到和的补码为 **00101**(+5)。

(4) 用二进制数表示 23 需要 5 位代码,加上符号位以后,补码应有 6 位。+23 的补码写作 **010111**, -11 的补码写作 **110101**,相加后得到

$$\begin{array}{r} 010111 \\ + 110101 \\ \hline 001100 \end{array}$$

和的补码为 **001100**(+12)。

CSDN @徐徐徐!

(5) +9 的补码写作 **01001**, -12 的补码写作 **10100**。将两个补码相加

$$\begin{array}{r} 01001 \\ + 10100 \\ \hline 11101 \end{array}$$

得到和的补码为 **11101**,和为负值。如再求补,则得到和的原码 **10011**(-3)。

(6) 用二进制数表示 25 需要 5 位,再加 1 位符号位,补码应有 6 位。+20 的补码写作 **010100**, -25 的补码写作 **100111**。将两个补码相加

CSDN @徐徐徐!

(7) 和的绝对值为 17,转换成二进制时为 5 位数,再加上一位符号位,补码需用 6 位。-12 的补码写作 **110100**, -5 的补码写作 **111011**。将两个补码相加

$$\begin{array}{r} 110100 \\ + 111011 \\ \hline 101111 \end{array}$$

得到和的补码为 **101111**,和为负数。如果将和的补码再求补,则可得原码 **110001**(-17)。

(8) 因为和的绝对值是 30,所以需要 5 位二进制数表示,再加 1 位符号位,补码应有 6 位。-16 的补码写作 **110000**, -14 的补码写作 **110010**。将两个补码相加

$$\begin{array}{r} 110000 \\ + 110010 \\ \hline 100010 \end{array}$$

得到和的补码为 **100010**,和为负数。如果将和的补码再求补,则可得它的原码为 **111110**(-2)。


## 第二章、逻辑代数基础

```
printf("当前数电学习进度10%。\\n");
```

### 一、三种基本运算


#### 1. 与运算

**$[Y=AB, A或B只要有一位为0, 则Y=0, 当且仅当A=B=1时, Y=1]$**




#### 2. 或运算

**$[Y=A+B, 只有当A=B=0时Y才为0, 否则都为1!]$**



### 3. 非运算

**【 $Y=A'$  其中， $A$ 为1时 $Y$ 为0， $A$ 为0时 $Y$ 为1，恰好相反！】**



**\*图形符号需要掌握，是后面学习的基础！**

### 4. 与非

$$Y=(AB)' \quad '(A' + B')$$

### 5. 或非

$$Y=(A+B)' \quad '=A' B'$$

### 6. 与或非


$$Y=(AB+CD)'$$



## 7. 异或

$$Y=A'B+AB'$$

$$F = A\bar{B} + \bar{A}B = A \oplus B$$




CSDN @001X姑娘

【异或就是异为1，同为0！】

## 8. 同或

$$Y=AB+A'B'$$

$$F = \bar{A} \cdot \bar{B} + AB = A \odot B$$



CSDN @001X姑娘

【同或就是同为1，异为0，图片有些小瑕疵，不要介意~】

## 二、逻辑代数的基本公式

## 1. 基本公式

**【其中8和18为反演律，用途最为广泛必须牢记!!! 17为分配律也很重要! 这张表一定得掌握!】**

18这里被水印影响了，公式是 $(A+B)' = A' \cdot B'$

| 表 2.3.1 逻辑代数的基本公式 |                                             |    |                                           |
|-------------------|---------------------------------------------|----|-------------------------------------------|
| 序号                | 公 式                                         | 序号 | 公 式                                       |
| 1                 | $0 \cdot A = 0$                             | 10 | $1' = 0; 0' = 1$                          |
| 2                 | $1 \cdot A = A$                             | 11 | $1 + A = 1$                               |
| 3                 | $A \cdot A = A$                             | 12 | $0 + A = A$                               |
| 4                 | $A \cdot A' = 0$                            | 13 | $A + A = A$                               |
| 5                 | $A \cdot B = B \cdot A$                     | 14 | $A + A' = 1$                              |
| 6                 | $A \cdot (B \cdot C) = (A \cdot B) \cdot C$ | 15 | $A + B = B + A$                           |
| 7                 | $A \cdot (B + C) = A \cdot B + A \cdot C$   | 16 | $A + (B \cdot C) = (A + B) \cdot (A + C)$ |
| 8                 | $(A \cdot B)' = A' + B'$                    | 17 | $A + B \cdot C = (A + B) \cdot (A + C)$   |
| 9                 | $(A')' = A$                                 | 18 | $(A + CSDN @001X姑娘$                       |

## 2. 常用公式

**【这几个公式也很重要，必须掌握! 尤其22很重要!】**

| 表 2.3.3 若干常用公式 |                                                                                                                              |
|----------------|------------------------------------------------------------------------------------------------------------------------------|
| 序号             | 公 式                                                                                                                          |
| 21             | $A + A \cdot B = A$ ✓                                                                                                        |
| 22             | $A + A' \cdot B = A + B$ ✓ $(A + A')(A + B)$                                                                                 |
| 23             | $A \cdot B + A \cdot B' = A$ ✓                                                                                               |
| 24             | $A \cdot (A + B) = A$ ✓                                                                                                      |
| 25             | $A \cdot B + A' \cdot C + B \cdot C = A \cdot B + A' \cdot C$ ✓<br>$A \cdot B + A' \cdot C + BCD = A \cdot B + A' \cdot C$ ✓ |
| 26             | $A \cdot (A \cdot B)' = A \cdot B'; A' \cdot (AB)' = A'$ ✓                                                                   |

## 三、逻辑代数的基本定理

### 1. 代入定理

在任何一个包含变量A的逻辑等式中，若以另外一个逻辑式代入式中所有A的位置，则等式成立。简单来讲，就是只要我代替了你这个等式中所有的A，那么代替A后的这个等式也是成立的。

### 2. 反演定理

对于任意一个逻辑式Y,若将其所有的“.”换成“+”，“+”换成“.”，0换成1，1换成0，原变量换成反变量，反变量换成原变量，则得到的结果就是Y’。

如 $Y=A(B+C)+CD$  则 $Y'=(A'+B'C')(C'+D')$

即乘换成加，加换成乘，原边反，反边原。

### 3. 对偶定理

对于任意一个逻辑式Y,若将其所有的“.”换成“+”，“+”换成“.”，0换成1，1换成0，则得到的一个新的逻辑式就是Y (D这个D在右上角，我打不上去，只好搁在这里)。

如： $Y=A(B+C)$  则 $Y(D)=A+BC$

**【对偶与反演不同的一点是原变量和反变量不会相互变化，只需乘边加加变乘而已】**

## 四、逻辑函数及其描述方法

输入与输出之间对应的一种函数关系，记作 $Y=F(A,B,\dots)$ ，比如只要我知道ABC…的状态（0或1）我就可以唯一确定Y。

### 1. 逻辑真值表

部分截图，也就是ABC的输入对应着Y的输出。

表 2.5.1 图 2.5.1 所示电路的真值表

| 输 入 |   |   | 输 出 |
|-----|---|---|-----|
| A   | B | C | Y   |
| 0   | 0 | 0 | 0   |
| 0   | 0 | 1 | 0   |
| 0   | 1 | 0 | 0   |


CSDN @001X姑娘

### 2. 逻辑函数式

比如： $Y=A(B+C)$


### 3. 逻辑图

利用前面所学的与或非的关系，根据 $Y=ABC$ 或其它式子画出对应的逻辑图。



此图为 $Y=A(B+C)$ 的逻辑图

#### 4. 波形图（本章了解即可，第五章有详细说明）



其中低电平对应着0，高电平对应着1。

#### 5. 各种描述方法间的相互转换

**真值表与逻辑函数式的转换：**


表 2.5.2 例 2.5.1 的函数真值表

| A | B | C | Y                               |
|---|---|---|---------------------------------|
| 0 | 0 | 0 | 1..... $\rightarrow A'B'C' = 1$ |
| 0 | 0 | 1 | 0                               |
| 0 | 1 | 0 | 0                               |
| 0 | 1 | 1 | 1..... $\rightarrow A'BC = 1$   |
| 1 | 0 | 0 | 0                               |
| 1 | 0 | 1 | 1..... $\rightarrow AB'C = 1$   |
| 1 | 1 | 0 | 1..... $\rightarrow ABC' = 1$   |
| 1 | 1 | 1 | 0                               |

其中0代表着非，1与0恰好相反，比如此图中

$Y = A'B'C' + A'BC + AB'C + ABC'$ （Y的输出为1的需要写出来，为0的则不需要写出来）

**逻辑函数式与逻辑图的相互转换**



它为逻辑表达式 $Y = (A+B'C)' + ABC' + C$ 的逻辑图！

### 波形图与真值表的相互转换




表 2.3.4 例 2.3.3 的真值表

| A | B | C | Y |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |

也就是ABC的状态与Y一一对应

## 6、最小项

比如0010可以记作 $m_2$

比如1000可以记作 $m_8$

再比如：

$$Y = ABC' + (A + A')BC = ABC' + ABC + A'BC = m_3 + m_6 + m_7$$

$$Y(A, B, C) = \sum m(3, 6, 7)$$

CSDN @001X姑娘

## 五、逻辑函数的化简方法

### 1.公式化化简

并项法： $AB + AB' = A(B + B') = A$

吸收法： $A + AB = A(1 + B) = A$

消项法： $AB + A'C + BC = AB + A'C + BC(A + A') = AB + A'C + ABC + A'BC = AB(1 + C) + A'C(1 + B) = AB + A'C$


消因子法： $A + A'B = (A + A')(A + B) = A + B$

配项法：利用 $A + A = A$ 或 $A + A' = 1$ 的原则

### 2.卡诺图化简

原则很多，然后打字讲解缺少感觉，最好的方法是自己做题化简，要是有问题可以评论区留言一起解决。





## 六、具有无关项逻辑函数的化简方法

【例 2.7.2】 试化简具有无关项的逻辑函数

$$Y(A, B, C, D) = \sum m(2, 4, 6, 8) + d(10, 11, 12, 13, 14, 15)$$

解： 画出函数  $Y$  的卡诺图，如图 2.7.3 所示。

由图可见，若认为其中的无关项  $m_{10}, m_{12}, m_{14}$  为 1，而无关项  $m_{11}, m_{13}, m_{15}$  为 0，则可将  $m_6, m_{12}$  和  $m_{14}$  合并为  $BD'$ ，将  $m_8, m_{10}, m_{12}$  和  $m_{14}$  合并为  $AD'$ ，将  $m_2, m_6, m_{10}$  和  $m_{14}$  合并为  $CD'$ ，于是得到

$$Y = BD' + AD' + CD'$$

CSDN @001X姑娘

原则是X可以作为1来化简，圈出来的圈尽可能的包含更多的1。

## 七、部分习题及小结

```
printf("当前数电学习进度15%。\\n");
```

**【第二章考点有利用卡诺图化简逻辑表达式，根据逻辑图写出逻辑表达式，根据逻辑表达式画出对应的逻辑图，利用公式法化简逻辑表达式，总体就是一个化简逻辑表达式和逻辑表达式与逻辑图之间相互转换的题型。所以以上所述题型必须掌握。】**

**【题 2.3】** 已知逻辑函数  $Y_1$  和  $Y_2$  的真值表如表 P2.3(a)、(b) 所示,试写出  $Y_1$  和  $Y_2$  的逻辑函数式。

| 表 P2.3(a) |   |   |                        | 表 P2.3(b) |   |   |   |                         |
|-----------|---|---|------------------------|-----------|---|---|---|-------------------------|
| A         | B | C | $Y_1$                  | A         | B | C | D | $Y_2$                   |
| 0         | 0 | 0 | $1 \rightarrow A'B'C'$ | 0         | 0 | 0 | 0 | 0                       |
| 0         | 0 | 1 | $1 \rightarrow A'B'C$  | 0         | 0 | 0 | 1 | $1 \rightarrow A'B'C'D$ |
| 0         | 1 | 0 | 0                      | 0         | 0 | 1 | 0 | $1 \rightarrow A'B'CD'$ |
| 0         | 1 | 1 | 0                      | 0         | 0 | 1 | 1 | 0                       |
| 1         | 0 | 0 | $1 \rightarrow AB'C'$  | 0         | 1 | 0 | 0 | $1 \rightarrow A'BC'D'$ |
| 1         | 0 | 1 | $1 \rightarrow AB'C$   | 0         | 1 | 0 | 1 | 0                       |
| 1         | 1 | 0 | 0                      | 0         | 1 | 1 | 0 | 0                       |
| 1         | 1 | 1 | $1 \rightarrow ABC$    | 0         | 1 | 1 | 1 | $1 \rightarrow A'BCD$   |
|           |   |   |                        | 1         | 0 | 0 | 0 | $1 \rightarrow AB'C'D'$ |
|           |   |   |                        | 1         | 0 | 0 | 1 | 0                       |
|           |   |   |                        | 1         | 0 | 1 | 0 | 0                       |
|           |   |   |                        | 1         | 0 | 1 | 1 | $1 \rightarrow AB'CD$   |
|           |   |   |                        | 1         | 1 | 0 | 0 | 0                       |
|           |   |   |                        | 1         | 1 | 0 | 1 | $1 \rightarrow ABC'D$   |
|           |   |   |                        | 1         | 1 | 1 | 0 | $1 \rightarrow ABCD'$   |
|           |   |   |                        | 1         | 1 | 1 | 1 | 0                       |

CSDN@徐徐徐!

解: 找出  $Y_1$  (或  $Y_2$ ) 为 1 时的输入变量取值组合, 写出在这些变量取值下其值为 1 的最小项 (如表中所示), 将这些最小项相加, 得到

$$Y_1 = A'B'C' + A'B'C + AB'C' + AB'C + ABC$$

$$Y_2 = A'B'C'D + A'B'CD' + A'BC'D' + A'BCD + AB'C'D' + AB'CD + ABC'D + ABCD$$

CSDN@徐徐徐!



【题 2.4】 已知逻辑函数的真值表如表 P2.4(a)、(b) 所示, 试写出对应的逻辑函数式。

解: 参见上题的说明。


$$Y = A'B'C + A'BC' + AB'C'$$

$$Z = M'N'PQ + M'NPQ' + M'NPQ + MN'PQ + MNP'Q' + MNP'Q + MNPQ' + MNPQ$$

| 表 P2.4(a) |   |   |   | 表 P2.4(b) |   |   |   |   |
|-----------|---|---|---|-----------|---|---|---|---|
| A         | B | C | Y | M         | N | P | Q | Z |
| 0         | 0 | 0 | 0 | 0         | 0 | 0 | 0 | 0 |
| 0         | 0 | 1 | 1 | 0         | 0 | 0 | 1 | 0 |
| 0         | 1 | 0 | 1 | 0         | 0 | 1 | 0 | 0 |
| 0         | 1 | 1 | 0 | 0         | 0 | 1 | 1 | 1 |
| 1         | 0 | 0 | 1 | 0         | 1 | 0 | 0 | 0 |
| 1         | 0 | 1 | 0 | 0         | 1 | 0 | 1 | 0 |
| 1         | 1 | 0 | 0 | 0         | 1 | 1 | 0 | 1 |
| 1         | 1 | 1 | 0 | 0         | 1 | 1 | 1 | 1 |
| 1         | 0 | 0 | 1 | 1         | 0 | 0 | 0 | 0 |
| 1         | 0 | 1 | 0 | 1         | 0 | 0 | 1 | 0 |
| 1         | 0 | 1 | 0 | 1         | 0 | 1 | 0 | 0 |
| 1         | 1 | 0 | 0 | 1         | 0 | 1 | 1 | 1 |
| 1         | 1 | 0 | 0 | 1         | 1 | 0 | 0 | 1 |
| 1         | 1 | 0 | 0 | 1         | 1 | 0 | 1 | 1 |
| 1         | 1 | 1 | 0 | 1         | 1 | 1 | 0 | 1 |
| 1         | 1 | 1 | 0 | 1         | 1 | 1 | 1 | 1 |

CSDN @徐徐徐!

【题 2.6】 写出图 P2.6(a)、(b) 所示电路的输出逻辑函数式。



CSDN @001X姑娘

解: 从输入端向输出端逐级写出每个门的输出逻辑式, 如图中所示, 可得到

$$Y_1 = ((AB')')(A'B)')' = AB' + A'B = A \oplus B$$

$$Y_2 = ((A \oplus B) + (BC')')' = ABC'$$

CSDN @001X姑娘

这里有一个小坑要注意, 就是化简Y2时, 去掉最外层的那个非之后,  $Y_2 = (A \text{ 异或 } B)BC'$ , 这里一定要先化简A异或B, 然后再与BC' 结合, 不要把BC' 中的B直接与A异或中的B搁一起了。

【题 2.7】 写出图 P2.7(a)、(b) 所示电路的输出逻辑函数式。




图 P2.7

CSDN @徐徐徐！

解：从输入向输出逐级写出每个门的输出逻辑式，如图中所示，得到

$$\begin{aligned}
 Y_1 &= ((A+B)'C)' \oplus (C'D)' \\
 &= (A'B'C)' \oplus (C'D)' \\
 &= A'B'C(C+D') + (A+B+C')C'D \\
 &= A'B'C + A'B'CD' + AC'D + BC'D + C'D \\
 &= A'B'C + C'D \\
 Y_2 &= ((AB')'E + (B'CD)'E)' \\
 &= ((AB')'E)'((B'CD)'E)' \\
 &= (AB' + E')(B'CD + E') \\
 &= AB'CD + E'
 \end{aligned}$$

因为题目没有要求化简，所以写出逻辑式的哪一步都是可以的。

【题 2.10】 将下列各函数式化为最小项之和的形式。

(1)  $Y = A'BC + AC + B'C$

(2)  $Y = AB'C'D + BCD + A'D$

CSDN @001X姑娘

解：

(1)  $Y = A'BC + AC(B+B') + B'C(A+A')$

$= A'BC + AB'C + ABC + A'B'C$

(2)  $Y = AB'C'D + (A+A')BCD + A'D(B+B')(C+C')$

$= AB'C'D + A'BCD + ABCD + A'B'C'D + A'B'CD + A'BC'D$

CSDN @001X姑娘

【题 2.14】 写出图 P2.14 中各卡诺图所表示的逻辑函数式。

|   |    | BC |    |    |    |
|---|----|----|----|----|----|
|   |    | 00 | 01 | 11 | 10 |
| A | 00 | 0  | 0  | 1  | 0  |
|   | 01 | 1  | 1  | 0  | 1  |

(a)

|    |    | CD |    |    |    |
|----|----|----|----|----|----|
|    |    | 00 | 01 | 11 | 10 |
| AB | 00 | 1  | 0  | 0  | 1  |
|    | 01 | 0  | 1  | 0  | 0  |
|    | 11 | 0  | 0  | 1  | 0  |
|    | 10 | 1  | 0  | 0  | 1  |

(b)

|    |    | CD |    |    |    |
|----|----|----|----|----|----|
|    |    | 00 | 01 | 11 | 10 |
| AB | 00 | 0  | 1  | 0  | 1  |
|    | 01 | 0  | 1  | 1  | 0  |
|    | 11 | 1  | 0  | 1  | 0  |
|    | 10 | 0  | 0  | 0  | 1  |

(c)

|    |    | CDE |     |     |     |     |     |     |     |
|----|----|-----|-----|-----|-----|-----|-----|-----|-----|
|    |    | 000 | 001 | 011 | 010 | 110 | 111 | 101 | 100 |
| AB | 00 | 1   | 0   | 0   | 0   | 0   | 1   | 1   | 0   |
|    | 01 | 0   | 1   | 1   | 0   | 0   | 0   | 0   | 1   |
|    | 11 | 0   | 0   | 0   | 0   | 0   | 1   | 1   | 0   |
|    | 10 | 1   | 0   | 1   | 1   | 0   | 0   | 0   | 0   |

(d)

CSDN @001X姑娘

解:

(a)  $Y = A'BC + AB'C' + AB'C + ABC'$

(b)  $Y = A'B'C'D' + A'B'CD' + A'BC'D + AB'C'D' + AB'CD' + ABCD$

(c)  $Y = A'B'C'D + A'B'CD' + A'BC'D + A'BCD + AB'CD' + ABC'D' + ABCD$

(d)  $Y = A'B'C'D'E' + A'B'CD'E + A'B'CDE + A'BC'D'E + A'BC'DE +$

$A'BCD'E' + AB'C'D'E' + AB'C'DE' + AB'C'DE + ABCD'E + ABCDE$

CSDN @001X姑娘

【题 2.15】 用卡诺图化简法化简以下逻辑函数。

### 第三部分 《数字电子技术基础(第六版)》习题解答

(1)  $Y_1 = C + ABC$

(2)  $Y_2 = AB'C + BC + A'BC'D$

(3)  $Y_3(A, B, C) = \sum m(1, 2, 3, 7)$


(4)  $Y_4(A, B, C, D) = \sum m(0, 1, 2, 3, 4, 6, 8, 9, 10, 11, 12, 13, 14)$

CSDN @徐徐!


解：

(1) 画出  $Y_1$  的卡诺图,如图 A2.15(a)。将图中的 1 合并,得到


$$Y_1 = C$$




(a)



(b)



(c)



(d)

图 A2.15

(2) 画出  $Y_2$  的卡诺图,如图 A2.15(b)。按图中合并最小项方法得到

$$Y_2 = A'BD + AC + BC$$

(3) 画出  $Y_3$  的卡诺图,如图 A2.15(c)。合并最小项后得到

$$Y_3 = A'B + A'C + BC$$

(4) 画出  $Y_4$  的卡诺图,如图 A2.15(d)。合并最小项后得到

$$Y_4 = A'D' + CD' + B'$$


CSDN @徐徐徐!

**【题 2.16】** 用卡诺图化简法将下列函数化为最简与或形式

CSDN @001X姑娘

(7)  $Y(A, B, C, D) = \sum m(0, 1, 2, 5, 8, 9, 10, 12, 14)$

CSDN @001X姑娘



CSDN @001X姑娘

(7) 画出函数的卡诺图,如图 A2.16(g)。合并最小项后得到

$$Y = AD' + B'C' + B'D' + A'C'D$$


CSDN @001X姑娘

【题 2.20】 将下列具有约束项的逻辑函数化为最简与或形式

CSDN @001X姑娘

(4)  $Y_4 = (AB' + B)CD' + ((A+B)(B'+C))'$ , 给定约束条件为  $ABC + ABD + ACD + BCD = 0$

CSDN @徐二苗



(d) CSDN @001X姑娘

$$(4) Y_4(A, B, C, D) = \sum m(0, 1, 2, 3, 4, 5, 6, 10, 12) + d(7, 11, 13, 14, 15)$$

画出  $Y_4$  的卡诺图, 如图 A2.20(d)。化简后得到


$$Y_4 = A' + B + C$$

CSDN @001X姑娘

这里需要注意的一点是, 我们做题时会发现最小项里面有  $m_{14}(ABCD')$ , 但是约束项化简后也会得到  $d_{14}$ , 所以当出现约束项和最小项重合时, 对应的最小项按照约束项来处理, 比如本题卡诺图中  $1110$  那里对应的是  $X$  而不是  $1$ 。

【题 2.21】 将下列具有无关项的逻辑函数化为最简的与或逻辑式

$$(4) Y_4(A, B, C, D) = \sum m(2, 3, 7, 8, 11, 14) + d(0, 5, 10, 15)$$



$$Y_4 = AC + CD + B'D'$$

CSDN @徐二苗

【题 2.23】 利用卡诺图之间的运算(参见上题)将下列逻辑函数化为最简与或式。

$$(1) Y = (AB + A'C + B'D)(AB'C'D + A'CD + BCD + B'C)$$

$$(2) Y = (A'B'C + A'BC' + AC)(AB'C'D + A'BC + CD)$$

$$(3) Y = (A'D' + C'D + CD') \oplus (AC'D' + ABC + A'D + CD)$$

CSDN @徐徐徐!

$$(4) Y = (A'C'D' + B'D' + BD) \oplus (A'BD' + B'D + BCD')$$

CSDN @徐徐徐!

解：

(1) 令  $Y_1 = AB + A'C + B'D$ ,  $Y_2 = AB'C'D + A'CD + BCD + B'C$

则  $Y = Y_1 \cdot Y_2 = AB'D + A'B'C + CD$  [ 见图 A2.23(a) ]

(2) 令  $Y_1 = A'B'C + A'BC' + AC$ ,  $Y_2 = AB'C'D + A'BC + CD$ ,

则  $Y_1 \cdot Y_2 = ACD + B'CD$  [ 见图 A2.23(b) ]

(3) 令  $Y_1 = A'D' + C'D + CD'$ ,  $Y_2 = AC'D' + ABC + A'D + CD$

则  $Y_1 \oplus Y_2 = AB' + A'C + AD + C'D'$  [ 见图 A2.23(c) ]

(此题化简结果不是唯一的。)

CSDN @徐徐徐！

| AB \ CD | CD |    |    |    |
|---------|----|----|----|----|
|         | 00 | 01 | 11 | 10 |
| 00      | 0  | 1  | 1  | 1  |
| 01      | 0  | 0  | 1  | 1  |
| 11      | 1  | 1  | 1  | 1  |
| 10      | 0  | 1  | 1  | 0  |

$Y_1$

| AB \ CD | CD |    |    |    |
|---------|----|----|----|----|
|         | 00 | 01 | 11 | 10 |
| 00      | 0  | 0  | 1  | 1  |
| 01      | 0  | 0  | 1  | 0  |
| 11      | 0  | 0  | 1  | 0  |
| 10      | 0  | 1  | 1  | 1  |

$Y_2$

| AB \ CD | CD |    |    |    |
|---------|----|----|----|----|
|         | 00 | 01 | 11 | 10 |
| 00      | 0  | 0  | 1  | 1  |
| 01      | 0  | 0  | 1  | 0  |
| 11      | 0  | 0  | 1  | 0  |
| 10      | 0  | 1  | 1  | 0  |

$Y_1 \cdot Y_2$

(a)

| AB \ CD | CD |    |    |    |
|---------|----|----|----|----|
|         | 00 | 01 | 11 | 10 |
| 00      | 0  | 0  | 1  | 1  |
| 01      | 1  | 1  | 0  | 0  |
| 11      | 0  | 0  | 1  | 1  |
| 10      | 0  | 0  | 1  | 1  |

$Y_1$

| AB \ CD | CD |    |    |    |
|---------|----|----|----|----|
|         | 00 | 01 | 11 | 10 |
| 00      | 0  | 0  | 1  | 0  |
| 01      | 0  | 0  | 1  | 1  |
| 11      | 0  | 0  | 1  | 0  |
| 10      | 0  | 1  | 1  | 0  |

$Y_2$

| AB \ CD | CD |    |    |    |
|---------|----|----|----|----|
|         | 00 | 01 | 11 | 10 |
| 00      | 0  | 0  | 1  | 0  |
| 01      | 0  | 0  | 0  | 0  |
| 11      | 0  | 0  | 1  | 0  |
| 10      | 0  | 0  | 1  | 0  |

$Y_1 \cdot Y_2$

(b)

CSDN @徐徐徐！




图 A2.23

CSDN @徐徐徐!

(4) 令  $Y_1 = A'C'D' + B'D' + BD$ ,  $Y_2 = A'BD' + B'D + BCD'$ ,  
 则  $Y_1 \oplus Y_2 = (BC'D')' = B' + C + D$  [见图 A2.23(d)]

CSDN @徐徐徐!

一般这种卡诺图化简就画两个卡诺图，根据公式是什么关系，比如亦或呀、同或等等，对应位置相结合即可，比如，如果是亦或，就是亦为1，所以当两个卡诺图0000的位置的数字是一致时，Y1亦或Y2图中0000的位置就为0，依次类推。

【题 2.26】 将下列逻辑函数式化为与非-与非形式，并画出全部由与非逻辑单元组成的逻辑电路图。

(1)  $Y = AB + BC + AC$

(2)  $Y = (A' + B)(A + B')C + (BC)'$

(3)  $Y = (ABC' + AB'C + A'BC)'$

(4)  $Y = A(BC)' + ((AB')' + A'B' + BC)'$

解：

(1)  $Y = ((AB + BC + AC)')' = ((AB)' \cdot (BC)' \cdot (AC)')'$

(2)  $Y = (A' + B)(A + B')C + (BC)'$   
 $= (AB + A'B')C + B' + C'$   
 $= A + B' + C' = (A'BC)'$

CSDN @徐徐徐!



$$\begin{aligned}
 (3) \quad Y &= (ABC' + AB'C + A'BC)' \\
 &= A'B'C' + A'B'C + A'BC' + AB'C' + ABC \\
 &= A'B' + A'C' + B'C' + ABC \\
 &= ((A'B' + A'C' + B'C' + ABC)')' \\
 &= ((A'B')' \cdot (A'C')' \cdot (B'C')' \cdot (ABC)')'
 \end{aligned}$$

$$\begin{aligned}
 (4) \quad Y &= A(BC)' + ((AB')' + A'B' + BC)' \\
 &= A(BC)' + AB' \cdot (A'B')' \cdot (BC)' \\
 &= A(BC)' = ((A \cdot (BC)'))'
 \end{aligned}$$

(1)、(2)、(3)、(4)各式对应的电路图如图 A2.26(a)、(b)、(c)、(d)。




图 A2.26

CSDN @徐徐徐！

**【题 2.27】** 将下列逻辑函数化为或非-或非形式,并画出全部用或非逻辑单元组成的逻辑电路图。

- (1)  $Y = AB'C + BC'$
- (2)  $Y = (A+C)(A'+B+C')(A'+B'+C)$
- (3)  $Y = (ABC' + B'C)'D' + A'B'D$
- (4)  $Y = ((CD')'(BC)'(ABC)'D')'$

解:

$$\begin{aligned}
 (1) \quad Y &= AB'C + BC' \\
 &= ((AB'C)' \cdot (BC')')' \\
 &= ((A' + B + C')(B' + C))' \\
 &= (A'B' + A'C + BC + B'C')' \\
 &= (A'B' + BC + B'C')'
 \end{aligned}$$

CSDN @徐徐徐！

$$= ((A+B)' + (B'+C')' + (B+C)')'$$

$$(2) Y = (A+C)(A'+B+C')(A'+B'+C)$$

$$= A'C+BC+AB'C'$$

画出上式的卡诺图,合并其中的 0,然后求反,得到

$$Y = (A'C'+AB'C+BC')'$$

$$= ((A+C)' + (B'+C)' + (A'+B+C'))'$$

$$(3) Y = (ABC'+B'C)'D'+A'B'D$$

$$= (((ABC'+B'C)'D'+A'B'D)')'$$

$$= ((ABC'+B'C+D)(A+B+D'))'$$

$$= (ABC'+AD+B'CD'+BD)'$$

$$= ((A'+B'+C)' + (A'+D')' + (B+C'+D)' + (B'+D')')'$$

$$(4) Y = ((CD')' \cdot (BC)') \cdot (ABC)' \cdot D')'$$

$$= ((C'+D)(B'+C')(A'+B'+C')D')'$$

$$= (C'D'(B'+C'))'$$

$$= (C'D')' = ((C+D)')'$$

以上(1)、(2)、(3)、(4)各式对应的电路图如图 A2.27(a)、(b)、(c)、(d)所示。

CSDN @徐徐徐!




图 A2.27


CSDN @徐徐徐!

### 第三章、门电路（可以不看~）

因为门电路更多的涉及的知识是模电的知识点，所以此处考点基本为0，所以复习的非常浅薄，只是复习了一些概念性名词，没有深入考究。

**根据逻辑门电路的分类：TTL电路和CMOS电路。**

### 3. 逻辑门电路的分类



## 一、概述

用以实现基本逻辑运算和复合逻辑运算的单元电路成为门电路。

根据集成度的高低可以将数字集成电路划分为小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)、超大规模集成电路(YLSI)和甚大规模集成电路(ULSI)。

根据所用半导体器件不同分为TTL电路和MOS电路。


## 二、半导体二极管

半导体二极管具有单向导电性，即外加正向电压时导通，外加反向电压时截止，所以它相当于一个受外加电压极性控制的开关。

## 三、CMOS门电路

CMOS电路优点是功耗低，适合制作大规模集成电路。


MOS管有四种类型：N沟道增强型



P沟道增强型



## N沟道耗尽型和P沟道耗尽型



## 四、TTL门电路

TTL门电路中有一个OC门(集电极开路输出结构)需要了解。

OC的应用：实现线与结构；电平转换；驱动显示器件和执行机构。

## 第四章、组合逻辑电路

```
printf("当前数电学习进度20%。\\n");
```

### 一、概述

根据逻辑功能的不同特点，可以将数字电路分为两大类，一类为组合逻辑电路，一类为时序逻辑电路，前者不具有记忆功能，也就是任何时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关，即电路中不包含存储单元；而时序逻辑电路具有记忆功能，这是与组合逻辑电路最不同的一点。

### 二、组合逻辑电路的分析方法

从电路的输入到输出逐级写出逻辑函数式，得到Y  
利用公式法或者卡诺图化简法进行化简  
可以转换为真值表的形式

### 三、组合逻辑电路的基本设计方法

进行逻辑抽象  
写出逻辑函数式  
选定器件类型  
将逻辑函数化简或转换成适当的描述形式  
根据化简或转换后的逻辑式，画出逻辑电路的连接图


四、常用的组合逻辑电路模块

1. 普通编码器

编码器的功能就是将输入的每一个高、低电平信号编成一个对应的二进制代码。其本质就是赋予二进制代码特定含义的过程，一般分为普通编码器和优先编码器两类。

普通和优先的区别在于普通编码器要求只输入一个有效编码信号，而优先编码器允许多个有效编码信号的输入，但是我只会从优先级最高的那个开始，比如3-8线优先编码器，则最先从I7开始编码。

普通编码器（任何时刻只允许输入一个编码信号，否则输出将发生混乱！）



>

表 4.4.1 3 位二进制编码器的真值表


| 输入    |       |       |       |       |       |       |       | 输出    |       |       |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| $I_0$ | $I_1$ | $I_2$ | $I_3$ | $I_4$ | $I_5$ | $I_6$ | $I_7$ | $Y_2$ | $Y_1$ | $Y_0$ |
| 1     | 0     | 0     | 0     | 0     | 0     | 0     | 0     | 0     | 0     | 0     |
| 0     | 1     | 0     | 0     | 0     | 0     | 0     | 0     | 0     | 0     | 1     |
| 0     | 0     | 1     | 0     | 0     | 0     | 0     | 0     | 0     | 1     | 0     |
| 0     | 0     | 0     | 1     | 0     | 0     | 0     | 0     | 0     | 1     | 1     |
| 0     | 0     | 0     | 0     | 1     | 0     | 0     | 0     | 1     | 0     | 0     |
| 0     | 0     | 0     | 0     | 0     | 1     | 0     | 0     | 1     | 0     | 1     |
| 0     | 0     | 0     | 0     | 0     | 0     | 1     | 0     | 1     | 1     | 0     |
| 0     | 0     | 0     | 0     | 0     | 0     | 0     | 1     | 1     | 1     | 1     |

CSDN @001X姑娘

$$\begin{cases} Y_2 = I_4 + I_5 + I_6 + I_7 \\ Y_1 = I_2 + I_3 + I_6 + I_7 \\ Y_0 = I_1 + I_5 + I_6 + I_7 \end{cases}$$

## 2. 3-8线集成优先编码器（不太重要~）

允许同时输入两个以上的编码信号！




其中小圆圈代表该管低电平有效！ $S'$  为选通输入端，只有在 $S' = 0$ 的条件下，编码器才能正常工作。而在 $S' = 1$ 时，所有的输出端均被锁在高电平。

表 4.4.2 74HC148 的功能表

| 输入   |       |       |       |       |       |       |       |       | 输出    |       |       |       |          |
|------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|----------|
| $S'$ | $I_0$ | $I_1$ | $I_2$ | $I_3$ | $I_4$ | $I_5$ | $I_6$ | $I_7$ | $Y_2$ | $Y_1$ | $Y_0$ | $Y_S$ | $Y_{EX}$ |
| 1    | x     | x     | x     | x     | x     | x     | x     | x     | 1     | 1     | 1     | 1     | 1        |
| 0    | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 0     | 1        |
| 0    | x     | x     | x     | x     | x     | x     | x     | 0     | 0     | 0     | 0     | 1     | 0        |
| 0    | x     | x     | x     | x     | x     | x     | 0     | 1     | 0     | 0     | 1     | 1     | 0        |
| 0    | x     | x     | x     | x     | 0     | 1     | 1     | 1     | 0     | 1     | 0     | 1     | 0        |
| 0    | x     | x     | x     | 0     | 1     | 1     | 1     | 1     | 1     | 0     | 0     | 1     | 0        |
| 0    | x     | x     | 0     | 1     | 1     | 1     | 1     | 1     | 1     | 0     | 1     | 1     | 0        |
| 0    | x     | 0     | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 0     | 1     | 0        |
| 0    | 0     | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 1     | 0        |

其真值表如上图，注意，输出端Y均为反码输出！


后面还有一个二=十进制编码器74HC147，这个了解即可。




### 3、译码器

将每个输入的 $n$ 位二进制代码译成对应的输出高、低电平信号或另外一个代码，因此，译码是编码的反操作。常用的译码器有二进制译码器、二-十进制译码器和显示译码器三类。

**二进制译码器**（这款是用二极管与门阵列构成的译码器，缺点多，不常用）




与非门3线-8线译码器74HC138（CMOS门电路组成，低电平有效！必须掌握！）



其中， $S_1$ 为1， $S_2' + S_3' = 0$ 时，译码器处于工作状态；否则，译码器被禁止，所有输出端被封锁在高电平。



**二-十进制译码器74HC42**（低电平有效！具有拒绝伪码功能！）





### 显示译码器（七段字符显示译码器）

常见的七段字符显示译码器有半导体数码管和液晶显示器两种，其中需要掌握的是前者！



因为这种数码管的每个线段都是一个发光二极管，所以也称为LED数码管或LED七段显示译码器！其为了增加使用的灵活性，同一规格的数码管一般都有共阴极和共阳极两种类型可以供选用。

半导体数码管优点有：工作电压低、体积小、寿命长、可靠性高、响应时间短、亮度较高。


半导体数码管缺点：工作电流比较大。

## 4、数据选择器（超级重要！必须掌握！）




从一组输入数据中选出特定的数据。

**二选一选择器（最小的选择器，了解即可）**




**四选一选择器（74LS153，掌握！）**

其中 $A_1$ 和 $A_0$ 为两位输入地址， $Y$ 为一个输出数据， $E$ 为一个输入控制（低电平有效）， $D_0D_1D_2D_3$ 为四路输入数据（这里可以发现数据选择器输入数据不考虑有效方式）。




**双四选一数据选择器74HC153（掌握！）**

原理和4选1选择器一样， $S_2$ 和 $S_1$ 接低电平有效， $A_1A_0$ 为两位输入地址， $Y_2$ 和 $Y_1$ 为输出， $D$ 为输入数据，与之不同的一点就是双4选1选择器内部有两个相同的4选1选择器的单元模块。




### 八选一选择器（74HC151掌握！）



### 5、加法器（原理必须掌握！）

比如说1001和0111相加，图中（1）这个位置也就是1和1相加后向它的高位也就是（2）进了1，（1）这里并没有考虑低位的进位（直接相加），而在（2）这个位置，它考虑了（1）位置的进位1，后面的（3）位置或者更高位也都要考虑来自低位的进位，所以我们把不考虑低位的进位实现半加运算的电路称为半加器，把考虑低位进位的称为全加器。



#### 1位加法器

**1位半加器：**不考虑来自低位的进位而将两个1位二进制数相加。实现半加运算的电路称为半加器。

从真值表可以看出  $S = A' B + AB'$  ;  $CO = AB$  ; （所以半加器由一个异或门和一个与门组成。）这里的S是相加后本位的结果，而CO是相加后本位向高位的进位。

表 4.4.9 半加器的真值表

| 输入 |   | 输出 |    |
|----|---|----|----|
| A  | B | S  | CO |
| 0  | 0 | 0  | 0  |
| 0  | 1 | 1  | 0  |
| 1  | 0 | 1  | 0  |
| 1  | 1 | 0  | 1  |

CSDN @001X姑娘

>

**1位全加器：**除去最低位外，每一位都考虑来自低位的进位。（多了一个输入进位端CI）

即两个对应位的加数和低位的进位3个数相加。所用电路称为全加器。其中CI为低位向本位的进位，S为相加后本位的结果，CO为本位向高位的进位。

表 4.4.10 全加器的真值表

| 输入 |   |   | 输出 |    |
|----|---|---|----|----|
| CI | A | B | S  | CO |
| 0  | 0 | 0 | 0  | 0  |
| 0  | 0 | 1 | 1  | 0  |
| 0  | 1 | 0 | 1  | 0  |
| 0  | 1 | 1 | 0  | 1  |
| 1  | 0 | 0 | 1  | 0  |
| 1  | 0 | 1 | 0  | 1  |
| 1  | 1 | 0 | 0  | 1  |
| 1  | 1 | 1 | 1  | 1  |

CSDN @001X姑娘

$$S = A \oplus B \oplus CI$$

$$CO = (A \oplus B)CI + AB$$

如果理解了1位半加器的话，那么1位全加器也不难理解，它只是多了一个低位向高位的进位CI，本质还是不变，比如，表中第5行，A=0，B=0，A+B本应该为0的，但是CI为1，也就是低位向高位进一，所以最后的结果为A+B+CI=1，再比如A=0，B=1，CI=1时，A+B=1，但是低位向本位进1，所以最后的结果为1+0+1=10，S为0，本位向高位进1，CO为1。

**多位加法器（了解即可，不了解也行）**

分为串行进位加法器和超前进位加法器。如有需要深入学习，可以去看课本。

6、数值比较器（了解即可~）

作用如其名，就是用来比较两个数值的大小。两个数比较大小，一定有三种结果，大于、等于和小于。

### 1位数值比较器

(1)  $A > B$  (即  $A = 1, B = 0$ ) , 则  $AB' = 1$ , 故可以用  $AB'$  作为  $A > B$  的输出信号  $Y_{(A>B)}$ 。

(2)  $A < B$  (即  $A = 0, B = 1$ ) , 则  $A'B = 1$ , 故可以用  $A'B$  作为  $A < B$  的输出信号  $Y_{(A<B)}$ 。

(3)  $A = B$ , 则  $A \odot B = 1$ , 故可以用  $A \odot B$  作为  $A = B$  的输出信号  $Y_{(A=B)}$ 。

图 4.4.26 给出的是一种实用的 1 位数值比较器电路。




图 4.4.26 1 位数值比较器

### > 多位数值比较器

比较两个多位数的大小时，必须自高而低逐位比较，只有在高位相等时，才需要比较低位。比如ABC和DEF，首先比较A和D，如果 $A > D$ ，那么 $ABC > DEF$ ，如果 $A = B$ ，则需进行B和E的比较，反之，若 $A < D$ ，则 $ABC < DEF$ 。

## 五、组合逻辑电路中的竞争-冒险

### 1. 竞争

在组合逻辑电路中，当某一个变量经过两条以上路径到达输出端时，由于每条路径上的延迟时间的不同，到达终点的时间有先后，这一现象称为竞争。（输入级）

### 2. 冒险

由于竞争使电路的输出端出现了稳态下没有的干扰脉冲（毛刺）的现象称为冒险。（输出级）

### 3. 竞争-冒险

由于竞争而在电路输出端可能产生尖峰脉冲的现象称为竞争-冒险。可以这样理解，本来最终结果应该都为0的，但是出现了一小段的1（也就是出现了本不该在理论设计中出现的脉冲干扰信号）。

【有竞争不一定有冒险，但是有冒险一定有竞争！】

### 4. 判别竞争-冒险

只要输出端的逻辑函数在一定条件下可以简化为 $Y = A + A'$  或  $Y = AA'$ ，则可判定存在竞争-冒险现象。

比如某个电路输出逻辑函数表达式为 $Y = AB + A'C$ ，此时判断它是否存在竞争-冒险现象，不可以对表达式进行化简，观察有没有一个变量同时出现了原状态和非状态，然

后保持这个变量不变，其它变量取0和1的组合，例如：当 $B=C=1$ 时，上式将成为 $Y=A+A'$ ，也就是存在竞争冒险现象。

5. 消除竞争-冒险现象的方法

- 接入滤波电容
- 引入选通脉冲
- 修改逻辑设计，增加冗余项

六、部分习题及小结

```
printf("当前数电学习进度25%。\\n");
```

组合逻辑电路的基本设计和分析方法、译码器（38译码器）和数据选择器（四选一、双四选一、八选一）、加法器（一位半加器和全加器）必须掌握！！

【题 4.1】 分析图 P4.1 电路的逻辑功能，写出输出的逻辑函数式，列出真值表，说明电路逻辑功能的特点。




图 P4.1

解：从输入端到输出端逐级写出输出的逻辑函数式，然后化简，最后得到

$$Y=A'B'C'+A'BC+AB'C+ABC'$$

CSDN @001X姑娘

真值表如表 A4.1。这是一个三变量的奇偶检测电路，当输入变量中有偶数个 1 和全 0 时输出为 1，否则输出为 0。

表 A4.1

| A | B | C | Y |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0 |

CSDN @001X姑娘

严禁套娃！！！！

【题 4.2】 图 P4.2 是一个多功能函数发生电路。试写出  $S_0S_1S_2S_3$  为 0000~1111 十六种不同状态时输出  $Y$  的逻辑函数式。

CSDN @徐徐徐！




图 P4.2 CSDN @徐徐徐！

解：在  $S_3S_2S_1S_0$  为每一种取值下均可从电路图写出  $Y$  与  $A, B$  间的函数关系式。例如当  $S_3S_2S_1S_0 = 1001$  时，门  $G_2, G_3$  的输出管截止，所以输出为  $Y = Y_1 \cdot Y_4 = (AB)'(A'B')' = (AB + A'B')' = A \oplus B$ 。依此类推，即可分别求出在  $S_3S_2S_1S_0$  的十六种取值下  $Y$  的函数式，如表 A4.2 中所给出。

CSDN @徐徐徐！

表 A4.2

| $S_3$ | $S_2$ | $S_1$ | $S_0$ | $Y$           |
|-------|-------|-------|-------|---------------|
| 0     | 0     | 0     | 0     | 1             |
| 0     | 0     | 0     | 1     | $A'+B'$       |
| 0     | 0     | 1     | 0     | $A+B'$        |
| 0     | 0     | 1     | 1     | $B'$          |
| 0     | 1     | 0     | 0     | $A'+B$        |
| 0     | 1     | 0     | 1     | $A'$          |
| 0     | 1     | 1     | 0     | $AB+A'B'$     |
| 0     | 1     | 1     | 1     | $A' \cdot B'$ |
| 1     | 0     | 0     | 0     | $A+B$         |
| 1     | 0     | 0     | 1     | $AB'+A'B$     |
| 1     | 0     | 1     | 0     | $A$           |
| 1     | 0     | 1     | 1     | $AB'$         |
| 1     | 1     | 0     | 0     | $B$           |
| 1     | 1     | 0     | 1     | $A'B$         |
| 1     | 1     | 1     | 0     | $AB$          |
| 1     | 1     | 1     | 1     | 0             |

CSDN @徐徐徐 !

【这道题要注意的一点是以Y为分界线（分为Y上半部分和Y下半部分，同一区域之间是或的关系，而不同区域之间是与的关系，比如接通1000后Y输出端表达式为 $A+B$ ，而接通1001时则变为了 $(A+B)(A'+B')=AB'+A'B$ 。其它就是 $S_3S_2S_1S_0$ 哪个为1，也就是哪个与非门有效，比如0001时，就是 $S_0$ 有效，输入端为 $AB$ ，输出端为 $(AB)'=A'+B'$ 】

【题 4.3】 分析图 P4.3 电路的逻辑功能,写出  $Y_1$ 、 $Y_2$  的逻辑函数式,列出真值表,指出电路完成什么逻辑功能。

CSDN @徐徐徐 !




图 P4.3

CSDN @徐徐徐 !

解：从给定逻辑图的输入到输出逐级写出输出的逻辑式,最后得到输出为

$$\begin{aligned} Y_1 &= ABC + (A+B+C) \cdot (AB+AC+BC)' \\ &= ABC + AB'C' + A'BC' + A'B'C \\ Y_2 &= AB+BC+AC \end{aligned}$$

由真值表 A4.3 可见,这是一个全加器电路。 $A$ 、 $B$ 、 $C$  为加数、被加数和来自低位的进位,  $Y_1$  是和,  $Y_2$  是进位输出。

表 A4.3 题 4.3 的真值表

| $A$ | $B$ | $C$ | $Y_1$ | $Y_2$ |
|-----|-----|-----|-------|-------|
| 0   | 0   | 0   | 0     | 0     |
| 0   | 0   | 1   | 1     | 0     |
| 0   | 1   | 0   | 1     | 0     |
| 0   | 1   | 1   | 0     | 1     |
| 1   | 0   | 0   | 1     | 0     |
| 1   | 0   | 1   | 0     | 1     |
| 1   | 1   | 0   | 0     | 1     |
| 1   | 1   | 1   | 1     | 1     |

CSDN @徐徐徐！

本题也有点套娃，耐心一下，一次成功！

【题 4.5】 用与非门设计四变量的多数表决电路。当输入变量  $A$ 、 $B$ 、 $C$ 、 $D$  有 3 个或 3 个以上为 1 时输出为 1,输入为其他状态时输出为 0。

CSDN @001X姑娘

解：根据题意即可列出电路的逻辑真值表,如表 A4.5。从真值表写出逻辑式,得到

表 A4.5 题 4.5 的真值表

| $A$ | $B$ | $C$ | $D$ | $Y$ |
|-----|-----|-----|-----|-----|
| 0   | 0   | 0   | 0   | 0   |
| 0   | 0   | 0   | 1   | 0   |
| 0   | 0   | 1   | 0   | 0   |
| 0   | 0   | 1   | 1   | 0   |
| 0   | 1   | 0   | 0   | 0   |
| 0   | 1   | 0   | 1   | 0   |
| 0   | 1   | 1   | 0   | 0   |
| 0   | 1   | 1   | 1   | 1   |
| 1   | 0   | 0   | 0   | 0   |
| 1   | 0   | 0   | 1   | 0   |
| 1   | 0   | 1   | 0   | 0   |
| 1   | 0   | 1   | 1   | 1   |
| 1   | 1   | 0   | 0   | 0   |
| 1   | 1   | 0   | 1   | 1   |
| 1   | 1   | 1   | 0   | 1   |
| 1   | 1   | 1   | 1   | 1   |

CSDN @001X姑娘



$$Y = A'BCD + AB'CD + ABC'D + ABCD' + ABCD$$

$$= ABC + ABD + ACD + BCD$$

将上式化为与非-与非形式

$$Y = ((ABC)' \cdot (ABD)' \cdot (ACD)' \cdot (BCD)')$$




图 A4.5 CSDN @001X姑娘

也可以用卡诺图化简，更方便~

【题 4.6】 有一水箱由大、小两台水泵  $M_L$  和  $M_S$  供水,如图 P4.6 所示。水箱中设置了 3 个水位检测元件  $A$ 、 $B$ 、 $C$ 。水面低于检测元件时,检测元件给出高电平;水面高于检测元件时,检测元件给出低电平。现要求当水位超过  $C$  点时水泵停止工作;水位低于  $C$  点而高于  $B$  点时  $M_S$  单独工作;水位低于  $B$  点而高于  $A$  点时  $M_L$  单独工作;水位低于  $A$  点时  $M_L$  和  $M_S$  同时工作。试用门电路设计一个控制两台水泵的逻辑电路,要求电路尽量简单。




图 P4.6

CSDN @徐徐徐！

解：若以  $M_L$ 、 $M_S$  分别代表大、小两个水泵， $M_L$  或  $M_S$  为 1 时表示水泵工作，为 0 时表示水泵停止工作。同时，以 0 表示检测元件输出的低电平，1 表示检测元件输出的高电平，便可列出表 A4.6 的真值表。由于不可能出现水位高于 C 而低于 B 或 A，也不会出现水位高于 B 而低于 A，所以 ABC 的取值不可能出现 010、100、101、110，应将  $A'BC'$ 、 $AB'C'$ 、 $AB'C$  和  $ABC'$  作为约束项处理。

表 A4.6 题 4.6 的真值表

| A | B | C | $M_S$ | $M_L$ |
|---|---|---|-------|-------|
| 0 | 0 | 0 | 0     | 0     |
| 0 | 0 | 1 | 1     | 0     |
| 0 | 1 | 0 | ×     | ×     |
| 0 | 1 | 1 | 0     | 1     |
| 1 | 0 | 0 | ×     | ×     |
| 1 | 0 | 1 | ×     | ×     |
| 1 | 1 | 0 | ×     | ×     |
| 1 | 1 | 1 | 1     | 1     |

从真值表写出  $M_S$ 、 $M_L$  的逻辑式，并利用如图 A4.6(a) 所示的卡诺图化简，得到

$$\begin{cases} M_S = A + B'C \\ M_L = B \end{cases}$$

逻辑图如图 A4.6(b) 所示。




图 A4.6

**【这道题要注意的一点是水面高于检测元件，输出低电平（0），低于检测元件输出高电平（1）】**

【题 4.7】 设计一个代码转换电路,输入为 4 位二进制代码,输出为 4 位格雷码。可以采用各种逻辑功能的门电路来实现。4 位格雷码见《数字电子技术基础(第六版)》中第 1.5 节的表 1.5.2。

解: 以 4 位二进制代码为输入、4 位格雷码为输出,列成真值表,如表 A4.7。

表 A4.7 题 4.7 的真值表

| 二进制代码 |       |       |       | 格雷码   |       |       |       | 二进制代码 |       |       |       | 格雷码   |       |       |       |
|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|-------|
| $A_3$ | $A_2$ | $A_1$ | $A_0$ | $Y_3$ | $Y_2$ | $Y_1$ | $Y_0$ | $A_3$ | $A_2$ | $A_1$ | $A_0$ | $Y_3$ | $Y_2$ | $Y_1$ | $Y_0$ |
| 0     | 0     | 0     | 0     | 0     | 0     | 0     | 0     | 1     | 0     | 0     | 0     | 1     | 1     | 0     | 0     |
| 0     | 0     | 0     | 1     | 0     | 0     | 0     | 1     | 1     | 0     | 0     | 1     | 1     | 1     | 0     | 1     |
| 0     | 0     | 1     | 0     | 0     | 0     | 1     | 1     | 1     | 0     | 1     | 0     | 1     | 1     | 1     | 1     |
| 0     | 0     | 1     | 1     | 0     | 0     | 1     | 0     | 1     | 0     | 1     | 1     | 1     | 1     | 1     | 0     |
| 0     | 1     | 0     | 0     | 0     | 1     | 1     | 0     | 1     | 1     | 0     | 0     | 1     | 0     | 1     | 0     |
| 0     | 1     | 0     | 1     | 0     | 1     | 1     | 1     | 1     | 1     | 0     | 1     | 1     | 0     | 1     | 1     |
| 0     | 1     | 1     | 0     | 0     | 1     | 0     | 1     | 1     | 1     | 1     | 0     | 1     | 0     | 0     | 1     |
| 0     | 1     | 1     | 1     | 0     | 1     | 0     | 0     | 1     | 1     | 1     | 1     | 1     | 0     | 0     | 0     |

由真值表写出输出逻辑式,化简后得到

$$\begin{cases} Y_3 = A_3 \\ Y_2 = A_3 \oplus A_2 \\ Y_1 = A_2 \oplus A_1 \\ Y_0 = A_1 \oplus A_0 \end{cases}$$

CSDN @001X姑娘




图 A4.7 CSDN @001X姑娘

格雷码, 卡诺图化简, 记得画图找对应。

【题 4.10】 写出图 P4.10 中  $Z_1$ 、 $Z_2$ 、 $Z_3$  的逻辑函数式,并化简为最简的与或表达式。译码器 74HC42 的逻辑图见图 4.4.9(a)。

CSDN @001X姑娘




图 P4.10

CSDN @001X姑娘

解：由图 P4.10 电路可直接写出

$$\begin{cases} Z_1 = (Y_1' Y_2' Y_3')' = M'N'P'Q + M'NP'Q' + M'NPQ \\ Z_2 = (Y_4' Y_5' Y_6')' = M'N'PQ' + M'NP'Q + MN'P'Q' \\ Z_3 = (Y_7' Y_8' Y_9')' = M'N'PQ + M'NPQ' + MN'P'Q \end{cases}$$

由于 74HC42 是具有拒绝伪码功能的二-十进制译码器,在输入为  $A_3A_2A_1A_0 = 1010 \sim 1111$  时  $Y_0 \sim Y_9$  均无输出信号,所以可将  $A_3A_2A_1A_0'、A_3A_2A_1A_0、A_3A_2A_1'A_0'、A_3A_2A_1'A_0、A_3A_2A_1A_0'、A_3A_2A_1A_0$  作为  $Z_1、Z_2$  和  $Z_3$  的约束项处理。在图 A4.10 的卡诺图上可见,利用这些约束项可将  $Z_1、Z_2、Z_3$  化简为

$$\begin{cases} Z_1 = M'N'P'Q + NP'Q' + NPQ \\ Z_2 = MQ' + NP'Q + N'PQ' \\ Z_3 = MQ + NPQ' + N'PQ \end{cases}$$




图 A4.10

CSDN @001X姑娘

做数电的题，一定要仔细和耐心，一次给它做对了，省去了很多不必要的找错过程。

【题 4.11】 画出用两片 4 线-16 线译码器 74LS154 组成 5 线-32 线译码器的接线图。图 P4.11 是 74LS154 的逻辑框图,图中的  $S'_A$ 、 $S'_B$  是两个控制端(亦称片选端),译码器工作时应使  $S'_A$  和  $S'_B$  同时为低电平。当输入信号  $A_3A_2A_1A_0$  为 0000~1111 这 16 种状态时,输出端从  $Y'_0$  到  $Y'_{15}$  依次给出低电平输出信号。

解: 因为 74LS154 只有 4 位输入代码,所以第 5 位输入代码只能借用  $S'_A$  和  $S'_B$  输入端。将  $A_4$  接至第(1)片 74LS154 的  $S'_A$  和  $S'_B$  输入端,同时将  $A'_4$  接至第(2)片 74LS154 的  $S'_A$  和  $S'_B$  输入端,如图 A4.11 所示。当输入  $A_4A_3A_2A_1A_0 = 00000 \sim 01111$  时,便在第(1)片的  $Z'_0 \sim Z'_{15}$  依次给出低电平

CSDN @徐徐徐!

输出信号。当输入为  $A_4A_3A_2A_1A_0 = 10000 \sim 11111$  时,便在第(2)片的输出端  $Z'_{16} \sim Z'_{31}$  依次给出低电平输出信号。




图 P4.11




图 A4.11

CSDN @徐徐徐!

相对来讲, 考的概率极低。(当然, 如果专业课就是数电当我没说~)

【题 4.12】 试画出用 3 线-8 线译码器 74HC138(见图 4.4.7) 和门电路产生如下多输出逻辑函数的逻辑图。

$$\begin{cases} Y_1 = AC \\ Y_2 = A'B'C + AB'C' + BC \\ Y_3 = B'C' + ABC' \end{cases}$$

CSDN @001X姑娘

解：将输入变量  $A, B, C$  分别接至 74HC138 的输入端  $A_2, A_1, A_0$ ，在它的输出端  $Y_0' \sim Y_7'$  便给出了三变量全部 7 个最小项的反相输出  $m_0' \sim m_7'$ 。

把给定的函数  $Y_1, Y_2, Y_3$  化为  $m_0' \sim m_7'$  的表达式，则得到

$$\begin{cases} Y_1(A, B, C) = AC = AB'C + ABC = m_3 + m_7 = (m_5' m_7')' = (Y_5' Y_7')' \\ Y_2(A, B, C) = A'B'C + AB'C' + BC = A'B'C + A'BC + AB'C' + ABC \\ \quad = m_1 + m_3 + m_4 + m_7 = (m_1' m_3' m_4' m_7')' = (Y_1' Y_3' Y_4' Y_7')' \\ Y_3(A, B, C) = B'C' + ABC' = A'B'C' + AB'C' + ABC' \\ \quad = m_0 + m_4 + m_6 = (m_0' m_4' m_6')' = (Y_0' Y_4' Y_6')' \end{cases}$$

CSDN @001X姑娘




图 A4.12 CSDN @001X姑娘

【题 4.13】 画出用 4 线-16 线译码器 74LS154(参见题 4.11)和门电路产生如下多输出逻辑函数的逻辑图。

$$\begin{cases} Y_1 = A'B'C'D + A'B'CD' + AB'C'D' + A'BC'D' \\ Y_2 = A'BCD + AB'CD + ABC'D + ABCD' \\ Y_3 = A'B \end{cases}$$

解: 将  $A, B, C, D$  接至 74LS154 的  $A_3, A_2, A_1, A_0$  以后, 在输出  $Y_0 \sim Y_{15}$  就得到了四变量  $A, B, C, D$  的全部 16 个最小项的反相输出  $m'_0 \sim m'_{15}$ 。将给定的逻辑式化为用  $m'_0 \sim m'_{15}$  表达的形式, 得到

$$\begin{cases} Y_1(A, B, C, D) = A'B'C'D + A'B'CD' + A'BC'D' + AB'C'D' \\ \quad = m_1 + m_2 + m_4 + m_8 = (m'_1 m'_2 m'_4 m'_8)' = (Y'_1 Y'_2 Y'_4 Y'_8)' \\ Y_2(A, B, C, D) = A'BCD + AB'CD + ABC'D + ABCD' \\ \quad = m_7 + m_{11} + m_{13} + m_{14} = (m'_7 m'_{11} m'_{13} m'_{14})' = (Y'_7 Y'_{11} Y'_{13} Y'_{14})' \\ Y_3(A, B, C, D) = A'B = A'BC'D' + A'BC'D + A'BCD' + A'BCD \\ \quad = m_4 + m_5 + m_6 + m_7 = (m'_4 m'_5 m'_6 m'_7)' = (Y'_4 Y'_5 Y'_6 Y'_7)' \end{cases}$$

根据上式画得的电路图如图 A4.13 所示。




图 A4.13

CSDN @徐徐徐!

【题 4.14】 用 3 线-8 线译码器 74HC138 和门电路设计 1 位二进制全减器电路。输入为被减数、减数和来自低位的借位; 输出为两数之差和向高位的借位信号。

解: 设  $M_i$  为被减数、 $N_i$  为减数、 $B_{i-1}$  为来自低位的借位,  $D_i$  为差数、 $B_i$  为向高位的借位, 则可

CSDN @徐徐徐!


列出一位全减器的真值表。由真值表 A4.14 得到  $D_i$  和  $B_i$  的逻辑式,并化成由译码器输出  $Y_0 \sim Y_7$  表示的形式,于是得到

$$\begin{aligned} D_i &= M_i'N_i'B_{i-1} + M_i'N_iB_{i-1}' + M_iN_i'B_{i-1}' + M_iN_iB_{i-1} \\ &= (Y_1'Y_2'Y_4'Y_7')' \\ B_i &= M_i'N_i'B_{i-1} + M_i'N_iB_{i-1}' + M_iN_i'B_{i-1} + M_iN_iB_{i-1}' \\ &= (Y_1'Y_2'Y_3'Y_7')' \end{aligned}$$

表 A4.14 一位全减器的真值表

| $M_i$ | $N_i$ | $B_{i-1}$ | $D_i$ | $B_i$ |
|-------|-------|-----------|-------|-------|
| 0     | 0     | 0         | 0     | 0     |
| 0     | 0     | 1         | 1     | 1     |
| 0     | 1     | 0         | 1     | 1     |
| 0     | 1     | 1         | 0     | 1     |
| 1     | 0     | 0         | 1     | 0     |
| 1     | 0     | 1         | 0     | 0     |
| 1     | 1     | 0         | 0     | 0     |
| 1     | 1     | 1         | 1     | 1     |

根据上面得到的  $D_i$ 、 $B_i$  的逻辑式,即可得到如图 A4.14 的全减器电路。



CSDN @徐徐徐!

【这里还有一点是顺序颠倒没有关系,比如低位向本位的进位放在了第三列,化简出来的结果有一点点出入,但是原理是对的,所以也可以。】

【补充:如何理解全减器?比如本位向高位的进位?低位向本位的进位?】

例: 21-13的运算过程。首先进行个位的相减,发现1小于3,所以1也就是个位向十位2借了一位,于是变成11-3等于8,个位向十位的借位也就是本位向高位的借位;接下来我们十位进行相减,本来是2减1的,但是因为刚刚十位把一位借给了低位1,所以这里的2变为了1,这也叫做低位向本位借位,所以1-1=0,所以21-13等于8;

【回到一位全减器,比如 $M_i=1, N_i=0$ ,低位向本位借位为1,本来是被减数1减去减数0等于1的,但是因为低位向本位借了一位,所以本位应该是0,也就是0-0等于0,所以最后本位的结果为0;再比如 $M_i=1, N_i=1$ ,低位向本位借1,本来是1-1=0,但是因为低位的借位,被减数1变为了0,显然,0-1不够减,所以本位向高位借了一位,本位变为了2(为什么是2,因为这里是二进制,如果是刚刚讨论的十进制,那借一位就是借十),所以2-1=1,最后本位的结果为1,本位向高位借位为1。注意这里要和一位全加器有所区分~不要混淆了全加器是要加个1,而全减器是要减个一】



【题 4.16】 分析图 P4.16 电路,写出输出 Z 的逻辑函数式。74HC151 为 8 选 1 数据选择器,它的逻辑图见图 4.5.5,输出的逻辑函数式见式(4.5.6)。




图 P4.16

解: 由式(4.5.6)知 74HC151 的输出逻辑函数式为

$$Y = D_0(A_2'A_1'A_0') + D_1(A_2'A_1'A_0) + D_2(A_2'A_1A_0') + D_3(A_2'A_1A_0) + D_4(A_2A_1'A_0') + D_5(A_2A_1'A_0) + D_6(A_2A_1A_0') + D_7(A_2A_1A_0)$$

将  $A_2=C$ 、 $A_1=B$ 、 $A_0=A$ 、 $D_0=D_1=D_4=D_5=D$ 、 $D_6=D'$ 、 $D_2=1$ 、 $D_3=D_7=0$ 、 $Y=Z$  代入上式,得到

$$Z = DC'B'A' + DC'B'A + C'BA' + DCB'A' + DCB'A + D'CBA' \quad \text{CSDN @徐徐徐!}$$

【题 4.17】 图 P4.17 是用两个 4 选 1 数据选择器组成的逻辑电路,试写出输出 Z 与输入 M、N、P、Q 之间的逻辑函数式。已知数据选择器的逻辑函数式为

$$Y = [D_0A_1'A_0' + D_1A_1'A_0 + D_2A_1A_0' + D_3A_1A_0] \cdot S \quad \text{CSDN @徐徐徐!}$$




图 P4.17

解: 由图可以写出

$$Y_1 = [0 \cdot N'M' + 0 \cdot N'M + QNM' + QNM]P' = NP'Q$$

$$Y_2 = [QN'M' + QN'M + 0 \cdot NM' + 0 \cdot NM]P = N'PQ$$

$$Z = Y_1 + Y_2 = NP'Q + N'PQ \quad \text{CSDN @徐徐徐!}$$

【这道题要注意的一点是, S接入的是P端, Y1和Y2分别对应着P' 和P】

【题 4.18】 试用 4 选 1 数据选择器产生逻辑函数

$$Y = AB'C' + A'C' + BC$$

解：已知 4 选 1 数据选择器的输出逻辑式为

$$Y = A_1'A_0' \cdot D_0 + A_1'A_0 \cdot D_1 + A_1A_0' \cdot D_2 + A_1A_0 \cdot D_3$$

将给定的逻辑函数化为与上式对应的形式

$$Y = A'B' \cdot C' + A'B \cdot 1 + AB' \cdot C' + AB \cdot C$$

令数据选择器的输入接成  $A_1 = A$ 、 $A_0 = B$ 、 $D_0 = C'$ 、 $D_1 = 1$ 、 $D_2 = C'$ 、 $D_3 = C$ ，如图 A4.18 所示，则数据选择器的输出  $Y$  就是所要求产生的逻辑函数。




图 A4.18

CSDN @徐徐徐！

【题 4.19】 用 8 选 1 数据选择器 74HC151 (见图 4.5.5) 产生逻辑函数

$$Y = AC'D + A'B'CD + BC + BC'D'$$

解：由式(4.5.6)知 74HC151 的输出逻辑式可写为

CSDN @001X姑娘

$$\begin{aligned} Y = & (A_2'A_1'A_0') \cdot D_0 + (A_2'A_1'A_0) \cdot D_1 + (A_2'A_1A_0') \cdot D_2 \\ & + (A_2'A_1A_0) \cdot D_3 + (A_2A_1'A_0') \cdot D_4 + (A_2A_1'A_0) \cdot D_5 \\ & + (A_2A_1A_0') \cdot D_6 + (A_2A_1A_0) \cdot D_7 \end{aligned}$$

将给定的逻辑函数式化成与上式对应的形式，得到

$$\begin{aligned} Y = & (A'B'C') \cdot 0 + (A'B'C) \cdot D + (A'BC') \cdot D' + (A'BC) \cdot 1 \\ & + (AB'C') \cdot D + (AB'C) \cdot 0 + (ABC') \cdot 1 + (ABC) \cdot 1 \end{aligned}$$

令 74HC151 的输入为  $A_2 = A$ 、 $A_1 = B$ 、 $A_0 = C$ 、 $D_0 = D_5 = 0$ 、 $D_1 = D_4 = D$ 、 $D_2 = D' = D_3 = D_6 = D_7 = 1$ ，如图 A4.19 所示，则 74HC151 的输出  $Y$  就是要求产生的逻辑函数。




图 A4.19

CSDN @001X姑娘

【题 4.20】 用 8 选 1 数据选择器 74HC151(见图 4.5.5)产生逻辑函数

$$Y = AC + A'BC' + A'B'C$$

解: 已知 8 选 1 数据选择器输出逻辑函数为

$$\begin{aligned} Y = & (A_2'A_1'A_0') \cdot D_0 + (A_2'A_1'A_0) \cdot D_1 + (A_2'A_1A_0') \cdot D_2 \\ & + (A_2'A_1A_0) \cdot D_3 + (A_2A_1'A_0') \cdot D_4 + (A_2A_1'A_0) \cdot D_5 \\ & + (A_2A_1A_0') \cdot D_6 + (A_2A_1A_0) \cdot D_7 \end{aligned}$$

将给定的逻辑函数式变换为与上式相对应的形式,得到

$$\begin{aligned} Y = & (A'B'C') \cdot 0 + (A'B'C) \cdot 1 + (A'BC') \cdot 1 + (A'BC) \cdot 0 \\ & + (AB'C') \cdot 0 + (AB'C) \cdot 1 + (ABC') \cdot 0 + (ABC) \cdot 1 \end{aligned}$$

令 74HC151 的输入为  $A_2 = A$ 、 $A_1 = B$ 、 $A_0 = C$ 、 $D_0 = D_3 = D_4 = D_6 = 0$ 、 $D_1 = D_2 = D_5 = D_7 = 1$ , 如图 A4.20 所示, 则 74HC151 的输出  $Y$  就是所要求的逻辑函数。




图 A4.20

CSDN @徐徐徐!

【题 4.21】 设计用 3 个开关控制一个电灯的逻辑电路, 要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮。要求用数据选择器来实现。

解: 以  $A$ 、 $B$ 、 $C$  表示三个双位开关, 并用 0 和 1 分别表示开关的两个状态。以  $Y$  表示灯的状态, 用 1 表示亮, 用 0 表示灭。设  $ABC = 000$  时  $Y = 0$ , 从这个状态开始, 单独改变任何一个开关的状态  $Y$  的状态都要变化。据此列出  $Y$  与  $A$ 、 $B$ 、 $C$  之间逻辑关系的真值表 A4.21。

表 A4.21 题 4.21 的真值表

| $A$ | $B$ | $C$ | $Y$ | $A$ | $B$ | $C$ | $Y$ |
|-----|-----|-----|-----|-----|-----|-----|-----|
| 0   | 0   | 0   | 0   | 0   | 1   | 1   | 0   |
| 0   | 0   | 1   | 1   | 1   | 0   | 1   | 0   |
| 0   | 1   | 0   | 1   | 1   | 1   | 0   | 0   |
| 1   | 0   | 0   | 1   | 1   | 1   | 1   | 1   |

从真值表写出逻辑式

$$Y = A'B'C + A'BC' + AB'C' + ABC$$

产生上述三变量逻辑函数用具有两位地址输入的 4 选 1 数据选择器即可。

已知 4 选 1 数据选择器输出的逻辑式可写为

$$Y = A_1'A_0' \cdot D_0 + A_1'A_0 \cdot D_1 + A_1A_0' \cdot D_2 + A_1A_0 \cdot D_3$$

只要令数据选择器的输入为  $A_1 = A$ 、 $A_0 = B$ 、 $D_0 = D_3 = C$ 、 $D_1 = D_2 = C'$ , 如图 A4.21 所示, 则数据选择器的输出即为要求得到的函数。

CSDN @001X姑娘




图 A4.21

这里用八选一也可以，就是有些浪费。

【题 4.22】 人的血型有 A、B、AB、O 4 种。输血时输血者的血型与受血者血型必须符合图 P4.22 中用箭头指示的授受关系。试用数据选择器设计一个逻辑电路，判断输血者与受血者的血型是否符合上述规定。（提示：可以用两个逻辑变量的 4 种取值表示输血者的血型。用另外两个逻辑变量的 4 种取值表示受血者的血型。）




图 A4.21






图 P4.22

解：以  $MN$  的 4 种状态组合表示输血者的 4 种血型，并以  $PQ$  的 4 种状态组合表示受血者的 4 种血型，如图 A4.22(a) 所示。用  $Z$  表示判断结果， $Z=0$  表示符合图 A4.22(a) 要求， $Z=1$  表示不符合要求。

据此可列出表示  $Z$  与  $M、N、P、Q$  之间逻辑关系的真值表如表 A4.22 所示。 CSDN @徐徐徐！



(a)



(b)

图 A4.22

从真值表写出逻辑式为

$$Z = M'N'P'Q + M'N'PQ + M'NP'Q' + M'NPQ + MN'P'Q' + MN'P'Q + MN'PQ + MN'PQ$$

取 8 选 1 数据选择器产生上式的逻辑函数。已知 8 选 1 数据选择器的输出为 CSDN @徐徐徐！

表 A4.22 题 4.22 的真值表

| $M$ | $N$ | $P$ | $Q$ | $Z$ | $M$ | $N$ | $P$ | $Q$ | $Z$ |
|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|
| 0   | 0   | 0   | 0   | 0   | 1   | 0   | 0   | 0   | 1   |
| 0   | 0   | 0   | 1   | 1   | 1   | 0   | 0   | 1   | 1   |
| 0   | 0   | 1   | 0   | 0   | 1   | 0   | 1   | 0   | 0   |
| 0   | 0   | 1   | 1   | 1   | 1   | 0   | 1   | 1   | 1   |
| 0   | 1   | 0   | 0   | 1   | 1   | 1   | 0   | 0   | 0   |
| 0   | 1   | 0   | 1   | 0   | 1   | 1   | 0   | 1   | 0   |
| 0   | 1   | 1   | 0   | 0   | 1   | 1   | 1   | 0   | 0   |
| 0   | 1   | 1   | 1   | 1   | 1   | 1   | 1   | 1   | 0   |

$$Y = A_2' A_1' A_0' \cdot D_0 + A_2' A_1' A_0 \cdot D_1 + A_2' A_1 A_0' \cdot D_2 + A_2' A_1 A_0 \cdot D_3 \\ + A_2 A_1' A_0' \cdot D_4 + A_2 A_1' A_0 \cdot D_5 + A_2 A_1 A_0' \cdot D_6 + A_2 A_1 A_0 \cdot D_7$$

将  $Z$  变化成与  $Y$  对应的形式, 得到

$$Z = M' N' P' \cdot Q + M' N' P \cdot Q + M' N P' \cdot Q' + M' N P \cdot Q + M N' P' \cdot 1 \\ + M N' P \cdot Q + M N P' \cdot 0 + M N P \cdot 0$$

令数据选择器的输入为  $A_2 = M, A_1 = N, A_0 = P, D_0 = D_1 = D_3 = D_5 = Q, D_2 = Q', D_4 = 1, D_6 = D_7 = 0$ , 如图 A4.22(b) 所示, 则数据选择器的输出  $Y$  即为所求的  $Z$ 。

CSDN @徐徐徐!

这里也可以  $Z=1$  为匹配,  $Z=0$  为不匹配, 用这种方法得到的结果和上图用数据选择器输出端  $D$  那里是相反的连接。比如上图  $D6D7$  接地, 那这里就得接 1。

【题 4.23】用 8 选 1 数据选择器 74HC151 (见图 4.5.5) 设计一个组合逻辑电路。该电路有 3 个输入逻辑变量  $A, B, C$  和 1 个工作状态控制变量  $M$ 。当  $M=0$  时电路实现“意见一致”功能 ( $A, B, C$  状态一致时输出为 1, 否则输出为 0), 而  $M=1$  时电路实现“多数表决”功能, 即输出与  $A, B, C$  中多数的状态一致。


CSDN @001X姑娘

| $M$ | $A$ | $B$ | $C$ | $Z$ | $M$ | $A$ | $B$ | $C$ | $Z$ |
|-----|-----|-----|-----|-----|-----|-----|-----|-----|-----|
| 0   | 0   | 0   | 0   | 1   | 1   | 0   | 0   | 0   | 0   |
| 0   | 0   | 0   | 1   | 0   | 1   | 0   | 0   | 1   | 0   |
| 0   | 0   | 1   | 0   | 0   | 1   | 0   | 1   | 0   | 0   |
| 0   | 0   | 1   | 1   | 0   | 1   | 0   | 1   | 1   | 1   |
| 0   | 1   | 0   | 0   | 0   | 1   | 1   | 0   | 0   | 0   |
| 0   | 1   | 0   | 1   | 0   | 1   | 1   | 0   | 1   | 1   |
| 0   | 1   | 1   | 0   | 0   | 1   | 1   | 1   | 0   | 1   |
| 0   | 1   | 1   | 1   | 1   | 1   | 1   | 1   | 1   | 1   |

由真值表写出逻辑式为

$$\begin{aligned} Z &= (A'B'C'+ABC)M'+(A'BC+AB'C+ABC'+ABC)M \\ &= A'B'C' \cdot M'+A'B'C \cdot 0+A'BC' \cdot 0+A'BC \cdot M+AB'C' \cdot 0 \\ &\quad +AB'C \cdot M+ABC' \cdot M+ABC \cdot 1 \end{aligned}$$

用 74HC151 接成的电路如图 A4.23 所示。其中  $A_2=A$ 、 $A_1=B$ 、 $A_0=C$ 、 $D_0=M'$ 、 $D_1=D_2=D_4=0$ 、 $D_3=D_5=D_6=M$ 、 $D_7=1$ 。



CSDN @001X姑娘

【题 4.24】 用 8 选 1 数据选择器设计一个函数发生器电路,它的功能表如表 P4.24 所示。

表 P4.24 题 4.24 电路的功能表

| $S_1$ | $S_0$ | $Y$          |
|-------|-------|--------------|
| 0     | 0     | $A \cdot B$  |
| 0     | 1     | $A+B$        |
| 1     | 0     | $A \oplus B$ |
| 1     | 1     | $A'$         |

解：由功能表写出逻辑式

$$Y=S_1'S_0AB+S_1'S_0(A+B)+S_1S_0'(AB'+A'B)+S_1S_0A'$$

又知 8 选 1 数据选择器的输出逻辑式为

CSDN @徐徐徐！

$$Y = A_2' A_1' A_0' \cdot D_0 + A_2' A_1' A_0 \cdot D_1 + A_2' A_1 A_0' \cdot D_2 + A_2' A_1 A_0 \cdot D_3 \\ + A_2 A_1' A_0' \cdot D_4 + A_2 A_1' A_0 \cdot D_5 + A_2 A_1 A_0' \cdot D_6 + A_2 A_1 A_0 \cdot D_7$$

将要求产生的函数式化为与数据选择器输出函数式完全对应的形式,得到

$$Y = S_1' S_0' A' \cdot 0 + S_1' S_0' A \cdot B + S_1' S_0 A' \cdot B + S_1' S_0 A \cdot 1 \\ + S_1 S_0' A' \cdot B + S_1 S_0' A \cdot B' + S_1 S_0 A' \cdot 1 + S_1 S_0 A \cdot 0$$

令 74HC151 的输入为  $A_2 = S_1, A_1 = S_0, A_0 = A, D_0 = D_7 = 0, D_1 = D_2 = D_4 = B, D_3 = D_6 = 1, D_5 = B'$ , 即得到图 A4.24 电路。





图 A4.24


CSDN @徐徐徐!

【补充，本章需要掌握的器件图如下：】




CSDN @徐徐徐!

74138 译码器:




CSDN @徐徐徐!

4选1数据选择器:



CSDN @徐徐徐!


4-16线译码器 ( $S_A$  和  $S_B$  接地)



CSDN @徐徐徐!



双四选一数据选择器， $S_2'$   $S_1'$  接地



## 第五章、半导体存储电路

```
printf("当前数电学习进度50%.\n");
```

### 一、概述

时序逻辑电路具有记忆功能。

存储单元：只能存储一位数据的电路

寄存器：用于存储一组数据的存储电路

存储器：用于存储大量数据的存储电路

### 二、SR锁存器

锁存器：寄存一位二值代码，通常由两个或非门或者与非门组成。


### 三、触发器

与锁存器相比，除去置1和置0外，又增加了一个触发信号CLOCK输入端（记作CLK）。

触发信号的工作方式可以分外三类：电平触发、边沿触发和脉冲触发三种。




补充：什么是电平触发？




首先观察这张波形图，Q的状态只有在CLK连续为1的那段才发生变化，其它地方不发生任何变化，所以称之为电平触发。

补充：什么是边沿触发？



看这张波形图，这里是上升沿，Q只有在CLK上升沿才发生变化，其它地方不发生变化，所以称之为边沿触发，如果是下降沿，则下降沿时Q才会发生变化。

补充：什么是脉冲触发？



JK脉冲触发器波形图绘制只考虑第一次变化！（比如从00变到10，则Q置1，注意，这里的Q置1是在一个脉冲结束后再变化，也就是在CLK第一个有效脉冲结束后，Q才发生变化，而不是在上升沿发生变化！！后续如在同一个脉冲内再发生变化，不用管）RS脉冲触发器每一次变化都得考虑（如从00变到10，则置1，从10变到00则保持，但是是按照最后的状态绘制Q）！还要注意正脉冲和负脉冲，正脉冲看CLK为1的部分，负脉冲看CLK为0的部分。

根据电路内部结构形式：基本触发器（没有CLOCK信号），同步触发器，主从触发器，维持阻塞触发器，CMOS边沿触发器。

根据逻辑功能：RS触发器，JK触发器，D触发器，T和T' 触发器。

根据存储数据原理：静态触发器、动态触发器。


其中静态触发器是靠电路状态的自锁存储数据，而动态触发器是通过MOS管栅极输入电容上存储电荷来存储数据的。

#### 四、按逻辑功能触发器的分类

补充！

【其中JK触发器和D触发器最重要，且JK触发器可以转换为RS触发器或者T触发器】  
【比如在需要SR触发器时，只要将JK触发器的J、K端当作S、R端使用，即可实现SR触发器的功能；在需要T触发器时，只要将J、K连在一起当作T端使用，就可以实现T触发器的功能（利用了特性方程的思想，即对于JK触发器的特性方程为

$Q = JQ' + K'Q$ , 当  $J = K = T$  时,  $Q = TQ' + T'Q$ , 这样一来就变为了T触发器的特性方程, 实现了从JK触发器转变为T触发器这一变化)]



**SR触发器 (置0置1触发器)**

**特性方程:**  $Q^* = S + R'Q$ ;  $SR = 0$

**特性表:** (其中: 前一二行功能为保持, 三四行为置0, 五六行为置1, 七八行为不定, 可以巧记为00保持, 01置0, 10置1, 11不定)


【补充: 如何看待置1和置0的功能? 我们把Q称为初态,  $Q^*$ 称为次态, 从初态到次态的变化代表了相应的功能, 比如下面SR触发器中前两行, Q分别从01变为对应的 $Q^*$ 的01, 也就是状态并没有发生变化, 我们称它的功能为保持, 后面的依次类推即可。】

表 5.3.6 SR 触发器的特性表

| S | R | Q | Q* |
|---|---|---|----|
| 0 | 0 | 0 | 0  |
| 0 | 0 | 1 | 1  |
| 0 | 1 | 0 | 0  |
| 0 | 1 | 1 | 0  |
| 1 | 0 | 0 | 1  |
| 1 | 0 | 1 | 1  |
| 1 | 1 | 0 | 不定 |
| 1 | 1 | 1 | 不定 |

CSDN @徐徐徐!

**状态转换图:**



JK触发器 (置1和置0翻转触发器)

\*特性方程:  $A^* = JQ' + K'Q$

特性表 (最后两行体现了翻转功能, 00保持, 01置0, 10置1, 11翻转)


表 5.3.7 JK 触发器的特性表

| J | K | Q | Q* |
|---|---|---|----|
| 0 | 0 | 0 | 0  |
| 0 | 0 | 1 | 1  |
| 0 | 1 | 0 | 0  |
| 0 | 1 | 1 | 0  |
| 1 | 0 | 0 | 1  |
| 1 | 0 | 1 | 1  |
| 1 | 1 | 0 | 1  |
| 1 | 1 | 1 | 0  |

CSDN @你你你!

状态转换图:

JK触发器:



CSDN @徐徐徐!

T触发器 (翻转触发器)

特性方程:  $Q^* = TQ' + T'Q$  (异或关系, 异为1)

特性表


表 5.3.8 T 触发器的特性表

| T | Q | Q* |
|---|---|----|
| 0 | 0 | 0  |
| 0 | 1 | 1  |
| 1 | 0 | 1  |
| 1 | 1 | 0  |

CSDN @徐徐徐!

状态转换图

T触发器:



CSDN @徐徐徐!

D触发器 (跟随触发器)

特性方程:  $Q^* = D$

特性表




表 5.3.9 D 触发器的特性表

| D | Q | Q' |
|---|---|----|
| 0 | 0 | 0  |
| 0 | 1 | 0  |
| 1 | 0 | 1  |
| 1 | 1 | 1  |

CSDN @徐徐徐!

### 状态转换图



## 五、寄存器

寄存一组二值代码。

## 六、存储器

存储大量二值信息的器件。

**存储器容量的扩展：位扩展方式和字扩展方式。** 256\*8的芯片，其中256为字数，8为位数。

**举例说明：**

**例1、** 用1M4的SRAM芯片设计一个1M8的SRAM存储器，则需要多少1M4的芯片多少片？（位扩展）

答：所需芯片数为： $(1M8) / (1M4) = 2$ （片）

**例2、** 用256K8位的SRAM芯片设计2048K8位的存储器，需要多少片？（字扩展）

答：所需芯片数： $(2048K8) / (256K*8) = 8$ 片

**字位扩展：**如若字数和位数都发生变化，方法一致，即 $d(\text{所需芯片数}) = \text{设计要求的存储容量} / \text{已知芯片存储容量}$

## 七、部分习题及小结

【波形图的绘制，根据触发器电路，写次态函数等】

【补充：本章重点是波形图的绘制，尤其是电平触发器（正电平和负电平）、边沿触发器（上升沿和下降沿）、脉冲触发器（正脉冲和负脉冲），其中JK触发器的各种类型和SR触发器的各种类型为重点和难点。

电平触发器：观察有效电平期间SR或JK的变化，绘制Q的变化波形图。

边沿触发器：分清楚是上升沿还是下降沿（上升沿CLK那里没有小圆圈，而下降沿有小圆圈），上升沿则是观察上升沿时JK或SR的变化，下降沿则是观察下降沿时SR或JK的变化，绘制Q的变化波形图。

脉冲触发器：分清楚是正脉冲还是负脉冲，负脉冲同样是CLK那里有小圆圈，如果是正脉冲JK触发器或者SR触发器，观察CLK为1期间JK的第一次变化和SR的所有变化（也可以是最后一次变化，但是如果最后一次变化是保持，则保持它前一次的变化，而非上一个CLK有效期间的变化），得出相应的Q的变化；如果是JK负脉冲和SR负脉冲则观察CLK为0期间JK的第一次变化和SR的所有变化，得出相应的Q的变化。】

【何谓一次变化？保持到翻转（或置1或置0）为一次变化，然后J为1K为0为一次变化，J为0K为0是保持，不算一次变化，所以要小心一些~还有一定要看清楚是脉冲触发还是边沿触发还是电平触发，但是就考试来讲，脉冲触发可能性比较大，所以下面的习题必须掌握！】

【题 5.1】 画出图 P5.1 由与非门组成的 SR 锁存器输出端  $Q$ 、 $Q'$  的电压波形，输入端  $S'_D$ 、 $R'_D$  的电压波形如图中所示。




图 P5.1

解：见图 A5.1。




图 A5.1

CSDN @徐徐徐！

直接看评论区~【因为这里没有时钟脉冲作用，所以可以直接根据00置1，01置0，10置1，11不定来绘图，但是要注意的是这里的RS是R'和S'不是R和S！还有要注意的一点是SR为11本来是不定，也就是当SR为11时Q可能为0也可能为1，所以有些朋友可能疑惑本题中的SR为11时为什么Q变为了1，起初我也有困惑，但是后面做题



有一个是直接标出不定，也就是在波形图中对应的地方标出不定即可，所以我建议最好标个不定，更严谨一些。】

【题 5.4】 在图 P5.4 电路中,若  $CLK$ 、 $S$ 、 $R$  的电压波形如图中所示,试画出  $Q$  和  $Q'$  端与之对应的电压波形。假定触发器的初始状态为  $Q=0$ 。

解：见图 A5.4。

CSDN @徐徐徐！




图 P5.4




图 A5.4

CSDN @徐徐徐！

因为这里有时钟脉冲 $CLK$ ，而且是电平触发，也就是在 $CLK$ 为1的地方再看 $R$ 和 $S$ 的状态，最后确定 $Q$ 的波形图。因为刚开始 $Q$ 为0，直到下一个 $CLK$ 为1的时候， $S$ 为1， $R$ 为0，10置1，所以 $Q$ 为1， $Q$ 为1持续到下一个 $CLK$ 为1时看 $RS$ 对应的状态，比如本题 $SR$ 分别为01，01置0，所以 $Q$ 为0，循环往复即可~

【题 5.5】 在图 P5.5(a)所示的电平触发  $D$  触发器电路中,若  $CLK$  和  $D$  输入端的电压波形如图 P5.5(b)所示,试画出  $Q$  和  $Q'$  端对应的电压波形。假定触发器的初始状态为  $Q=0$ 。




图 P5.5

解: 见图 A5.5。

CSDN @徐徐徐!




图 A5.5

CSDN @徐徐徐!

这里是 $D$ 触发器, 然后是电平触发,  $CLK$ 为1期间有效,  $D$ 触发器也叫保持触发器, 也就是 $D$ 在 $CLK$ 为1期间怎么变化,  $Q$ 就怎么变化。

【题 5.7】 已知边沿触发器输入端  $D$  和时钟信号  $CLK$  的电压波形如图 P5.7 所示,试画出  $Q$  和  $Q'$  端对应的电压波形。假定触发器的初始状态为  $Q=0$ 。




图 P5.7

解: 根据  $D$  触发器逻辑功能的定义及边沿触发方式的动作特点,即可画出  $Q$ 、 $Q'$  端的电压波形如图 A5.7 所示。




图 A5.7

CSDN @徐徐徐!

上升沿D触发器, 所以从波形图中我们可以看到, 刚开始 $Q$ 为1, 在下一个上升沿到达时,  $D$ 为0, 所以 $Q$ 持续到下一个上升沿都是0, 结果下一个 $D$ 还是为0, 直到第三个上升沿 $D$ 为1,  $Q$ 才变化为1。

【题 5.8】 已知边沿触发  $D$  触发器各输入端的电压波形如图 P5.8 所示,试画出  $Q$ 、 $Q'$  端对应的电压波形。




图 P5.8

CSDN @徐徐徐!

解：根据  $D$  触发器逻辑功能的定义及边沿触发方式的动作特点，即可画出  $Q$  和  $Q'$  的电压波形如图 A5.8 所示。




图 A5.8

CSDN @徐徐徐！

这里  $RD'$  为使能端，也就是  $RD'$  为 0， $RD$  为 1 时， $Q$  强制为 0，然后  $D=D_1D_2$ ，上升沿  $D$  触发器，画图原理和前面一样。要注意的一点是，使能端发挥作用后，也就是  $Q$  被强制置为 0 后状态要一直保持在下一个上升沿前，不会使完后再回到刚刚的状态！

【题 5.9】 已知边沿触发  $JK$  触发器各输入端的电压波形如图 P5.9 中所示，试画出  $Q$ 、 $Q'$  对应的电压波形。




图 P5.9

解：根据  $JK$  触发器逻辑功能的定义和边沿触发方式的动作特点，画出的  $Q$ 、 $Q'$  端电压波形如图 A5.9 所示。

CSDN @徐徐徐！




图 A5.9

CSDN @徐徐徐！

上升沿JK触发器， $R$ 为使能端， $R$ 为1时， $Q$ 被强制置0。

【题 5.11】 在脉冲触发 SR 触发器电路中,若  $S$ 、 $R$ 、 $CLK$  端的电压波形如图 P5.11 中所示,试画出  $Q$ 、 $Q'$  端对应的电压波形。假定触发器的初始状态为  $Q=0$ 。




图 P5.11

解: 根据 SR 触发器逻辑功能的定义及脉冲触发方式的动作特点,即可画出图 A5.11 中  $Q$  和  $Q'$  的电压波形。




图 A5.11

CSDN @徐徐徐 !

**正脉冲SR触发器**, 刚开始 $Q$ 为0, 持续到下一个脉冲前, 注意观察 $CLK$ 为1期间 $SR$ 的第一次变化, 比如本题 $SR$ 是10, 所以 $Q$ 被置为1, 然后 $Q$ 再持续到下一个 $CLK$ 为1结束前, 观察本次 $CLK$ 为1期间 $SR$ 的第一次变化也就是00保持, 依次往后推即可。 $SR$ 触发器需要注意的一点是在脉冲有效期内发生的变化我都要考虑到, 或者只需按照最后一次变化即可。比如本题中倒数第二次 $CLK$ 为1期间,  $SR$ 从00变到了10, 也就是从保持到置1, 所以最后的 $Q$ 从0变为1。

【题 5.12】 在脉冲触发 JK 触发器中,已知  $J$ 、 $K$ 、 $CLK$  端的电压波形如图 P5.12 所示,试画出  $Q$ 、 $Q'$  端对应的电压波形。设触发器的初始状态为  $Q=0$ 。

解: 根据 JK 触发器逻辑功能的定义及脉冲触发方式的动作特点,画得  $Q$ 、 $Q'$  端的电压波形如图 A5.12 所示。




图 P5.12

CSDN @徐徐徐 !




图 A5.12 CSDN @徐徐徐！

**本题也是正脉冲JK触发器！**

【题 5.13】 已知脉冲触发  $JK$  触发器输入端  $J$ 、 $K$  和  $CLK$  的电压波形如图 P5.13 中所示，试画出  $Q$ 、 $Q'$  端对应的电压波形。设触发器的初始状态为  $Q = 0$ 。




图 P5.13

解：根据  $JK$  触发器逻辑功能的定义及脉冲触发的动作特点，画出的  $Q$ 、 $Q'$  端电压波形如图 A5.13 所示。




图 A5.13

CSDN @徐徐徐！

**本题是负脉冲JK触发器，区别于JK正脉冲，这里需要考虑的是JK的第一次变化，在**

**CLK为0期间，也就是JK从00变到10，Q应该在这个脉冲结束后置1，依次类推。**

【题 5.14】 若脉冲触发 SR 触发器的 CLK、S、R、R<sub>D</sub>' 各输入端的电压波形如图 P5.14 所示，而 S<sub>0</sub>'=1，试画出 Q、Q'端对应的电压波形。




图 P5.14 CSDN @徐徐徐！

解：根据 SR 触发器逻辑功能的定义及脉冲触发方式的动作特点，即可画出 Q、Q' 的电压波形，如图 A5.14 所示。




图 A5.14 CSDN @徐徐徐！

**SR正脉冲触发器**

【题 5.15】 若脉冲触发 JK 触发器 CLK、R<sub>D</sub>'、S<sub>0</sub>'、J、K 端的电压波形如图 P5.15 中所示，试画出 Q、Q'端对应的电压波形。

解：根据 JK 触发器逻辑功能的定义及脉冲触发方式的动作特点，画出的 Q、Q' 端电压波形如图 A5.15 所示。

CSDN @徐徐徐！






图 P5.15

CSDN @徐徐徐！




图 A5.15

CSDN @徐徐徐！

JK正脉冲触发器，这里要注意的一点是 $SD'$  和 $RD'$  是使能端，当 $SD'$  为1时，Q强

制置1，当RD' 为1时，Q强制置0，比如在画波形图时，刚开始SD' 为0，所以Q强制置1直到下一个脉冲前，再比如后续RD' 为0时，Q从原来的1强制置0，直到下一个脉冲前。这里的CLK是正脉冲（图形那里没有小圆圈），所以看CLK为1时发生的变化。

【题 5.16】 在脉冲触发 T 触发器中,已知 T、CLK 端的电压波形如图 P5.16 中所示,试画出 Q、Q'端对应的电压波形。设触发器的初始状态为 Q=0。

CSDN @徐徐徐！




图 P5.16

CSDN @徐徐徐！

解：根据 T 触发器逻辑功能的定义以及脉冲触发方式的动作特点,画出的 Q、Q'端电压波形如图 A5.16。




图 A5.16

CSDN @徐徐徐！

本题给的题目的图是错的，但是不影响做题，T触发器特性方程是 $TQ' + Q' T$ ，也就是T异或Q，TQ异为1，同为0，刚开始Q为0，第一个CLK为1期间，T为1，所以Q在第一个CLK结束后变为1，第二个CLK为1期间，T为0，而刚刚的Q为1，所以后面的Q依旧为1，第三个CLK为1期间，T为1，Q也为1，所以后面的Q为0，其实原理和前面都一致。

【题 5.18】 设图 P5.18 中各触发器的初始状态皆为 Q=0,试画出在 CLK 信号连续作用下各触发器输出端的电压波形。

CSDN @徐徐徐！




图 P5.18

CSDN @徐徐徐 !



图 P5.18

解：根据每个触发器的逻辑功能和触发方式，画出输出端  $Q$  的电压波形，如图 A5.18。




图 A5.18

CSDN @徐徐徐 !

本题画图较多，但是万变不离其宗，根据给出的逻辑图写出  $Q$  也就是驱动方程，最后

结合CLK来绘图，一定要看清楚属于哪种类型的触发器。比如说第一个逻辑图化简得到 $Q=Q'$ ，也就是下一次是上一次的非，正脉冲JK触发器，照着CLK图画就行了。

【题 5.19】 试写出图 P5.19(a) 中各电路的次态函数(即  $Q_1^*$ 、 $Q_2^*$ 、 $Q_3^*$ 、 $Q_4^*$  与现态和输入变量之间的函数式)，并画出在图 P5.19(b) 给定信号的作用下  $Q_1$ 、 $Q_2$ 、 $Q_3$ 、 $Q_4$  的电压波形。假定各触发器的初始状态均为  $Q=0$ 。




图 P5.19

CSDN @徐徐徐！

解：由图中可写出触发器  $FF_1$  的驱动方程为

$$J_1 = A'; K_1 = B'$$

将它们代入 JK 触发器的特性方程  $Q^* = JQ' + K'Q$ , 得到

$$Q_1^* = A'Q_1' + BQ_1$$

触发器  $FF_2$  的驱动方程为

$$S_2 = AB; R_2 = (A+B)'$$

将它们代入 SR 触发器的特性方程  $Q^* = S + R'Q$ , 得到

$$Q_2^* = AB + (A+B)'Q_2$$

触发器  $FF_3$  的驱动方程为  $T_3 = A \oplus B$ , 将它代入 T 触发器的特性方程  $Q^* = TQ' + T'Q = T \oplus Q$ , 于是得到

$$Q_3^* = (A \oplus B) \oplus Q_3$$

触发器  $FF_4$  的驱动方程为  $D_4 = A \oplus B$ , 将它代入 D 触发器的特性方程  $Q^* = D$ , 得到

$$Q_4^* = A \oplus B$$

从  $t=0$  开始依次根据每个触发器的状态方程求出它们在 CLK 信号作用后应有的次态, 就可以画出  $Q_1$ 、 $Q_2$ 、 $Q_3$ 、 $Q_4$  在一系列 CLK 信号作用下的电压波形了, 如图 A5.19 所示。

CSDN @徐徐徐！




图 A5.19

CSDN @徐徐徐！

本题也是根据逻辑图写出驱动方程，判断触发器类型，根据CLK绘波形图。仔细一些  
~

【题 5.20】 试画出图 P5.20 电路在图中所示  $CLK$ 、 $R'_0$  信号作用下  $Q_1$ 、 $Q_2$ 、 $Q_3$  的输出电压波形，并说明  $Q_1$ 、 $Q_2$ 、 $Q_3$  输出信号的频率与  $CLK$  信号频率之间的关系。




图 P5.20

CSDN @徐徐徐！

解：由于每个触发器都接成了  $D=Q'$ ，所以  $Q^*=Q'$ ，即每次时钟到来后都要翻转，这样就得到了图 A5.20 的波形图。由图可见，若输入的 CLK 频率为  $f_0$ ，则  $Q_1$ 、 $Q_2$ 、 $Q_3$  输出脉冲的频率依次为  $\frac{1}{2}f_0$ 、 $\frac{1}{4}f_0$ 、 $\frac{1}{8}f_0$ 。




图 A5.20

CSDN @徐徐徐！

本题需要注意的一点是  $Q_1$  的波形图是按照图中给出的 CLK 来绘制，但是看清楚逻辑图， $Q_2$  的波形图的绘制中，是把  $Q_1$  的波形图作为 CLK 的，而不是原图中给出的 CLK，为什么呢？当然是因为逻辑图中第二个 D 触发器 CLK 接入的是  $Q_1'$  也就是  $Q_1$ （驱动方程化简得到），所以  $Q_2$  的波形图不仅是把  $Q_1$  的波形变化作为时钟变化参考，而且它是下降沿，因为它接入的是  $Q_1'$ ，有小圆圈，同理可得， $Q_3$  的波形图参考  $Q_2$  的 CLK 变化，也是下降沿，所以这里一定要注意注意，它不是原图中直接给出的 CLK 图！！！还要注意刚开始的  $RD'$  使能端，强制置 0，直到下一个脉冲到达前结束。

【题 5.21】试画出图 P5.21 所示电路在一系列 CLK 信号作用下  $Q_1$ 、 $Q_2$ 、 $Q_3$  端输出电压的波形，并说明  $Q_1$ 、 $Q_2$ 、 $Q_3$  输出脉冲的频率与 CLK 信号频率之间的关系。触发器均为边沿触发方式，初始状态为  $Q=0$ 。




图 P5.21

解：因为  $FF_1$  和  $FF_2$  接成了 T 触发器的  $T=1$  状态，所以每当它们的时钟信号下降沿到来时都要翻转，即  $Q^*=Q'$ 。据此便可画出  $Q_1$ 、 $Q_2$  的波形了。而  $FF_3$  的输入为  $J=K=Q_2$ ，所以当  $Q_2=1$  时， $FF_3$  有时钟信号到达则状态翻转；而  $Q_2=0$  时即使有时钟信号到来， $FF_3$  状态也不改变。 $FF_3$  的时钟信号取自  $Q_1$ ，由此便可画出  $Q_3$  的电压波形了。 $Q_1$ 、 $Q_2$ 、 $Q_3$  的电压波形如图 A5.21 所示。

CLK 信号频率与  $Q_1$ 、 $Q_2$ 、 $Q_3$  输出脉冲频率之比为 8 : 4 : 2 : 1。

CSDN @徐徐徐！




图 A5.21

CSDN @徐徐徐！

本题需要注意的一点是 $Q_1Q_2Q_3$ 是按照哪个CLK绘制的，第一个是JK下降沿触发器，根据图中给出的CLK绘制 $Q$ 的变化即可，第二个是上升沿JK触发器，根据 $Q_1$ 的变化作为CLK绘制 $Q_2$ 的波形图，第三个是下降沿JK触发器，根据 $Q_1$ 的变化图作为CLK绘制 $Q_3$ 的波形图。

【题 5.22】 在图 P5.22 电路中已知输入信号  $v_i$  的电压波形如图所示，试画出与之对应的输出电压  $v_o$  的波形。初始状态为  $Q=0$ 。（提示：应考虑触发器和异或门的传输延迟时间。）

CSDN @徐徐徐！




图 P5.22

CSDN @徐徐徐！

解：当  $v_i=0$ 、 $Q=0$  时，异或门的输出  $v_o$  等于 0。 $v_i$  变为高电平以后， $v_o$  也变成高电平。因为  $v_o$  也是触发器的时钟输入端，所以经过触发器的延迟时间后， $Q$  端被置成 1 状态；再经过异或门的传输延迟时间， $v_o$  回到低电平。因此， $v_o$  高电平持续时间等于触发器的传输延迟时间与异或门的传输延迟时间之和。

$v_i$  从高电平跳变至低电平以后电路的工作过程与上述过程类似。这样就得到了图 A5.22 所示的  $v_o$  电压波形。



CSDN @徐徐徐！




图 A5.22 CSDN @徐徐徐！

【题 5.23】 图 P5.23 所示是用边沿触发 D 触发器组成的脉冲分频电路。试画出在一系列 CLK 脉冲作用下输出端 Y 对应的电压波形。设触发器的初始状态均为  $Q=0$ 。

解：第 1 个 CLK 上升沿到达前  $D_1=1$ ，所以 CLK 上升沿到达后  $Q_1=1$ 。第 1 个 CLK 下降沿到达前  $D_2=0$ ，所以 CLK 下降沿到达后  $Q_2=0$ 。

第 2 个 CLK 上升沿到达前  $D_1=0$ ，所以 CLK 上升沿到达后  $Q_1=0$ 。第 2 个 CLK 下降沿到达前  $D_2=1$ ，所以 CLK 下降沿到达后  $Q_2=1$ 。

第 3 个 CLK 上升沿到达前  $D_1=0$ ，所以 CLK 上升沿到达后  $Q_1=0$ 。第 3 个 CLK 下降沿到达前  $D_2=0$ ，所以 CLK 下降沿到达后  $Q_2=0$ ，电路又回到了开始的状态。 $Q_1$ 、 $Q_2$  的电压波形如图 A5.23 所示。

因为  $Y=(Q_1+Q_2)'$ ，所以从  $Q_1$  和  $Q_2$  的波形就可以画出 Y 的波形了，如图 A5.23 所示。

CSDN @徐徐徐！



图 A5.22

## 第五章习题




图 P5.23




图 A5.23

CSDN @徐徐徐！

本题如何做呢？首先观察逻辑图，写出驱动方程，不难发现， $D_1=D_2=Y=(Q_1+Q_2)'$ ， $D_1$ 是上升沿D触发器， $D_2$ 是下降沿D触发器，因为本题没有给出CLK图，所以需要我们自己画一个CLK图，然后先画 $Q_1$ 和 $Q_2$ 的波形图，再画Y的波形图。刚开始， $Q_1$ 和 $Q_2$ 分别置0，第一个上升沿到达前，和第一个下降沿到达前， $Q_1=Q_2$ 都是为0的，但是，它们之间有错开半个脉冲，所以我们可以从图中得到， $Q_1$ 为0时



**Q2也为0，所以Q1在第一个上升沿之后置1，而此时，Q2置0，就是结合Q1与Q2的关系，一步一步推出后续Q1和Q2的变化即可。**

【题 5.24】 在图 P5.24 所示的脉冲触发 JK 触发器电路中,CLK 和 A 的电压波形如图中所示,试画出 Q 端对应的电压波形。设触发器的初始状态为  $Q=0$ 。




图 P5.24

解：在  $CLK=1$  期间 JK 触发器的主触发器接收输入信号。若此期间出现  $A=1$  的信号,则主触发器被置 1,在  $CLK$  变为低电平后,从触发器随之被置 1,使输出为  $Q=1$ 。而当  $CLK$  回到高电平以后与非门的输出变为低电平,于是又通过异步置 0 端  $R$  将触发器置 0。这样我们就得到了图 A5.24 所示的波形图。

利用这个电路可以监视在  $CLK=1$  期间 A 端是否有高电平信号输入。如果 A 端有高电平输入信号,则 Q 端给出一个正脉冲;如果 A 端没有输入信号,则 Q 端始终为 0。

CSDN @徐徐徐 !




图 A5.24

CSDN @徐徐徐 !

本题需要注意的一点是有一个使能端 $R=(CLK与Q)$ ，也就是当CLK和Q同时为1时，R会被激活强制置0，所以Q的波形图中，本来是要持续到下一个正脉冲结束时才发生变化的，但是因为CLK为1，此时Q也是1，触发了使能端R，所以Q被强制置0，后面的也是如此。还有一个要注意的是这里是正脉冲JK触发器，所以需要考虑CLK有效期内A的第一次变化！

【题 5.25】 试画出图 P5.25 所示电路输出端  $Y$ 、 $Z$  的电压波形。输入信号  $A$  和  $CLK$  的电压波形如图中所示。设触发器的初始状态均为  $Q=0$ 。

解：根据给定的  $CLK$  和  $A$  的电压波形以及边沿触发  $D$  触发器的工作特性即可画出  $Q_1$  端的电压波形。因为两个触发器之间是按移位寄存器接法连接的，所以将  $Q_1$  的波形右移一个  $CLK$  时间，就是  $Q_2$  的电压波形。由图可知

$$Z = (Q_1 Q_2)'; \quad Y = (Q_1' Q_2)'$$

从得到的  $Q_1$ 、 $Q_2$  波形就得到了图 A5.25 中  $Z$  和  $Y$  的电压波形。





图 P5.25

CSDN @徐徐徐！




图 A5.25

CSDN @徐徐徐！

本题没有特别要注意的点，判断触发器类型，根据逻辑图写出驱动方程，仔细画图即可。因为波形图画多了容易走火入魔所以不要以为所有波形图的绘制都是根据CLK的，本题中的Y和Z仅仅只根据 $Q_1$ 和 $Q_2$ 的变化而变化，与CLK无关

## 第六章、时序逻辑电路

```
printf("当前数电学习进度65%。\\n");
```

### 一、概述

任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。区别于组合逻辑电路。

时序逻辑电路通常包括组合电路和存储电路两个组成部分，而存储电路是必不可少的；存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。

补充，同步时序逻辑电路设计方法：

- 1、逻辑抽象，得出电路的状态转换表或状态转换图
- 2、状态化简
- 3、状态分配
- 4、选定触发器类型，求出电路的状态方程、驱动方程和输出方程
- 5、根据得到的方程式画出逻辑图
- 6、检查电路的设计能否自启动

## 二、时序逻辑电路的分类

**根据电路的工作方式即电路中触发器的工作时刻是否统一来进行划分：**

同步时序逻辑电路（统一）；异步时序逻辑电路（不统一）

**根据电路输出信号的关系来划分（即电路的输出函数）：**

米里型：输出信号由输入变量和现态共同决定。

莫尔型：输出信号只与电路的现态有关。

## 三、时序逻辑电路的分析方法

**同步时序逻辑电路的分析方法：**

### 1、写出驱动方程

看图写方程，必须多加练习，掌握。

### 2、把驱动方程带入特性方程得到状态方程

判断使用的是哪种类型的触发器（一般是SR触发器、JK触发器、T触发器和D触发器，带入对应的触发器的特性方程）

### 3、写出输出方程

这一步也可以提前写，直接写出Y即可。从图中可以直接得到。

### 4、根据状态方程得到状态转换方程，画出状态转换图

其实这里可以简画一下状态转换表，根据状态转换表写出状态转换图，也可以直接代入状态转换方程写出状态转换图。


### 5、依据状态转换表说出该电路的功能

一般来讲，根据画出的状态转换图或者状态转换表就可以观察出该电路可以实现哪些功能，后续有例题可以练习。


### 6、检查有没有自驱动（也叫自启动）功能

如何判断有没有自驱动能力只需要两步，第一步是看这个状态转换图是否有闭环，如果没有闭环，则不能自驱动，如果有闭环，则再看所有的闭环是否在一个图中，比如有两个闭环，但是这两个闭环没有交际，那么也不具备自驱动能力，专业点来说就是无效状态没有形成自己的闭环的同时，有效状态形成了自己的闭环就具备自启动能力。

**【具有自启动能力】**



【不具有自启动能力】



【例一】

【题 6.2】 分析图 P6.2 时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,并说明该电路能否自启动。

解: 由给定的电路图写出驱动方程为

$$\begin{cases} D_1 = Q_3' \\ D_2 = Q_1 \\ D_3 = Q_1 Q_2 \end{cases}$$

CSDN @徐徐徐!




图 P6.2

将驱动方程代入 D 触发器的特性方程  $Q^* = D$ , 得到电路的状态方程

$$\begin{cases} Q_1^* = Q_3' \\ Q_2^* = Q_1 \\ Q_3^* = Q_1 Q_2 \end{cases}$$

电路的输出方程为

$$Y = (Q_1' Q_3)' = Q_1 + Q_3$$

电路的状态转换图如图 A6.2 所示, 电路能够自启动。




图 A6.2

CSDN @徐徐徐!

总结一下：时序逻辑电路做题方法（一步步来，做题不要急，要仔细！）

- 1、看题，判断电路类型，同步时序or异步时序？
- 2、根据触发器写出驱动方程
- 3、根据驱动方程代入触发器的特性方程，写出状态方程
- 4、再写出输出方程
- 5、根据输出方程推出电路的状态转换真值表、状态转换图、时序图
- 6、最后总结时序电路的功能

## 四、若干常用的时序逻辑电路

### 1. 寄存器


用于完成寄存功能，存储二进制数据和代码的电路。寄存器以触发器为核心单元，而一个触发器能寄存一位二进制代码；有并行和串行方式。

### 2. 寄存器的分类


#### 普通寄存器

完成对并行输入数据的存储，数据也只能并行输出，形成并行输入、并行输出的传输结构；存储单元采用基本触发器、边沿触发器和同步触发器，这三者皆可构成。

一般使用JK触发器或者D触发器进行对输入数据的存储。



### 74LS175基本寄存器



| 输 入  |       |       |       |       |       | 输 出         |             |             |             | 说明        |
|------|-------|-------|-------|-------|-------|-------------|-------------|-------------|-------------|-----------|
| $CR$ | $CLK$ | $D_0$ | $D_1$ | $D_2$ | $D_3$ | $Q_0^{n+1}$ | $Q_1^{n+1}$ | $Q_2^{n+1}$ | $Q_3^{n+1}$ |           |
| 0    | ×     | ×     | ×     | ×     | ×     | 0           | 0           | 0           | 0           | 异步清零，低有效  |
| 1    | ↑     | $d_0$ | $d_1$ | $d_2$ | $d_3$ | $d_0$       | $d_1$       | $d_2$       | $d_3$       | 并行送数，完成寄存 |


## 移位寄存器

移位寄存器除了具有存储代码的功能外，还具有移位功能。所谓移位功能，是指寄存器里存储的代码能在移外脉冲的作用下依次左移或右移。因此，移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行-并行转换、数值的运算和数据处理等，具有灵活的传输数据结构，**但是存储单元只能用边沿触发器构成。**

### 单向移位寄存器

#### 4位右移寄存器


从图中可以看出，假设输入数据为1011，那么首先1先进入到D0，然后原来D0存储的数据进入到D1，依次类推，第二个1进入，原先D0中的1进入到D1，依次往后，直到1011全部输入完，如果此时D0存储为1，D1存储为0，D2和D3依次为11，如果没有时钟脉冲，那么输出端就会是1011，如果再来一个时钟脉冲，那么会继续往右边移动。





4位左移寄存器

左移寄存器是D3作为第一个输入，原理和右移寄存器一样。




双向移位寄存器

既可以左移又可以右移的寄存器。增加了一个M端用来控制是左移还是右移，M取0或1。

4位双向移位寄存器74LS194

其中有两个符号比较特殊：DSR和DSL，其实是用来控制左移还是右移，S指英文单词signal，那对应的R和L就是right 和left（即左边和右边）。



从下面这张功能表可以看出，M0M1就是工作方式控制端，当M1M0为01时，右移；M1M0为10时左移，且都在时钟脉冲上升沿工作。

| 输 入             |       |       |     |          |          |       |       |       |       | 输 出         |             |             |             | 说明        |
|-----------------|-------|-------|-----|----------|----------|-------|-------|-------|-------|-------------|-------------|-------------|-------------|-----------|
| $\overline{CR}$ | $M_1$ | $M_0$ | CLK | $D_{SR}$ | $D_{SL}$ | $D_0$ | $D_1$ | $D_2$ | $D_3$ | $Q_0^{n+1}$ | $Q_1^{n+1}$ | $Q_2^{n+1}$ | $Q_3^{n+1}$ |           |
| 0               | x     | x     | x   | x        | x        | x     | x     | x     | x     | 0           | 0           | 0           | 0           | 异步清零，低有效  |
| 1               | x     | x     | 0   | x        | x        | x     | x     | x     | x     | $Q_0^n$     | $Q_1^n$     | $Q_2^n$     | $Q_3^n$     | 状态保持，记忆数据 |
| 1               | 0     | 0     | x   | x        | x        | x     | x     | x     | x     | $Q_0^n$     | $Q_1^n$     | $Q_2^n$     | $Q_3^n$     | 状态保持，记忆数据 |
| 1               | 0     | 1     | ↑   | 1        | x        | x     | x     | x     | x     | 1           | $Q_0^n$     | $Q_1^n$     | $Q_2^n$     | 右移输入 1    |
| 1               | 0     | 1     | ↑   | 0        | x        | x     | x     | x     | x     | 0           | $Q_0^n$     | $Q_1^n$     | $Q_2^n$     | 右移输入 0    |
| 1               | 1     | 0     | ↑   | x        | 1        | x     | x     | x     | x     | $Q_1^n$     | $Q_2^n$     | $Q_3^n$     | 1           | 左移输入 1    |
| 1               | 1     | 0     | ↑   | x        | 0        | x     | x     | x     | x     | $Q_1^n$     | $Q_2^n$     | $Q_3^n$     | 0           | 左移输入 0    |
| 1               | 1     | 1     | ↑   | x        | x        | $d_0$ | $d_1$ | $d_2$ | $d_3$ | $d_0$       | $d_1$       | $d_2$       | $d_3$       | 并行输入 并行输出 |




### 3. 计数器（超级重要！！！）

数字系统中使用的最多的时序电路，不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。

同步计数器（时钟脉冲输入时触发器的翻转是同时发生的）

74LS161(4位二进制同步加法计数器)



CSDN @徐徐徐！

| 输 入             |                 |    |    |     |                   | 输 出         |             |             |                |                                 | 说明 |
|-----------------|-----------------|----|----|-----|-------------------|-------------|-------------|-------------|----------------|---------------------------------|----|
| $\overline{CR}$ | $\overline{LD}$ | EP | ET | CLK | $D_3 D_2 D_1 D_0$ | $Q_3^{n+1}$ | $Q_2^{n+1}$ | $Q_1^{n+1}$ | $Q_0^{n+1} CO$ |                                 |    |
| 0               | x               | x  | x  | x   | x x x x           | 0           | 0           | 0           | 0              | 异步清零，低有效                        |    |
| 1               | 0               | x  | x  | ↑   | $d_3 d_2 d_1 d_0$ | $d_3$       | $d_2$       | $d_1$       | $d_0$          | 同步置数，低有效                        |    |
| 1               | 1               | 1  | 1  | ↑   | x x x x           | 计 数         |             |             |                | 计数控制端高有效                        |    |
| 1               | 1               | 0  | x  | x   | x x x x           | 保 持         |             |             |                | $CO = ET \cdot Q_3 Q_2 Q_1 Q_0$ |    |
| 1               | 1               | x  | 0  | x   | x x x x           | 保 持         |             |             |                |                                 |    |

#### 4位二进制同步加法计数器74LS161

CSDN @徐徐徐！


说明：

【从74161的功能表可以看出，当CR非低有效时，无论输入怎么变化，输出均为0，所以它称为清零控制端；而当CR非为1，LD非为低有效时，输入和输出都相对应，所以LD非称之为置数控制端。】

【那同步和异步又是怎么判断的？首先看清零控制端，当它低有效时，无论其它输入怎么变化，输出均为0，所以它被称之为异步清零，也叫做直接清零；而对于第二行，LD非为0时还需要借助一个CLK上升沿脉冲，才能达到置数的目的，所以称之为同步置数，也就是没有CLK“我”不能独自完成任务，所以它也被称之为间接置数。】

【当EP和ET同时高有效时，完成上升沿工作，实现计数功能。不清零不置数时则保持，CO为进位输出端。其中的优先顺序：清零>置数>计数】

74LS163 (和74LS161很像, 但是有细微差别)



| 输 入             |                 |    |    |     |                   | 输 出         |             |             |             |    | 说 明                             |
|-----------------|-----------------|----|----|-----|-------------------|-------------|-------------|-------------|-------------|----|---------------------------------|
| $\overline{CR}$ | $\overline{LD}$ | EP | ET | CLK | $D_3 D_2 D_1 D_0$ | $Q_3^{n+1}$ | $Q_2^{n+1}$ | $Q_1^{n+1}$ | $Q_0^{n+1}$ | CO |                                 |
| 0               | x               | x  | x  | ↑   | x x x x           | 0           | 0           | 0           | 0           | 0  | 同步清零, 低有效                       |
| 1               | 0               | x  | x  | ↑   | $d_3 d_2 d_1 d_0$ | $d_3$       | $d_2$       | $d_1$       | $d_0$       |    | 同步置数, 低有效                       |
| 1               | 1               | 1  | 1  | ↑   | x x x x           | 计 数         |             |             |             |    | 计数控制端高有效                        |
| 1               | 1               | 0  | x  | x   | x x x x           | 保 持         |             |             |             |    | $CO = ET \cdot Q_3 Q_2 Q_1 Q_0$ |
| 1               | 1               | x  | 0  | x   | x x x x           | 保 持         |             |             |             | 0  |                                 |

4位二进制同步加法计数器74LS163


CSDN @徐徐徐!

74LS163的清零方式是同步清零!!! 而非异步清零, 其余没有差异。

74LS160 (十进制同步加法计数器)

| 输 入             |                 |    |    |     |                   | 输 出         |             |             |             |    | 说 明                             |
|-----------------|-----------------|----|----|-----|-------------------|-------------|-------------|-------------|-------------|----|---------------------------------|
| $\overline{CR}$ | $\overline{LD}$ | EP | ET | CLK | $D_3 D_2 D_1 D_0$ | $Q_3^{n+1}$ | $Q_2^{n+1}$ | $Q_1^{n+1}$ | $Q_0^{n+1}$ | CO |                                 |
| 0               | x               | x  | x  | x   | x x x x           | 0           | 0           | 0           | 0           | 0  | 异步清零, 低有效                       |
| 1               | 0               | x  | x  | ↑   | $d_3 d_2 d_1 d_0$ | $d_3$       | $d_2$       | $d_1$       | $d_0$       |    | 同步置数, 低有效                       |
| 1               | 1               | 1  | 1  | ↑   | x x x x           | 十进制加法计数     |             |             |             |    | 计数控制端高有效                        |
| 1               | 1               | 0  | x  | x   | x x x x           | 保 持         |             |             |             |    | $CO = ET \cdot Q_3 Q_2 Q_1 Q_0$ |
| 1               | 1               | x  | 0  | x   | x x x x           | 保 持         |             |             |             | 0  |                                 |

CSDN @徐徐徐!



与前面161163不同的是74LS160EPET高有效时的输出是十进制加法计数（也就是从0000到1001）。

**异步计数器（触发器的翻转有先有后，不是同时发生的）**

异步二进制计数器

#### 4. 两种方法

**置零法（也叫清零法）：**0000是工作循环的起点，也就是实现几进制计数功能，工作循环处状态必须从0开始；

**置数法：**工作循环的起点可以任意选择，可以从0001或者0010或者其它开始，但是一定要在置数数据输入端输入才可。

假定已有的是N进制计数器，而需要得到的是M进制计数器。这时有 $M < N$ 和 $M > N$ 两种可能的情况。

步骤：

- 1、选用的计数器芯片的状态迁移顺序要符合设计目标的要求
- 2、正确消除无需利用的其它功能的影响（比如选择置数时，让RC非接1）
- 3、正确为芯片的计数控制端接入有效信号
- 4、注意二进制计数器芯片和十进制计数器芯片的技术进制的差异

#### 5. 同步清零和异步清零的区别

**异步清零：**终止于工作循环终点的下一个状态生成控制信号；

**同步清零：**终止于工作循环状态生成控制信号；

举例：比如利用74LS190分别用异步清零法和同步清零法实现7进制计数。

则同步清零是从0000到0110；而异步清零是从0000到0111（为什么会多出一个状态，原因在于异步清零它不借助于时钟信号，一旦CR非低有效时直接清零，如果到达0110时CR非低有效，那么0110直接清零后实现的其实是从0000到0101也就是一个



六进制计数，而不是七进制计数了,而对于同步来说，会等到下一个CLK到来之前暂时保持住当前状态，所以是从0000到0110)


## 五、时序逻辑电路的设计方法

- 1、逻辑抽象，得出电路的状态转换图或状态转换表
- 2、状态化简
- 3、状态分配
- 4、选定触发器的类型，求出电路的状态方程、驱动方程和输出方程
- 5、根据得出的方程式画出逻辑图
- 6、检查设计的电路能否自启动

【例题、设计一个带有进位输出端的十三进制计数器，原题在课本313页】

第一步、进行逻辑抽象，得出状态转换图（一般用这个，便于做题）

因为要设计一个十三进制的计数器，则需要四位二进制数，从0开始依次到12形成一个闭环。




第二步、状态化简和分配

根据状态转换图得到卡诺图

| $Q_3Q_2$ | $Q_1Q_0$ |        |        |        |
|----------|----------|--------|--------|--------|
|          | 00       | 01     | 11     | 10     |
| 00       | 0001/0   | 0010/0 | 0100/0 | 0011/0 |
| 01       | 0101/0   | 0110/0 | 1000/0 | 0111/0 |
| 11       | 0000/1   | xxxx/x | xxxx/x | xxxx/x |
| 10       | 1001/0   | 1010/0 | 1100/0 | 1011/0 |

CSDN @徐徐徐!

根据总的卡诺图得到分解的卡诺图，分别化简得到 $Q^*$




$$\begin{aligned}
 &^* = JQ' + K'Q, \text{ 然后就可以找出驱动方程} \\
 &\begin{cases}
 Q_3^* = Q_3Q_2' + Q_2Q_1Q_0'(Q_3 + Q_3') = (Q_2Q_1Q_0)Q_3' + Q_2'Q_3 \\
 Q_2^* = (Q_0Q_1)Q_2' + (Q_3'(Q_1Q_0)')Q_2 \\
 Q_1^* = Q_0Q_1' + Q_0'Q_1 \\
 Q_0^* = (Q_3' + Q_2')Q_0' + 1' \cdot Q_0 = (Q_3Q_2)'Q_0' + 1'Q_0
 \end{cases}
 \end{aligned}$$

第三步、将状态方程代入JK的特性方程，即 $Q^* = JQ' + K'Q$ ，得到驱动方程。

$$\begin{cases}
 J_3 = Q_2Q_1Q_0, & K_3 = Q_2 \\
 J_2 = Q_1Q_0, & K_2 = (Q_3'(Q_1Q_0)')' \\
 J_1 = Q_0, & K_1 = Q_0 \\
 J_0 = (Q_3Q_2)', & K_0 = 1
 \end{cases}$$

第四步、根据驱动方程画出逻辑图



第五步、判断是否具有自启动能力。

很明显，电路具有自启动能力，可以把无效状态（1101、1110、1111）代入状态方程中计算得到它对应的次态分别为（0010、0010和0000），无效状态没有形成单独的闭环，它加入到了有效状态中，故可以自启动。

【补充：如果不存在无效状态，那么也就不存在是否自启动问题。】

## 六、部分习题和小结

【第六章非常非常重要，必须掌握用同步或异步置数法或清零法设计进制数，74161和74163还有74160芯片的功能表得熟记，大题比较套路，原理理解之后直接可以套模板，多做练习。要想得高分，下面的习题必须全部掌握。】

【题 6.1】 分析图 P6.1 时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图和时序图。




图 P6.1

解: 从给定的电路写出它的驱动方程为

$$\begin{cases} J_1 = Q_2' & K_1 = 1 \\ J_2 = Q_1 & K_2 = 1 \end{cases}$$

将上述驱动方程代入 JK 触发器的特性方程  $Q^* = JQ' + K'Q$ , 得到电路的状态方程

$$\begin{cases} Q_1^* = Q_1' Q_2' \\ Q_2^* = Q_1 Q_2' \end{cases}$$

输出方程为

$$Y = Q_2$$

根据状态方程和输出方程画得的状态转换图和时序图如图 A6.1 所示。




图 A6.1

CSDN @徐徐徐!

【补充: 时序图如何理解?】

【其实时序图也被称之为波形图, 所以这里时序图的画法和第五章学过的波形图一致, 两个下降沿 JK 触发器, 刚开始时  $Q_1 Q_2$  都为 0, 根据得出的驱动方程, 当  $Q_1 Q_2$  都为 0 时,  $Q_1^*$  为 1, 所以在下一个下降沿到达之前,  $Q_1$  被置 1, 然后此时  $Q_2$  被置 0, 依次类推即可。当然, 还有一种方法就是根据状态转换图,  $Q_1 Q_2$  从 00 到 10 再从 10 到 01, 最后回到 00, 不难发现, 对应的时序图的变化也是如此, 所以本题需要注意的一点就是触发器的类型得判断好, 本来这题给出的是下降沿, 但是难免有些朋友看错眼看成上升沿或者负脉冲 JK 触发器, 都有可能, 所以做题一定要仔细!】

【题 6.2】 分析图 P6.2 时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,并说明该电路能否自启动。

解: 由给定的电路图写出驱动方程为

$$\begin{cases} D_1 = Q_3' \\ D_2 = Q_1 \\ D_3 = Q_1 Q_2 \end{cases}$$

CSDN @徐徐徐!




图 P6.2

将驱动方程代入  $D$  触发器的特性方程  $Q^* = D$ , 得到电路的状态方程

$$\begin{cases} Q_1^* = Q_3' \\ Q_2^* = Q_1 \\ Q_3^* = Q_1 Q_2 \end{cases}$$

电路的输出方程为

$$Y = (Q_1' Q_3)' = Q_1 + Q_3'$$

电路的状态转换图如图 A6.2 所示, 电路能够自启动。




图 A6.2

CSDN @徐徐徐!

这里给的有错误, 形成闭环的那里,  $100 \rightarrow 010$  是错的, 应该是  $100 \rightarrow 110$ , 还有一个问题, 直接看评论区。在此感谢各位的指正!

【题 6.3】 分析图 P6.3 时序电路的逻辑功能, 写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图, 说明电路能否自启动。




图 P6.3

解: 从给定的电路图写出驱动方程为

$$\begin{cases} J_1 = K_1 = Q_3' \\ J_2 = K_2 = Q_1 \\ J_3 = Q_1 Q_2; K_3 = Q_3 \end{cases}$$

将上面的驱动方程代入  $JK$  触发器的特性方程后得到状态方程为

$$\begin{cases} Q_1^* = Q_3' Q_1' + Q_3 Q_1 = Q_3 \odot Q_1 \\ Q_2^* = Q_1 Q_2' + Q_1' Q_2 = Q_2 \oplus Q_1 \\ Q_3^* = Q_1 Q_2 Q_3' \end{cases}$$

CSDN @徐徐徐!



由电路图上可知,输出方程为

$$Y = Q_3$$

根据状态方程和输出方程画出的状态转换图如图 A6.3 所示。电路能够自启动。




图 A6.3

CSDN @徐徐徐!

【补充,可能在这里有朋友疑惑怎么得出的这个状态转换图,其实只需画一个状态转换表即可,如下:画了一个草图,也就是当 $Q_3Q_2Q_1$ 状态不同时,对应着他们的次态 $Q_3^*Q_2^*Q_1^*$ (都有\*号,显示不出来)状态也不同,其中Y为输出,从第一行开始,000到001,Y输出为0,然后从001到010,Y输出为0,依次类推,直到从100到000时,形成一个闭环,这时,需要重新出发,101到011依次类推,最终画完状态转换图。】

\*

| $Q_3$ | $Q_2$ | $Q_1$ | $Q_3^*$ | $Q_2^*$ | $Q_1^*$ | Y |
|-------|-------|-------|---------|---------|---------|---|
| 0     | 0     | 0     | 0       | 0       | 1       | 0 |
| 0     | 0     | 1     | 0       | 1       | 0       | 0 |
| 0     | 1     | 0     | 0       | 1       | 1       | 0 |
| 0     | 1     | 1     | 1       | 0       | 0       | 0 |
| 1     | 0     | 0     | 0       | 0       | 0       | 1 |
| 1     | 0     | 1     | 0       | 1       | 1       | 1 |
| 1     | 1     | 0     | 0       | 1       | 0       | 1 |
| 1     | 1     | 1     | 0       | 0       | 1       | 1 |

CSDN @徐徐徐!

【题 6.5】 试分析图 P6.5 时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。 $A$  为输入逻辑变量。




图 P6.5

解: 首先从电路图写出它的驱动方程

$$\begin{cases} D_1 = A Q_2' \\ D_2 = A (Q_1' Q_2')' = A (Q_1 + Q_2) \end{cases}$$

将上式代入  $D$  触发器的特性方程后得到电路的状态方程

$$\begin{cases} Q_1^* = A Q_2' \\ Q_2^* = A (Q_1 + Q_2) \end{cases}$$

电路的输出方程为

$$Y = A Q_1' Q_2$$

根据状态方程和输出方程画出的状态转换图如图 A6.5 所示。




图 A6.5

CSDN @徐徐徐!

【题 6.6】 分析图 P6.6 给出的时序电路,画出电路的状态转换图,检查电路能否自启动,说明电路实现的功能。 $A$  为输入变量。




图 P6.6

解: 由电路图写出驱动方程为

$$\begin{cases} J_1 = K_1 = 1 \\ J_2 = K_2 = A \oplus Q_1 \end{cases}$$

将上述驱动方程代入  $JK$  触发器的特性方程,得到状态方程

CSDN @徐徐徐!

$$\begin{cases} Q_1^* = Q_1' \\ Q_2^* = A \oplus Q_1 \oplus Q_2 \end{cases}$$


输出方程为

$$Y = AQ_1Q_2 + A'Q_1'Q_2'$$

根据状态方程和输出方程画出的状态转换图如图 A6.6 所示。因为不存在无效状态,所以电路不存在自启动与否的问题。

当  $A=0$  时电路对  $CLK$  脉冲作二进制加法计数,  $A=1$  时作二进制减法计数。

【题 6.7】 分析图 P6.7 的时序逻辑电路,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图,说明



【题 6.10】 在图 P6.10 电路中,若两个移位寄存器中的原始数据分别为  $A_3A_2A_1A_0 = 1001$ ,  $B_3B_2B_1B_0 = 0011$ ,  $CI$  的初始值为 0,试问经过 4 个  $CLK$  信号作用以后两个寄存器中的数据如何? 这个电路完成什么功能?




图 P6.10

解: 经过 4 个时钟信号作用以后,两个寄存器里的数据分别为  $A_3A_2A_1A_0 = 1100$ ,  $B_3B_2B_1B_0 = 0000$ 。这是一个 4 位串行加法器电路。

CSDN @徐徐徐!

【题 6.11】 分析图 P6.11 的计数器电路,说明这是多少进制的计数器。十进制计数器 74160 的功能表与表 6.3.4 相同。

解: 图 P6.11 是采用同步置数法接成的七进制计数器。当计数器计成 1001(9) 状态时,  $LD'$  变成低电位。待下一个  $CLK$  脉冲到来时,将电路置成  $Q_3Q_2Q_1Q_0 = 0011(3)$ ,然后再从 3 开始作加法计数。在  $CLK$  连续作用下,电路将在 0011 ~ 1001 这七个状态间循环,故电路为七进制计数器。

CSDN @徐徐徐!




图 P6.11 CSDN @徐徐徐！

【题 6.12】 分析图 P6.12 的计数器电路,画出电路的状态转换图,说明这是多少进制的计数器。十六进制计数器 74LS161 的功能表如表 6.3.4 所示。

CSDN @徐徐徐！




图 P6.12 CSDN @徐徐徐！

解: 图 P6.12 电路是采用异步置零法用 74LS161 接成的十进制计数器。当计数器进入  $Q_3Q_2Q_1Q_0=1010$  状态后,与非门输出低电平置零信号,立刻将计数器置成  $Q_3Q_2Q_1Q_0=0000$  状

CSDN @徐徐徐！

态。由于  $Q_3Q_2Q_1Q_0 = 1010$  是一个过渡状态,不存在于稳定状态的循环中,所以电路按 **0000 ~ 1001** 这十个状态顺序循环,是十进制计数器。电路的状态转换图如图 A6.12 所示。




图 A6.12

CSDN @徐徐徐!

【题 6.13】 试分析图 P6.13 的计数器在  $M=1$  和  $M=0$  时各为几进制。74160 的功能表与表 6.3.4 相同。




图 P6.13

解: 图 P6.13 电路是采用同步置数法用 74160 接成的可变进制计数器。在  $M=1$  的状态下, 当电路进入  $Q_3Q_2Q_1Q_0 = 1001$  (九) 以后,  $LD' = 0$ 。下一个  $CLK$  到达时将  $D_3D_2D_1D_0 = 0100$  (四) 置入电路中, 使  $Q_3Q_2Q_1Q_0 = 0100$ , 再从 **0100** 继续作加法计数。因此, 电路在 **0100** 到 **1001** 这六个状态间循环, 构成六进制计数器。同理, 在  $M=0$  的情况下, 电路计到 **1001** 后置入 **0010** (二), 故形成八进制计数器。

CSDN @徐徐徐!

【题 6.14】 试用 4 位同步二进制计数器 74LS161 接成十二进制计数器, 标出输入、输出端。可以附加必要的门电路。74LS161 的功能表见表 6.3.4。

解: 此题有多种可行的方案。例如可采用同步置数法, 在电路计成  $Q_3Q_2Q_1Q_0 = 1011$  (十一) 后译出  $LD' = 0$  信号, 并在下一个  $CLK$  信号到达时置入 **0000** 就得到了十二进制计数器。电路接法见图 A6.14。




图 A6.14

CSDN @徐徐徐!

【题 6.15】 图 P6.15 电路是可变进制计数器。试分析当控制变量  $A$  为 **1** 和 **0** 时电路各为几进制计数器。74LS161 的功能表见表 6.3.4。




图 P6.15

解: 这是用同步置数法接成的可控进制计数器。在  $A = 1$  的情况下, 计数器计为  $Q_3Q_2Q_1Q_0 = 1011$  (十一) 后给出  $LD' = 0$  信号, 下一个  $CLK$  脉冲到来时计数器被置成  $Q_3Q_2Q_1Q_0 = 0000$  状态, 所以是十二进制计数器。在  $A = 0$  的情况下, 计数器计为 **1001** 时给出  $LD' = 0$  信号, 下一个  $CLK$  脉冲到来时计数器被置零, 所以是十进制计数器。

CSDN @徐徐徐!

【题 6.16】 设计一个可控进制的计数器,当输入控制变量  $M=0$  时工作在五进制,  $M=1$  时工作在十五进制。请标出计数输入端和进位输出端。

解: 此题可有多种答案。图 A6.16 是采用同步置数法接成的可控进制计数器。因为每次置数时置入的是  $D_3D_2D_1D_0=0000$ , 所以  $M=1$  时应从  $Q_3Q_2Q_1Q_0=1110$  (十四) 状态译出  $LD'=0$  信号; 而在  $M=0$  时应从  $Q_3Q_2Q_1Q_0=0100$  (四) 状态译出  $LD'=0$  信号。




图 A6.16

CSDN @徐徐徐 !

【题 6.19】 图 P6.19 电路是由两片同步十进制计数器 74160 组成的计数器,试分析这是多少进制的计数器,两片之间是几进制。74160 的功能表与表 6.3.4 相同。




图 P6.19

解: 第(1)片 74160 工作在十进制计数状态。第(2)片 74160 采用置数法接成三进制计数器。两片之间是十进制。

若起始状态第(1)片和第(2)片 74160 的  $Q_3Q_2Q_1Q_0$  分别为 0001 和 0111, 则输入 19 个 CLK 信号以后第(1)片变为 0000 状态, 第(2)片接收了两个进位信号以后变为 1001 状态, 并使第(2)片的  $LD'=0$ 。第 20 个 CLK 信号到达以后, 第(1)片计成 0001, 第(2)片被置为 0111, 于是返回到了起始状态, 所以这是二十进制计数器。

CSDN @徐徐徐 !

**【这里要注意的一点是可以看到74160 (1) 中不需要特定的数字, 所以它这里的LD和RD都接入了高电平, 也就是不能发挥其作用, 因为LD和RD只有低电平有效, 而第二个芯片74LS160 (2) LD接入了低电平有效是因为我置初态为0111, 使用了置数功能, 所以我接入了LD低电平有效。总的来讲, 就是在设计芯片实现进制时一定要重视LD和RD的连接】**

【题 6.20】分析图 P6.20 给出的电路,说明这是多少进制的计数器,两片之间是多少进制。74LS161 的功能表见表 6.3.4。




图 P6.20

解：这是采用整体置数法接成的计数器。

在出现  $LD' = 0$  信号以前,两片 74LS161 均按十六进制计数。即第(1)片到第(2)片为十六进制。当第(1)片计为 2,第(2)片计为 5 时产生  $LD' = 0$  信号,待下一个 CLK 信号到达后两片

74LS161 同时被置零,总的进制为

$$5 \times 16 + 2 + 1 = 83$$

故为八十三进制计数器。

CSDN @徐徐徐！

【说明：可能会有朋友疑惑为什么这里是83进制计数器而不是53进制计数器？】

在此作出解释：**74161是四位二进制同步加法器，而不是十进制**，我们从图中可以得到，第一个芯片74161从0000到1111时会向第二个芯片74161进一位（74LS161(2)为高位），也就是第二个芯片的EPET开始高有效，第二个芯片从0000变为0001，此时第一个芯片又开始从0000到1111，再进位，直到第二个芯片达到0101第一个芯片达到0010时全部清零。所以它总共进行了 $16 \times 5 + 2 + 1$ （加1是因为它是同步）=83次，也就是实现了八十三进制计数器。**本质就是低位片运行一周，高位片计数一次，这也是级联扩展的思想。**】

【题 6.21】 画出用两片同步十进制计数器 74160 接成同步三十一进制计数器的接线图。可以附加必要的门电路。74160 的逻辑图和功能表见图 6.3.19 和表 6.3.4。

解：由于 31 是一个不能分解的素数，所以必须采用整体置数或整体置零的连接方式。若采用整体置数法，则应先将两片按同步连接方式接成  $10 \times 10 = 100$  进制计数器，然后用电路计为 30 的状态译出  $LD' = 0$  信号，如图 A6.21 所示。这样在电路从全零状态开始计数，计入 31 个脉冲后将返回全零状态，形成三十一进制计数器。




图 A6.21

CSDN @徐徐徐！



【题 6.22】 用同步十进制计数器芯片 74160 设计一个三百六十五进制的计数器。要求各位间为十进制关系。允许附加必要的门电路。74160 的功能表与表 6.3.4 相同。

解：因为要求各位之间是十进制关系，所以需令每一位的 74160 接成十进制计数状态，并以低位的进位输出作高位的  $EP$  和  $ET$  的控制信号（或进位脉冲），接成三位十进制计数器。然后用整体置数（或置零）法再改接成三百六十五进制计数器。

图 A6.22 是采用同步置数法的接线图。当计数器计成 364 状态时译出  $LD' = 0$  信号，下一个  $CLK$  脉冲到来时将计数器置为全零状态，从而得到三百六十五进制计数器。




图 A6.22

CSDN @徐徐徐！

这里采用的是同步置数，所以百位十位个位的 $Q$ 端数字依次为364，而不是365。

【题 6.26】 图 P6.26 是一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进制计数器，能否自启动。




图 P6.26

解：从图 P6.26 所示的电路图可写出它的状态方程和输出方程分别为

$$\begin{cases} Q_1^* = D_1 = Q_2 Q_3 + Q_2' Q_3 + Q_2' Q_3' \\ Q_2^* = D_2 = Q_1 \\ Q_3^* = D_3 = Q_2 \\ Y = Q_2 Q_3 \end{cases}$$

状态转换图如图 A6.26 所示，电路能自启动。这是一个五进制计数器。




图 A6.26

CSDN @徐徐徐！

【题 6.28】 试利用同步十六进制计数器 74LS161 和 4 线-16 线译码器 74LS154 设计节拍脉冲发生器,要求从 12 个输出端顺序、循环地输出等宽的负脉冲。74LS154 的逻辑框图及说明见 [题 4.11]。74LS161 的功能表见表 6.3.4。

解: 此题的设计方案不是唯一的。例如可以采用同步置数法将 74LS161 接成十二进制计数器,并把它的  $Q_3$ 、 $Q_2$ 、 $Q_1$ 、 $Q_0$  接至 74LS154 的  $A_3$ 、 $A_2$ 、 $A_1$ 、 $A_0$  输入端,在连续输入  $CLK$  脉冲后,在 74LS154 的  $Y'_0 \sim Y'_{11}$  输出端就得到了 12 个等宽的顺序脉冲  $P_0 \sim P_{11}$ 。

电路接法如图 A6.28 所示。




图 A6.28

CSDN @徐徐徐!

【题 6.29】 设计一个序列信号发生器电路,使之在一系列  $CLK$  信号作用下能周期性地输出“0010110111”的序列信号。

解: 此题的一种设计方案是用十进制计数器和 8 选 1 数据选择器组成这个序列信号发生器电路。

若十进制计数器选用 74160,则可列出在  $CLK$  连续作用下计数器状态  $Q_3Q_2Q_1Q_0$  与要求产生的输出  $Z$  之间关系的真值表,如表 A6.29 所示。

若取用 8 选 1 数据选择器 74HC151(见图 4.5.5),则它的输出逻辑式可写为

$$Y = D_0(A'_2A'_1A'_0) + D_1(A'_2A'_1A_0) + D_2(A'_2A_1A'_0) + D_3(A'_2A_1A_0) + D_4(A_2A'_1A'_0) + D_5(A_2A'_1A_0) + D_6(A_2A_1A'_0) + D_7(A_2A_1A_0)$$

由真值表写出  $Z$  的逻辑式,并化成与上式对应的形式则得到

CSDN @徐徐徐!

$$Z = Q_3(Q'_2Q'_1Q'_0) + Q_3(Q'_2Q'_1Q_0) + Q'_3(Q'_2Q_1Q'_0) + 0 \cdot (Q'_2Q_1Q_0) + Q'_3(Q_2Q'_1Q'_0) + Q'_3(Q_2Q'_1Q_0) + 0 \cdot (Q_2Q_1Q'_0) + Q'_3(Q_2Q_1Q_0)$$

令  $A_2 = Q_2$ ,  $A_1 = Q_1$ ,  $A_0 = Q_0$ ,  $D_0 = D_1 = Q_3$ ,  $D_2 = D_4 = D_5 = D_7 = Q'_3$ ,  $D_3 = D_6 = 0$ , 则数据选择器的输出  $Y$  即所求之  $Z$ 。所得到的电路如图 A6.29 所示。

表 A6.29 题 6.29 的真值表

| CLK 顺序 | $Q_3$ | $Q_2$ | $Q_1$ | $Q_0$ | $Z$ |
|--------|-------|-------|-------|-------|-----|
| 0      | 0     | 0     | 0     | 0     | 0   |
| 1      | 0     | 0     | 0     | 1     | 0   |
| 2      | 0     | 0     | 1     | 0     | 1   |
| 3      | 0     | 0     | 1     | 1     | 0   |
| 4      | 0     | 1     | 0     | 0     | 1   |
| 5      | 0     | 1     | 0     | 1     | 1   |
| 6      | 0     | 1     | 1     | 0     | 0   |
| 7      | 0     | 1     | 1     | 1     | 1   |
| 8      | 1     | 0     | 0     | 0     | 1   |
| 9      | 1     | 0     | 0     | 1     | 1   |




图 A6.29

CSDN @徐徐徐!

【题 6.30】 设计一个灯光控制逻辑电路。要求红、绿、黄三种颜色的灯在时钟信号作用下按表 P6.30 规定的顺序转换状态。表中的 1 表示“亮”，0 表示“灭”。要求电路能自启动，并尽可能采用中规模集成电路芯片。

解：因为输出为八个状态循环，所以用 74LS161 的低 3 位作为八进制计数器。若以  $R$ 、 $Y$ 、 $G$  分别表示红、黄、绿三个输出，则可得计数器输出状态  $Q_2Q_1Q_0$  与  $R$ 、 $Y$ 、 $G$  关系的真值表，如表 A6.30。

选两片双 4 选 1 数据选择器 74HC153 作通用函数发生器使用，产生  $R$ 、 $Y$ 、 $G$ 。

表 P6.30

| CLK 顺序 | 红 | 黄 | 绿 |
|--------|---|---|---|
| 0      | 0 | 0 | 0 |
| 1      | 1 | 0 | 0 |
| 2      | 0 | 1 | 0 |
| 3      | 0 | 0 | 1 |
| 4      | 1 | 1 | 1 |
| 5      | 0 | 0 | 1 |
| 6      | 0 | 1 | 0 |
| 7      | 1 | 0 | 0 |
| 8      | 0 | 0 | 0 |

表 A6.30 题 6.30 的真值表

| $Q_2$ | $Q_1$ | $Q_0$ | $R$ | $Y$ | $G$ |
|-------|-------|-------|-----|-----|-----|
| 0     | 0     | 0     | 0   | 0   | 0   |
| 0     | 0     | 1     | 1   | 0   | 0   |
| 0     | 1     | 0     | 0   | 1   | 0   |
| 0     | 1     | 1     | 0   | 0   | 1   |
| 1     | 0     | 0     | 1   | 1   | 1   |
| 1     | 0     | 1     | 0   | 0   | 1   |
| 1     | 1     | 0     | 0   | 1   | 0   |
| 1     | 1     | 1     | 1   | 0   | 0   |

CSDN@徐徐徐！

已知 74HC153 在  $S'=0$  的条件下输出的逻辑式为  $Y = D_0(A_1'A_0') + D_1(A_1'A_0) + D_2(A_1A_0') + D_3(A_1A_0)$

由真值表写出  $R$ 、 $Y$ 、 $G$  的逻辑式，并化成与数据选择器的输出逻辑式相对应的形式

$$\begin{aligned}
 R &= Q_2(Q_1'Q_0') + Q_2'(Q_1'Q_0) + 0 \cdot (Q_1Q_0') + Q_2(Q_1Q_0) \\
 Y &= Q_2(Q_1'Q_0') + 0 \cdot (Q_1'Q_0) + 1 \cdot (Q_1Q_0') + 0 \cdot (Q_1Q_0) \\
 G &= Q_2(Q_1'Q_0') + Q_2(Q_1'Q_0) + 0 \cdot (Q_1Q_0') + Q_2'(Q_1Q_0)
 \end{aligned}$$

电路图如图 A6.30 所示。




图 A6.30

CSDN @徐徐徐！

【题 6.31】 试用 JK 触发器和门电路设计一个同步七进制计数器。

解：因为七进制计数器必须有七个不同的电路状态，所以需要三个触发器组成。如果对电路的状态编码没有提出要求，则取哪七个状态以及如何安排顺序可自行确定。如果选用图 A6.31(a) 状态转换图所示的状态编码和循环顺序，即可画出电路次状 ( $Q_3^* Q_2^* Q_1^*$ ) 的卡诺图，如图 A6.31(b) 所示。

从卡诺图写出电路的状态方程得到

$$\begin{cases} Q_3^* = Q_3 Q_2' + Q_2 Q_1 = (Q_2 Q_1) Q_3' + (Q_2') Q_3 \\ Q_2^* = Q_2' Q_1 + Q_3' Q_2 Q_1' = (Q_1) Q_2' + (Q_3' Q_1') Q_2 \\ Q_1^* = Q_2' Q_1' + Q_3' Q_1' = (Q_2 Q_3)' Q_1' + (1') Q_1 \end{cases}$$


将上式与 JK 触发器特性方程的标准形  $Q^* = JQ' + K'Q$  对照，即可得出驱动方程为

$$\begin{cases} J_3 = Q_2 Q_1; & K_3 = Q_2 \\ J_2 = Q_1; & K_2 = (Q_3' Q_1')' \\ J_1 = (Q_3 Q_2)' ; & K_1 = 1 \end{cases}$$

根据驱动方程画出的电路图如图 A6.31(c) 所示。

将无效状态 111 代入状态方程计算，得次态为 000，说明该电路能自启动。

CSDN @徐徐徐！



CSDN @徐徐徐！

本题可能会有朋友化简得出的  $J_3$  的结果与答案不一致，有可能得出的是  $Q_3^*$  不是等于  $Q_2 Q_1 (Q_3 + Q_3') + Q_3 Q_2'$  嘛，为什么  $J_3 = Q_1 Q_2$ ，那  $Q_3 Q_2 Q_1$  去哪了？其实是因为这里设计的是七进制，所以  $Q_3 Q_2 Q_1$  在这里是无效状态，可以把它作为约束项处理，

在卡诺图化简时，所以这里需要注意一下，其它地方就是按步骤做可以了。至于为什么选定的触发器是JK下降沿，大胆猜测是随机的（具体缘由真不知道~）

【题 6.32】 用 JK 触发器和门电路设计一个 4 位格雷码计数器,它的状态转换表如表 P6.32 所示。

CSDN @徐徐徐！

解：按照表 P6.32 中给出的计数顺序,得到图 A6.32(a)所示的  $Q_3^* Q_2^* Q_1^* Q_0^*$  的卡诺图。从卡诺图写出状态方程,经化简后得到

$$\begin{aligned} Q_3^* &= Q_3 Q_1 + Q_3 Q_0 + Q_2 Q_1' Q_0' \\ &= Q_3 Q_1 + Q_3 Q_0 + Q_2 Q_1' Q_0' (Q_3 + Q_3') \\ &= (Q_2 Q_1' Q_0') Q_3' + (Q_2' Q_1' Q_0')' Q_3 \\ Q_2^* &= Q_2 Q_1' + Q_2 Q_0 + Q_3' Q_1 Q_0' \\ &= Q_2 Q_1' + Q_2 Q_0 + Q_3' Q_1 Q_0' (Q_2 + Q_2') \\ &= (Q_3' Q_1 Q_0') Q_2' + (Q_3 Q_1 Q_0')' Q_2 \\ Q_1^* &= Q_1 Q_0' + Q_3' Q_2' Q_0 + Q_3 Q_2 Q_0 \\ &= Q_1 Q_0' + (Q_3' Q_2' Q_0 + Q_3 Q_2 Q_0) (Q_1 + Q_1') \\ &= ((Q_2 \oplus Q_3)' Q_0) Q_1' + (Q_0 (Q_3 \oplus Q_2))' Q_1 \end{aligned}$$

CSDN @徐徐徐！

表 P6.32

| 计数顺序 | 电路状态  |       |       |       | 进位输出 C |
|------|-------|-------|-------|-------|--------|
|      | $Q_3$ | $Q_2$ | $Q_1$ | $Q_0$ |        |
| 0    | 0     | 0     | 0     | 0     | 0      |
| 1    | 0     | 0     | 0     | 1     | 0      |
| 2    | 0     | 0     | 1     | 1     | 0      |
| 3    | 0     | 0     | 1     | 0     | 0      |
| 4    | 0     | 1     | 1     | 0     | 0      |
| 5    | 0     | 1     | 1     | 1     | 0      |
| 6    | 0     | 1     | 0     | 1     | 0      |
| 7    | 0     | 1     | 0     | 0     | 0      |
| 8    | 1     | 1     | 0     | 0     | 0      |
| 9    | 1     | 1     | 0     | 1     | 0      |
| 10   | 1     | 1     | 1     | 1     | 0      |
| 11   | 1     | 1     | 1     | 0     | 0      |
| 12   | 1     | 0     | 1     | 0     | 0      |
| 13   | 1     | 0     | 1     | 1     | 0      |
| 14   | 1     | 0     | 0     | 1     | 0      |
| 15   | 1     | 0     | 0     | 0     | 1      |
| 16   | 0     | 0     | 0     | 0     | 0      |

$$\begin{aligned} Q_0^* &= Q_3' Q_2' Q_1' + Q_3' Q_2 Q_1 + Q_3 Q_2 Q_1' + Q_3 Q_2' Q_1 \\ &= (Q_3 \oplus Q_2 \oplus Q_1)' \\ &= (Q_3 \oplus Q_2 \oplus Q_1)' (Q_0 + Q_0') \\ &= (Q_3 \oplus Q_2 \oplus Q_1)' Q_0' + (Q_3 \oplus Q_2 \oplus Q_1)' Q_0 \end{aligned}$$

CSDN @徐徐徐！

从以上各式得到

$$J_3 = Q_2 Q_1' Q_0'; K_3 = Q_2' Q_1' Q_0'$$

$$J_2 = Q_3' Q_1 Q_0'; K_2 = Q_3 Q_1 Q_0'$$

$$J_1 = (Q_3 \oplus Q_2)' Q_0; K_1 = (Q_3 \oplus Q_2) Q_0$$

$$J_0 = (Q_3 \oplus Q_2 \oplus Q_1)'; K_0 = Q_3 \oplus Q_2 \oplus Q_1$$

进位输出信号为  $C = Q_3 Q_2' Q_1' Q_0'$

得到的逻辑图如图 A6.32(b) 所示。

CSDN @徐徐徐！

| $Q_3 Q_2$ | $(Q_3' Q_2' Q_1' Q_0')$ |      |      |      |
|-----------|-------------------------|------|------|------|
|           | 00                      | 01   | 11   | 10   |
| 00        | 0001                    | 0011 | 0010 | 0110 |
| 01        | 1100                    | 0100 | 0101 | 0111 |
| 11        | 1101                    | 1111 | 1110 | 1010 |
| 10        | 0000                    | 1000 | 1001 | 1011 |

(a)




图 A6.32

CSDN @徐徐徐！

本题做起来未免过于恶心，所以如果期末要求没有不是很高，直接可以不看~

```
printf("当前数电学习进度95%。\\n");
```

## 第七章、脉冲波形的产生和整形电路

### 一、施密特触发电路

施密特触发器也被称之为电平触发的双稳态触发电路，是指输入、输出信号具有滞回性，并可以完成多种逻辑功能的一类集成门电路器件。

【施密特电路特点】

1、输入信号从低电平上升的过程中电路状态转换时对应的输入电平，与输入信号从

高电平下降过程中对应的输入转换电平不同。

2、在电路转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。

### 【施密特电路应用】



1、用于波形变换

2、用于脉冲鉴幅

3、用于脉冲整形。

### 【555定时器构成的施密特触发器】

补充：从波形图中可以看出，第一、 $U_I$ 也就是输入从带有干扰信号的模拟信号转变为 $U_O$ 输出带有二值逻辑化后的数字信号，所以实现了波形变换；第二， $U_I$ 输入期间信号波浮动较大，而输出 $U_O$ 期间波不“陡”了，所以实现了波形整形。






① 正向阈值电压  $U_{T+}$  :  $u_I = U_{T+} = \frac{2}{3}V_{CC}$

② 负向阈值电压  $U_{T-}$  :  $u_I = U_{T-} = \frac{1}{3}V_{CC}$

CSDN @徐徐徐!

【以下实现了脉冲鉴幅】



## 二、单稳态电路

单稳态电路特点：

- 1、有稳态和暂稳态两个不同的工作状态。
- 2、在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间后，再自动返回稳态。
- 3、暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。

单稳态电路的应用：


脉冲整形

延时（顾名思义就是产生滞后于脉冲触发的输出脉冲）

定时（顾名思义就是产生固定时间宽度的脉冲信号）

【555定时器实现单稳态电路】





### 三、多谐振荡电路

没有稳态，接通电源后，不需要外加触发信号，便能产生矩形脉冲。



补充：如何获取矩形脉冲？

第一种是根据各种形式的多谐振荡电路直接产生所需要的矩形脉冲；

第二种是根据整形电路将已有的周期性变化波形转换为符合要求的矩形脉冲；

### 四、555定时器及其应用

【具有低有效直接复位端（4），且有2个输入端（6高有效、2低有效）、1个输出端（3）的特殊反相器。4管脚直接复位，低有效；不复位的前提下，输出端根据有效输入激励端反相；6、2优先级看情况。】



## 五、部分习题

【题 7.19】在图 7.5.2 所示用 555 定时器接成的施密特触发电路中,试求:

(1) 当  $V_{CC}=12\text{ V}$ , 而且没有外接控制电压时,  $V_{T+}$ 、 $V_{T-}$  及  $\Delta V_T$  值。

(2) 当  $V_{CC}=9\text{ V}$ 、外接控制电压  $V_{CO}=5\text{ V}$  时,  $V_{T+}$ 、 $V_{T-}$ 、 $\Delta V_T$  各为多少。

解:

(1) 当  $V_{CC}=12\text{ V}$  时,  $V_{T+}=\frac{2}{3}V_{CC}=8\text{ V}$ ,  $V_{T-}=\frac{1}{3}V_{CC}=4\text{ V}$ ,  $\Delta V_T=V_{T+}-V_{T-}=4\text{ V}$ 。

(2) 当外接控制电压  $V_{CO}=5\text{ V}$  时,  $V_{T+}=V_{CO}=5\text{ V}$ ,  $V_{T-}=\frac{1}{2}V_{CO}=2.5\text{ V}$ ,  $\Delta V_T=V_{T+}-V_{T-}=2.5\text{ V}$ 。

【题 7.20】图 P7.20 是用 555 定时器组成的开机延时电路。若给定  $C=25\text{ }\mu\text{F}$ ,  $R=91\text{ k}\Omega$ ,  $V_{CC}=12\text{ V}$ , 试计算常闭开关 S 断开以后经过多长的延迟时间  $t_D$  才跳变为高电平。

解: 延迟时间等于从 S 断开瞬间到电阻 R 上的电压降至  $V_{T-}=\frac{1}{3}V_{CC}$  的时间, 即

$$\begin{aligned} T_D &= RC \ln \frac{0-V_{CC}}{0-\frac{1}{3}V_{CC}} = RC \ln 3 \\ &= 1.1 \times 91 \times 10^3 \times 25 \times 10^{-6} \text{ s} \\ &= 2.5 \text{ s} \end{aligned}$$




图 P7.20

CSDN @徐徐徐!

【题 7.21】试用 555 定时器设计一个单稳态电路, 要求输出脉冲宽度在  $1\sim 10\text{ s}$  的范围内可手动调节。给定 555 定时器的电源为  $15\text{ V}$ 。触发信号来自 TTL 电路, 高低电平分别为  $3.4\text{ V}$  和  $0.1\text{ V}$ 。

解:

(1) 若使图 A7.21 的单稳态电路正常工作, 触发信号必须能将触发输入端电压 (2 端) 拉到  $V_{T-}$  以下, 而在触发信号到来之前, 2 端电压应高于  $V_{T-}$ 。由于  $V_{T-}=5\text{ V}$ , 而触发脉冲最高电平仅为  $3.4\text{ V}$ , 所以需要在输入端加分压电阻, 使 2 端电压在没有触发脉冲时略高于  $5\text{ V}$ 。可取  $R_1=22\text{ k}\Omega$ 、 $R_2=18\text{ k}\Omega$ , 分压后 2 端电压为  $6.75\text{ V}$ 。触发脉冲经微分电容  $C_d$  加到 2 端。

(2) 取  $C=100\text{ }\mu\text{F}$ , 为使  $t_w=1\sim 10\text{ s}$ , 可求出 R 的阻值变化范围

$$R_{(\min)} = \frac{t_{w(\min)}}{1.1C} = \frac{1}{1.1 \times 100 \times 10^{-6}} \Omega = 9.1\text{ k}\Omega$$

$$R_{(\max)} = \frac{t_{w(\max)}}{1.1C} = \frac{10}{1.1 \times 100 \times 10^{-6}} \Omega = 91\text{ k}\Omega$$

取  $100\text{ k}\Omega$  的电位器与  $8.2\text{ k}\Omega$  电阻串联作为 R, 即可得到  $t_w=1\sim 10\text{ s}$  的调节范围。




图 A7.21

【题 7.22】在图 7.5.6 用 555 定时器组成的多谐振荡电路中, 若  $R_1=R_2=5.1\text{ k}\Omega$ ,  $C=0.01\text{ }\mu\text{F}$ ,  $V_{CC}=12\text{ V}$ , 试计算电路的振荡频率。

解: 由《数字电子技术基础(第六版)》中给出的式(7.5.5)得

$$\begin{aligned} f &= \frac{1}{(R_1+2R_2)C \ln 2} = \frac{1}{3 \times 5.1 \times 10^3 \times 0.01 \times 10^{-6} \times 0.69} \text{ Hz} \\ &= 9.47\text{ kHz} \end{aligned}$$

CSDN @徐徐徐!

## 第八章、数-模和模-数转换

D/A转换器：一般属于系统的后级电路，完成数字信号到模拟信号的转变。

A/D转换器：一般属于系统的前级电路，完成模拟信号到数字信号的转变。

### 一、D/A转换器的电路结构和工作原理

#### 【转换原理】

按权值展开对位相加；输入为数字量，输出为模拟量；输出模拟电压信号实际不连续，是由一系列“台阶电压”组成，其中台阶电压的大小就是输入“00...01”所对应的模拟电压大小。

$$u_o = k \cdot \sum_{i=0}^{n-1} (D_i \times 2^i)$$


A block diagram of a DAC. On the left, there are input lines labeled  $d_{n-1}$ ,  $d_1$ , and  $d_0$  with vertical dots between  $d_{n-1}$  and  $d_1$ . Arrows point from these inputs into a yellow rectangular block labeled "DAC". An arrow points out of the right side of the DAC block, labeled  $u_o$  或  $i_o$ .

设一个 4 位二进制 DAC 的输出电压范围为 0 ~ 1V

$(0001)_2 = 1 \times 2^0 = 1$

$(1101)_2 = 1 \times 2^3 + 1 \times 2^2 + 1 \times 2^0 = 13$

$(1111)_2 = 1 \times 2^3 + 1 \times 2^2 + 1 \times 2^1 + 1 \times 2^0 = 15$

$$k = \frac{1}{2^4 - 1} = 0.0667V$$

CSDN @徐徐徐！

### 二、D/A转换器的转换精度和转换速度

#### 【D/A转换精度】

1、分辨率：表示D/A转换器理论上可以达到的精度。

2、转换误差：表示D/A转换器的实际转换特性和理想D/A转换特性之间的最大偏差。转换误差是一个综合性的静态指标：通常包括比例系数误差、非线性误差、漂移误差等多个成分、这些误差的绝对值之和，就是转换误差大小。（影响转换误差的因素有：三极管特性不一致，参考电压VREF的波动，阻网络中电阻阻值的偏差，模拟开关存在一定的导通内阻和导通压降，运算放大器的零点漂移）

#### 【计算分辨率】

例如8位DAC：分辨率为255（也就是2的8次方减1），或者8位

### 【D/A转换速度】

- 1、建立时间 $t_{set}$ ：从数字信号输入DAC开始，到输出端对应得到稳定的模拟信号为止，整个转换过程所需要的时间。
- 2、一般而言，电流输出型DAC的建立时间较短，电压输出型DAC的建立时间长一些。

### 【DAC的选型】

并不是任何时候都选择尽量高的技术指标，要根据实际需要确定。

- 1、DAC的分辨率要根据CPU的数据处理位数选择；
- 2、DAC的转换误差越小越好，选择高精度DAC、运放和参考电压源等，但这也意味着器件成本的提高；
- 3、DAC的转换速度不是越快越好，这与整个系统的时序要求有关，符合要求即可。

### 【补充：D/A转换器类型及其优缺点】

- 1、权电阻D/A转换器：优点是所用电阻元件少，结构简单；缺点是各个电阻间电阻值相差较大。
- 2、权电容D/A转换器：优点是电容器制作简单；缺点是各个电容器之间电容量相差较大，会降低转换速度。
- 3、权电流D/A转换器：优点是转换速度和转换精度都比较高；缺点暂时没有。
- 4、倒T型D/A转换器：优点是转换速度较快；缺点是模拟开关存在一定的导通内阻和导通压降，会引起转换误差。
- 5、开关树D/A转换器：优点是所用电阻元件类型单一，有利于集成电路的制作；缺点是所用开关太多。

## 三、A/D转换器的电路结构和工作原理

### 【A/D转换原理】




## 四、取样-保持电路

### 【取样定理】

在取样间隔内完成对应的量化和编码，输出对应的数字信号。

### 【取样保持电路（简化版）】





补充：为什么会用到采样-保持电路呢？当然是因为D/A转换需要一定的时间，而在这个时间内如果被转换的信号量在不断发生变化，这时候就需要采样-保持电路。

## 五、A/D转换器的转换精度和转换速度

### 【转换精度】

- 1、分辨率：用来说明ADC对输入信号的分辨能力，可以用输出二进制或十进制数的位数表示。
- 2、转换误差：表示器件实际的输出数字量和理论输出数字量之间的偏差。

### 【计算分辨率】

- 1、公式：  $(1/2^n) * FSR$  (其中FSR为满量程)
- 2、举例：8位ADC，输入满量程5V，则转换误差为？

$$\frac{1}{2^8} \times 5 = 19.53 \text{ mV}$$

CSDN @徐徐徐！

### 【转换速度】

主要取决于转换器的电路结构，不同类型的ADC的转换速度差异极大。

**并联比较型ADC的转换速度最快。**

**逐次逼近型ADC的转换速度次之。**

**间接ADC的转换速度就低得多了。**

CSDN @徐徐徐！

### 【ADC选型】

- 1、ADC的分辨率要根据CPU的数据处理位数选择；
- 2、ADC的转换误差，理论上当然越小越好，但这也意味着期间成本的提高，实际选型时，要根据对数据处理精度的要求，合适即可；

3、ADC的转换速度1也不是越快越好，与整个系统的时序要求有关，符合要求即可，由此可以更好地控制系统成本。

### 【补充：A/D转换器类型及其优缺点】

- 1、并联比较型：优点是转换速度是最快的；缺点是功耗大、成本高、分辨率低。
- 2、流水线型：优点是功耗低、分辨率高、转换精度高，可以简化电路；缺点是输入信号要经过特殊处理，锁存的定时要求比较严格。
- 3、逐次逼近型：优点是分辨率低于12位时，价格较低，电路规模比并联比较型小的多；缺点是分辨率高于14位时，价格较高。
- 4、双积分型：优点是工作性能比较稳定，抗干扰能力强，价格低；缺点是转换速度低。
- 5、V-F型：优点是抗干扰能力强，价格低；缺点是转换速度低。

## 六、部分习题

【题 8.1】 在图 8.2.1 所示的权电阻网络 D/A 转换器中,若取  $V_{REF} = 5 \text{ V}$ ,试求当输入数字量为  $d_3d_2d_1d_0 = 0101$  时输出电压的大小。

解：根据《数字电子技术基础(第六版)》中给出的式(8.2.2)得到

$$\begin{aligned} v_o &= -\frac{V_{REF}}{2^4}(d_32^3+d_22^2+d_12^1+d_02^0) \\ &= -\frac{5}{2^4}(0 \times 2^3+1 \times 2^2+0 \times 2^1+1 \times 2^0) \text{ V} \\ &= -1.5625 \text{ V} \end{aligned}$$

CSDN @徐徐徐!

【题 8.2】 在图 8.2.3 给出的倒 T 形电阻网络 D/A 转换器中,已知  $V_{REF} = -8 \text{ V}$ ,试计算当  $d_3$ 、 $d_2$ 、 $d_1$ 、 $d_0$  每一位输入代码分别为 1 时在输出端所产生的模拟电压。

解：根据《数字电子技术基础(第六版)》中给出的式(8.2.4)得到

$$\begin{aligned} v_o &= -\frac{V_{REF}}{2^4}(d_32^3+d_22^2+d_12^1+d_02^0) \\ &= \frac{1}{2}(d_32^3+d_22^2+d_12^1+d_02^0) \text{ V} \end{aligned}$$

由上式即可算出  $d_3$ 、 $d_2$ 、 $d_1$ 、 $d_0$  每一位为 1 时在输出端产生的模拟电压分别为 4 V、2 V、1 V 和 0.5 V。

CSDN @徐徐徐!

【题 8.3】 在图 8.2.5 所示的 D/A 转换电路中,给定  $V_{REF} = 5 \text{ V}$ ,试计算

- (1) 输入数字量的  $d_9 \sim d_0$  每一位为 1 时在输出端产生的电压值。
- (2) 输入为全 1、全 0 和 1000000000 时对应的输出电压值。

解：根据《数字电子技术基础(第六版)》中给出的式(8.2.5)可知

$$\begin{aligned} v_o &= -\frac{V_{REF}}{2^n}D_n \\ &= -\frac{5}{2^{10}}(d_92^9+d_82^8+\cdots+d_12^1+d_02^0) \text{ V} \end{aligned}$$

(1) 根据上式即可求出  $d_9 \sim d_0$  每一位的 1 在输出端产生的电压分别为 -2.5 V、-1.25 V、-0.625 V、-0.313 V、-0.156 V、-78.13 mV、-39.06 mV、-19.53 mV、-9.77 mV、-4.88 mV。

(2) 输入为全 1、全 0 和 1000000000 时的输出电压分别为 -4.995 V、0 V 和 -2.5 V。

CSDN @徐徐徐!

【题 8.4】 在图 8.2.5 由 AD7520 所组成的 D/A 转换器中,已知  $V_{REF} = -10\text{ V}$ ,试计算当输入数字量从全 0 变到全 1 时输出电压的变化范围。如果想把输出电压的变化范围缩小一半,可以采取哪些方法?

解: 根据《数字电子技术基础(第六版)》中给出的式(8.2.5)可知

$$v_o = -\frac{V_{REF}}{2^n} \cdot D = \left( \frac{10}{2^{10}} \times D \right) \text{ V}$$

将  $D=0, D=2^{10}-1$  (全 1) 代入上式即可求出输入从全 0 变到全 1 时输出电压的变化范围为  $0 \sim 9.99\text{ V}$ 。

如果需要将输出电压的变化范围缩小一半,可以将  $V_{REF}$  的绝对值减小一半,即改为  $V_{REF} = -5\text{ V}$ 。也可以将求和放大器的放大倍数减小一半。为此,求和放大器的反馈电阻不能再使用 AD7520 片内提供的反馈电阻  $R$ ,而应在  $I_{out1}$  与放大器输出端  $v_o$  之间外接一个大小等于  $\frac{R}{2}$  的反馈电阻。AD7520 内设置的反馈电阻  $R$  为  $10\text{ k}\Omega$ 。

CSDN @徐徐徐!

【题 8.5】 图 P8.5 所示电路是用 AD7520 和同步十六进制计数器 74HC161 组成的波形发生器电路。已知 AD7520 的  $V_{REF} = -10\text{ V}$ ,试画出输出电压  $v_o$  的波形,并标出波形图上各点电压的幅度。AD7520 的电路结构见图 8.2.5,74HC161 的功能表与表 6.3.4 相同。




图 P8.5

解: 由于 74HC161 工作在计数状态,所以在时钟信号连续作用下,它的输出端  $Q_3Q_2Q_1Q_0$  从 0000~1111 不停地循环,AD7520 的输入  $d_9d_8d_7d_6$  也从 0000~1111 不停地循环。根据《数字电子技术基础(第六版)》中的式(8.2.5)即可计算出  $d_9d_8d_7d_6$  为 0000、0001、…、1111 时对应的输出电压值,并得到如图 A8.5 所示的  $v_o$  电压波形图。

CSDN @徐徐徐!



【题 8.8】 试分析图 P8.8 电路的工作原理,画出输出电压  $v_o$  的波形图。AD7520 的电路图见图 8.2.5。同步十进制计数器 74HC160 的功能表见表 6.3.4。表 P8.8 给出了 RAM 的 16 个地址单元中所存的数据。高 6 位地址  $A_9 \sim A_4$  始终为 0,在表中没有列出。RAM 的输出数据只用了低 4 位,作为 AD7520 的输入。因 RAM 的高 6 位数据没有使用,故表中也未列出。




图 P8.8

CSDN @徐徐徐！

解：十进制计数器 74HC160 工作在计数状态,在  $CLK$  脉冲序列的作用下,  $Q_3Q_2Q_1Q_0$  的状态从 0000 到 1001 循环计数,将存储器  $A_9A_8A_7A_6A_5A_4A_3A_2A_1A_0 = 0000000000 \sim 0000001001$  这十个地址单元中存储的数据依次读出,作为 AD7520 的数字量输入。AD7520 高 4 位数字量输入  $d_9、d_8、d_7、d_6$  每位为 1 时产生的输出模拟电压分别为 +4 V、+2 V、+1 V、+0.5 V。输出电压  $v_o$  的波形如图 A8.8 所示。

CSDN @徐徐徐！

【题 8.11】 图 P8.11 所示电路是用 D/A 转换器 AD7520 和运算放大器构成的增益可编程放大器,它的电压放大倍数  $A_v = \frac{v_o}{v_i}$  由输入的数字量  $D(d_9 \sim d_0)$  来设定。试写出  $A_v$  的计算公式,并说明  $A_v$  的取值范围。

CSDN @徐徐徐！




图 P8.11

解：由《数字电子技术基础(第六版)》中给出的式(8.2.5)知

$$\begin{aligned} v_O &= -\frac{V_{REF}}{2^n} D_n \\ &= -\frac{v_1}{2^{10}} D_n \\ \text{故得到} \quad A_v &= \frac{v_O}{v_1} = -\frac{D_n}{2^{10}} \end{aligned}$$

$D_n$  的取值范围为  $0000000000 \sim 1111111111 (2^{10}-1)$ , 故  $A_v$  的取值范围为  $0 \sim -\frac{2^{10}-1}{2^{10}}$  CSDN @徐徐徐!

【题 8.13】 在图 P8.13 所示的 D/A 转换器中, 已知输入为 8 位二进制数码, 接在 AD7520 的高 8 位输入端上,  $V_{REF} = 10 \text{ V}$ 。为保证  $V_{REF}$  偏离标准值所引起的误差  $\leq \frac{1}{2} \text{ LSB}$  (现在的 LSB 应为  $d_7$ ), 允许  $V_{REF}$  的最大变化  $\Delta V_{REF}$  是多少?  $V_{REF}$  的相对稳定度  $\left(\frac{\Delta V_{REF}}{V_{REF}}\right)$  应为多少? AD7520 的电路见图 8.2.5。




图 P8.13

解：根据题目要求, 应满足

$$\frac{2^8-1}{2^8} \Delta V_{REF} < \frac{1}{2} \cdot \frac{V_{REF}}{2^8}$$

CSDN @徐徐徐!

$$\begin{aligned} \Delta V_{REF} &< \frac{V_{REF}}{2^9} \cdot \frac{2^8}{2^8-1} \approx \frac{V_{REF}}{2^9} = 19.5 \text{ mV} \\ \left| \frac{\Delta V_{REF}}{V_{REF}} \right| &\approx \frac{1}{2^9} = 2\% \end{aligned}$$

也可以直接利用式(8-3-9)计算, 得到的结果相同。

CSDN @徐徐徐!

所示的量化电平划分方法,试问最大的量化误差是多少?在保证  $V_{\text{REF}}$  变化时引起的误差  $\leq \frac{1}{2}\text{LSB}$  的条件下, $V_{\text{REF}}$  的相对稳定度  $\left(\frac{\Delta V_{\text{REF}}}{V_{\text{REF}}}\right)$  应为多少?

解: 量化单位应取为  $\Delta = \frac{2V_{\text{REF}}}{2^9-1} = \frac{2V_{\text{REF}}}{511}$ 。最大量化误差为  $\frac{1}{2}\Delta = \frac{V_{\text{REF}}}{511}$ 。

因为  $\Delta V_{\text{REF}}$  在最高位比较器的基准电压上引起的误差最大,所以应保证这个误差小于  $\frac{1}{2}\text{LSB}$ ,故得到

$$\Delta V_{\text{REF}} \cdot \frac{509}{511} < \frac{1}{511} V_{\text{REF}}$$

$$\Delta V_{\text{REF}} < \frac{1}{509} V_{\text{REF}}$$

$$\left| \frac{\Delta V_{\text{REF}}}{V_{\text{REF}}} \right| < 0.2\%$$

CSDN @徐徐徐!

```
printf("当前数电学习进度100%! \n");
printf("恭喜您完成数字电子技术基础的学习! 祝您考试高分过! 江湖再见!");
```