### 计算机系统结构实验

# lab1: FPGA 基础实验-LED Flow Water Light

### 周旭东 521021910829

### 2023 April

#### 摘要

学习使用 Xilinx 逻辑设计工具 Vivado 的基本操作,Verilog HDL 进行简单的逻辑设计与功能仿真并使用 1/0 Planing 添加管脚约束生成 Bitstream 文件。在此基础上实现 LED Flow Water Light 对设计。

# 目录

1	实验目的	2
2	实验原理         2.1 Vivado 工程文件结构	2 2 2
3	功能实现         3.1 一段时间后第二个灯亮起	3 3
4	管脚约束	5
5	上板验证	6
6	问题与解决	7
7	总结与反思	7
8	<b>致谢</b>	8

# 1 实验目的

- 掌握 Xilinx 逻辑设计工具 Vivado 的基本操作
- 掌握使用 Verilog HDL 进行简单的逻辑设计
- 掌握功能仿真
- 使用 I/O Planing 添加管脚约束
- 生成 Bitstream 文件

# 2 实验原理

### 2.1 Vivado 工程文件结构

- design source .v
- simulation source .v
- constraints .xdc

### 2.2 Flowing Light 实现分析

通过 clock 的电平变化更改计数器寄存器 cnt\_reg 的值,当寄存器值达到一定量后通过移位操作循环亮灯。




图 1: 原代码结果

### 3 功能实现

### 3.1 一段时间后第二个灯亮起

- 只需更改 flowing\_light.v 文件内容
- 原代码 else if(cnt\_reg == 24'hffffff) 中判断计数器到达 ffffff 时才调整灯灯亮 灭
- 更改此行代码为 else if(cnt\_reg == 8'ha)即可使在第 10 个 clock 后更改为第二个 灯亮。




图 2: 第二个灯亮

### 3.2 循环实现八个灯的亮起

- cn\_reg 寄存器大小为 24 字节,导致无法在规定 clock 周期内实现八个灯的转换
- 更改代码 reg[23:0] cnt\_reg; 为reg[1:0] cnt\_reg; 缩小寄存器的值, 使之能在四个 clock 后循环
- 更改else if(cnt\_reg == 24'hffffff)为else if(cnt\_reg == 4'h1),判断每到此之变更灯的暗灭

最终代码为

```
1 module flowing_light(
       input clock,
       input reset,
       output [7:0] led
       );
       reg[1:0] cnt_reg;
       reg[7:0] light_reg;
       always@(posedge clock)
10
           begin
11
           if(reset)
                cnt_reg <= 0;</pre>
12
           else
13
                cnt_reg <= cnt_reg + 1;</pre>
14
            end
15
       always@(posedge clock)
16
           begin
17
           if(reset)
18
                light_reg <= 8'h01;</pre>
19
           else if(cnt_reg == 4'h1)
20
                begin
21
                    if(light_reg == 8'h80)
22
                         light_reg <= 8'h02;</pre>
23
                    else
24
                         light_reg <= light_reg << 1;</pre>
25
                    end
26
27
                end
           assign led = light_reg;
28
29
30 endmodule
```

测试结果如图 3所示。




图 3: 八灯循环亮

### 4 管脚约束

#### 添加管教约束文件

```
set_property PACKAGE_PIN W23 [get_ports {led[7]}]
  set_property PACKAGE_PIN AB26 [get_ports {led[6]}]
  set_property PACKAGE_PIN Y25 [get_ports {led[5]}]
4 set_property PACKAGE_PIN AA23 [get_ports {led[4]}]
set_property PACKAGE_PIN Y23 [get_ports {led[3]}]
6 set_property PACKAGE_PIN Y22 [get_ports {led[2]}]
7 set_property PACKAGE_PIN AE21 [get_ports {led[1]}]
s | set_property PACKAGE_PIN AF24 [get_ports {led[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[7]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[6]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[5]}]
12 set_property IOSTANDARD LVCMOS33 [get_ports {led[4]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[3]}]
14 set_property IOSTANDARD LVCMOS33 [get_ports {led[2]}]
15 set_property IOSTANDARD LVCMOS33 [get_ports {led[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {led[0]}]
17 set_property PACKAGE_PIN AC18 [get_ports clock_p]
18 set_property PACKAGE_PIN W13 [get_ports reset]
19 set_property IOSTANDARD LVDS [get_ports clock_p]
20 set_property IOSTANDARD LVCMOS18 [get_ports reset]
```

利用 Vivado 的 IO planning 功能添加管脚约束,如图 4。




图 4: IO Planning 添加管脚约束

# 5 上板验证

使用 FPGA 开发版进行验证,结果如图 5 所示证明程序正确,实验成果良好。



图 5: 实验板测试

# 6 问题与解决

在进行第一步实验时,发现除 0 号灯管外其余灯管处于高阻状态,value 为  ${\bf Z}$ ,电平为蓝色,并影响后续实验。




图 6: 高阻状态

发现问题为 output [7:0] led 错写为 output led导致。

# 7 总结与反思

实验 1 中,我学习使用 Xilinx 逻辑设计工具 Vivado 的基本操作,Verilog HDL 进行简单的逻辑设计与功能仿真并使用 1/0 Planing 添加管脚约束生成 Bitstream 文件。

对 Vivado 和 Vertilog 语言有了初步认识,期待后续实验。

# 8 致谢

感谢刘雨桐老师为实验提供了良好的讲解。 感谢助教蔡明昕、黄正翔老师帮助我解决在实验中遇到的问题。 感谢黄小平老师及实验室提供的资源和硬件支持。 感谢在实验过程中给予我帮助的同学。