


TD 2 : SLP


Exercice 1 :

Dans cet exercice, on va comparer l'égalité entre deux bits à l'aide de bloc **comp2** suivant :



Bloc **comp2**.

- Ecrire le code VHDL du bloc **comp2** à l'aide d'une architecture flot.
- Ecrire le code VHDL du bloc **comp2** à l'aide d'une architecture comportementale.
- Le comparateur peut être décrit comme suit :




Ecrire le code VHDL du composant **XOR2**.

- Ecrire le code VHDL du composant **INV**.
- Réécrire le code VHDL du **comp2** à l'aide d'une architecture structurée.

Exercice 2 :

On veut réaliser le circuit séquentiel synchrone illustré par la figure suivante :



avec :

- CLK est l'entrée d'horloge du circuit.
- Si E=0, le circuit est un compteur.
- Si E=1, le circuit est un décompteur.

- Ecrire le code VHDL du circuit à l'aide d'une architecture comportementale.
- Ecrire le code VHDL du composant **basc** (bascule D).




Figure 3.

- Réécrire le code VHDL du circuit à l'aide d'une architecture structurée.

Exercice 3

On veut réaliser le circuit illustré par la figure suivante.




Figure 3.

1. Quel est le rôle de ce circuit.
2. Ecrire le code VHDL du circuit à l'aide d'une architecture comportementale.
3. Ecrire le code VHDL du composant MUX (multiplexeur 4 vers 1).




Figure 4.

4. Ecrire le code VHDL du composant **base** (bascule D).
5. Réécrire le code VHDL du circuit à l'aide d'une architecture structurée.

Exercice ① :

a)

entrée		sortie
a	b	c
0	0	1
0	1	0
1	0	0
1	1	1

$$c = \bar{a}\bar{b} + ab$$

$$= \overline{a \oplus b} = a \odot b$$

library ieee;

use ieee.std_logic_1164.all;

Entity comp2 is

port (a, b : in std_logic;
c : out std_logic);

end comp2;

-- architecture flot des données
architecture arch_comp of comp2 is

begin

c <= a n XOR b;

end arch_comp;

b) library ieee;

use ieee.std_logic_1164.all;

Entity comp2 is

Port (a, b : in std_logic; c : out std_logic);

End comp2;

-- architecture comportementale
architecture Archcomp2 of comp2 is

begin

-- concurrente

c <= '1' when a = b else
'0';

End Archcomp2;

-- Aqueduct

Process (a,b)

begin

if a=b then C <='1';

else C <='0';

endif;

end process;

c) / -- component XOR2;

end) / Library ieee;

use ieee.std_logic_1164.all;

Entity XOR2 is

port (I₁, I₂ : In std_logic;

S : out std_logic);

end XOR2;

architecture archXOR2 of XOR2 is

begin

O <= I₁ XOR I₂;

end archXOR2;

-- Component Inv

Library ieee;

use ieee.std_logic_1164.all;

entity inv is

port (I : In std_logic;

O : out std_logic);

end inv;

architecture arch_inv of inv is

SLP

Begin

$0 \leq \text{not } I;$

end arch inv;

library ieee;

use ieee.std_logic_1164.all;

Entity comp2 is

Port (a, b: in std_logic;

c: out std_logic);

End comp2;

-- architecture

Architecture ArchComp2 of Comp2 is

Component XOR2

port (I₁, I₂: in std_logic;

O: out std_logic);

end Component;

Component inv

port (I: in std_logic;

O: out std_logic);

end Component;

For c1: XOR2 use entity work.xor2 (arch xor2);

For c2: Inv use entity work.Inv (arch inv);

Signal s: std_logic;


Begin

c1: XOR2 port map (A, B, s);

c2: inv port map (s > c, s > s);

end archComp2;

Exercise 3:



1) library ieee;

use ieee.std_logic_1164.all;

Entity CompDecomp is

port (E, CLK : in std_logic;

Q0, Q1, Q2 : out std_logic);

end CompDecomp;

-- architecture Componentate.

Architecture archCompDecomp of CompDecomp is

signal C : std_logic_vector (2 downto 0);

C <= "000";

begin

process (E, CLK)

begin

if E = '1' then

if rising-edge (CLK) then

C <= C + 1;

end if.

else

if rising-edge (CLK) then

C <= C - 1;

end if.

end if.

end process;

Q0 <= C(0);

Q1 <= C(1);

$L = C(2);$
 and arch compDecomp;

Exercise (3):

1) Register à décalage à gauche (or)

2) library ieee;

use ieee, std_logic_1164.all;

entity exemple is

port (S₀, S₁, CLK, D₀, D₁, A, B, C, D : in std_logic;

Q_R, Q_G : out std_logic);

end exemple;

architecture archexple of exemple is

signal Z₀, Q₀, Z₁, Q₁, Z₂, Q₂, Z₃, Q₃ : std_logic;

Q : std_logic_vector(3 downto 0);

Begin Q <= "0000";

Process (S₀, S₁, CLK)

Begin

Z(0) <= (not S₁) and (not S₁) and (D(1)) or (S₀ and (not S₁))

and (P_R or (not S₀) and (not S₁) and A

Z(1) <=

Z(2) <=

Z(3) <=

for i in 0 to 3 loop

if rising_edge (CLK) then

D(i) <= Z(i);

end if
end loop
 $Q_2 \leftarrow Q(2),$
 $Q_1 \leftarrow D(0),$
end process,
end arch cycle