


TRANSISTORS A EFFET DE CHAMP

La dénomination « transistor à effet de champ » (TEC ou FET) regroupe deux types de transistors :

- le TEC à jonction (JFET)
- le TEC à grille isolée (IGFET : insulated gate FET, MOSFET : Métal Oxyde Semiconductor FET)

Comparaison au transistor bipolaire :

- fonctionnement lié au déplacement d'un seul type de porteur (les porteurs majoritaires : électrons ou trous) ; composant unipolaire.
- simple à fabriquer, surface réduite (plus haut niveau d'intégration).
- très forte impédance d'entrée ($M\Omega$).
- facteur de bruit inférieur au transistor bipolaire.
- facteur de mérite (produit $G \times BP$) inférieur au transistor bipolaire.





I – Etude théorique


I.1 – Principe

Le TEC est réalisé dans un barreau de semiconducteur dopé (N sur l'exemple ci-contre). Sa conductance dépend du taux de dopage et des dimensions du barreau.

Pour moduler les dimensions du canal, on ajoute deux zones de dopage P. En polarisant les jonctions PN **en inverse**, on peut agir sur les dimensions des zones déplétées et donc sur la taille du canal. On peut ainsi moduler le courant dans le transistor en intervenant sur le champ existant dans les jonctions.




JFET



I.2 – Symboles, tensions et courants


- SOURCE : électrode par laquelle les porteurs entrent dans le canal.
- DRAIN : électrode par laquelle les porteurs quittent dans le canal.
- GRILLE : électrode de commande ($I_G = 0$).

canal N



$$V_{GS} < 0 \quad V_{DS} > 0 \quad I_D > 0$$


canal P



$$V_{GS} > 0 \quad V_{DS} < 0 \quad I_D < 0$$

Remarque : le sens de la flèche représente la diode qui doit être polarisée en inverse.




JFET



I.3 – Fonctionnement

- pour $V_{DS} = 0$

zone déplétée en porteur




La conductance maximale du barreau est obtenu pour $V_{GS} = 0$. Lorsque la tension V_{GS} devient négative, la zone déplétée s'étend réduisant la taille du canal et sa conductance. Lorsque $V_{GS} = V_{GSoff}$, les deux zones déplétées se rejoignent et le canal est supprimé. La conductance tend alors vers 0 (impédance infinie).


Le TEC fonctionne en déplétion ou appauvrissement.

Dans ce cas, on peut considérer le TEC comme une résistance commandée en tension.

JFET




- pour $V_{DS} > 0$




① Pour $V_{DS} > 0$, le potentiel du drain est supérieur au potentiel de la source. La tension inverse grille-canal sera donc plus importante du côté du drain. La zone de déplétion s'élargit donc vers le drain du transistor.

② Lorsque $V_{DS} \nearrow$, il y a pincement du canal pour $V_{DS} = V_P$.

③ Si $V_{DS} \nearrow$ encore, le canal se rétrécit et le courant est limité.




I.4 – Réseau de caractéristiques



Lorsque V_{DS} augmente, I_D croît linéairement (O) puis atteint la zone du coude due au début du pincement du canal (C) et atteint finalement une valeur de saturation (S). Si V_{DS} dépasse V_{DSmax} le semiconducteur est détruit par effet d'avalanche.

JFET




- réseau de sortie

- pour $V_{GS} = 0$, I_D est maximal : I_{DSS}
- zone O : zone ohmique, le TEC se comporte comme une résistance : $R_{DS} \approx \frac{V_P}{I_{DS}}$
- zone C : apparition du pincement
- zone S : zone linéaire ou de saturation, le TEC se comporte comme une source de courant commandée en tension ($V_{DS} > V_P$)
- zone A : zone d'avalanche

- réseau de transfert

- équation du courant de drain :
$$I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_{GSoff}} \right)^2$$
- V_{GSoff} : tension de blocage ($I_D = 0$, $\forall V_{DS}$), $V_{GSoff} = -V_P$



- dispersion importante des réseaux de caractéristiques (pour des TEC identiques)
- grandeurs fondamentales : I_{DSS} , V_P .




II – Polarisation

II.1 – Polarisation par la grille



On applique une tension de grille constante : V_{GG}



Compte tenu de la dispersion de caractéristiques pour des transistors de mêmes références, la polarisation par la grille est la plus mauvaise méthode pour polariser le transistor dans la zone linéaire car le point Q est trop instable.




II.2 – Polarisation automatique





Le courant circulant dans le TEC et dans R_S génère une tension : $V_S = R_S I_D$.

Le courant de grille étant nul, $V_G = 0$ donc $V_{GS} = -R_S I_D$. Le montage crée donc sa propre polarisation en utilisant la tension aux bornes de R_S pour polariser la grille en inverse.




II.3 – Polarisation par diviseur de tension




Le pont diviseur fournit une tension :
$$V_G = V_{DD} \frac{R_2}{R_1 + R_2}$$

On en déduit la tension $V_S = V_G - V_{GS}$ et le courant
$$I_D = \frac{V_G - V_{GS}}{R_S} \text{ avec } V_{GS} < 0$$




II.4 – Polarisation par source de courant



Bien que la tension V_{GS} varie, le point de polarisation P reste fixe.

Toutefois ce montage nécessite une seconde source de tension.



III – Le TEC en régime dynamique

Cette étude consiste à analyser le fonctionnement d'un transistor polarisé en zone de saturation lorsqu'on applique de petites variations à l'une des grandeurs électriques.

III.1 – Modèle en régime dynamique

Dans la zone linéaire, le TEC se comporte comme une source de courant commandée par la tension $V_{GS} \Rightarrow I_D = f(V_{DS}, V_{GS})$.


$$\Rightarrow \Delta I_{DS} = \frac{\partial I_{DS}}{\partial V_{GS}} \Delta V_{GS} + \frac{\partial I_{DS}}{\partial V_{DS}} \Delta V_{DS}$$

$$\Rightarrow i_{ds} = g_m v_{gs} + g_{ds} v_{ds}$$


avec :

$$g_m = \left. \frac{i_{ds}}{v_{gs}} \right|_{v_{ds}=0} \quad : \text{transconductance}$$


$$g_{ds} = \left. \frac{i_{ds}}{v_{ds}} \right|_{v_{gs}=0} \quad : \text{admittance du drain}$$




JFET



On en déduit le schéma équivalent :



Les paramètres g_m et g_{ds} peuvent être déterminés sur le réseau de caractéristiques au point de polarisation du transistor.



$$g_m = \tan(\theta) \quad g_{ds} = \tan(\alpha)$$


Le paramètre g_m peut aussi être calculé à partir de l'équation : $I_D = I_{DSS} \left(1 - \frac{V_{GS}}{V_{GSoff}} \right)^2$

D'où pour $V_{GS} = 0$: $g_{mo} = \frac{-2 I_{DSS}}{V_{GSoff}}$



et pour $V_{GS} \neq 0$: $g_m = g_{mo} \left(1 - \frac{V_{GS}}{V_{GSoff}} \right)$

g_m	0,1 à 20 mA/V
g_{ds}	1 à 10 μ S (0,1 à 1 M Ω)


JFET



Lorsque la fréquence augmente, il faut prendre en compte les capacités parasites. Toute jonction PN polarisée en inverse constitue un condensateur. Pour le TEC, on considère deux condensateurs parasites, l'un entre grille et source, l'autre entre grille et drain.



La valeur de C_{GD} est faible ($< \text{pF}$), mais elle peut devenir très gênante par effet Miller.




III.2 – Montages fondamentaux


Comme pour le transistor bipolaire, il existe trois montages types pour le TEC.

T bipolaire	TEC
émetteur commun	source commune
collecteur commun	drain commun
base commune	grille commune

JFET



III.2.1 – Montage source commune



R_S : résistance d'autopolarisation

$$V_{GS} = V_{GM} - V_{SM} = - R_S I_D$$







Schéma équivalent en dynamique



JFET



III.2.2 – Montage drain commun



R_s : résistance d'autopolarisation

$$V_{GS} = V_{GM} - V_{SM} = -R_s I_D$$

source E désactivée







Schéma équivalent en dynamique



JFET



III.2.3 – Montage grille commune



source E désactivée







Schéma équivalent en dynamique





III.3 – Propriétés des montages

	source C	drain C	grille C
Z_E	R_G	forte ($> R_G$)	faible ($\ll R_G$)
Z_S	moyenne	faible	forte
A_v	négatif fort (-100)	positif (1)	positif fort (100)





IV – Le TEC en commutation analogique

On utilise le TEC comme un interrupteur. Pour obtenir ce mode de fonctionnement, la tension V_{GS} prend seulement deux valeurs : zéro ou une valeur inférieure à V_{GSoff} . De cette manière le TEC fonctionne en région ohmique ou en blocage.


- Lorsque le TEC est bloqué, le courant I_{DS} est nul, on peut donc considérer que le transistor est équivalent à un circuit ouvert.
- Lorsque le TEC fonctionne en région ohmique, le transistor se comporte comme une résistance de valeur R_{DS} (à condition que V_{DS} reste faible).

Le TEC est donc équivalent au montage suivant :





Pour $V_{GS} = 0$, l'interrupteur est fermé.

Pour $V_{GS} < V_{GSoff}$, l'interrupteur est ouvert.




VI.1 – L'interrupteur shunt




Pour $V_{GS} < V_{GSoff}$, l'interrupteur est ouvert : $V_{out} = V_{in}$

Pour $V_{GS} = 0$, l'interrupteur est fermé. Si $R_D \gg R_{DS}$, V_{DS} reste faible donc le transistor fonctionne bien en zone ohmique : $V_{out} \approx 0$.



VI.2 – L'interrupteur série




Pour $V_{GS} < V_{GSoff}$, l'interrupteur est ouvert : $V_{out} \approx 0$.

Pour $V_{GS} = 0$, l'interrupteur est fermé. Si $R_D \gg R_{DS}$, V_{DS} reste faible donc le transistor fonctionne bien en zone ohmique : $V_{out} = V_{in}$.


Le rapport on-off de l'interrupteur série est supérieur à celui de l'interrupteur shunt.

$$\text{Rapport} - \text{on} - \text{off} = \frac{V_{out(max)}}{V_{in(min)}}$$

JFET



VI.3 – multiplexeur analogique



MOSFET



Les MOSFET sont des transistors similaires au TEC à jonction, mais pour lesquels la grille est totalement isolée du canal.

- composant unipolaire
- très faibles dimensions (technologie submicronique)
- très faible consommation
- fabrication « simple »

⇒ Composants dominants en électronique numérique intégrée (mémoire, µprocesseurs, circuit mixtes).





MOSFET



I – Les MOSFETs

I.1 – Constitution

NMOS




Ce MOSFET fonctionne en enrichissement

création d'un canal d'électrons

MOSFET



NMOS à appauvrissement






Les charges positives attirées sous la grille se combinent avec les charges négatives du canal et diminuent ainsi la conductivité du canal. Pour une valeur suffisamment faible de V_{GS} le courant I_{DS} est nul.


MOSFET



PMOS à enrichissement



PMOS à appauvrissement




création d'un canal de trous

MOSFET






I.2 – Symboles, tensions et courants

NMOS



PMOS




Sur la source, le sens de la flèche indique le sens réel du courant.

Pour la plupart des transistors, le substrat est connecté à la source.

MOSFET



I.3 – Fonctionnement





Dans un transistor NMOS à enrichissement, le canal d'électrons est créé par une tension V_{GS} positive. Lorsqu'on applique une tension V_{DS} , le canal se rétrécit du côté du drain. Pour $V_{DS} < V_{DSsat}$, le transistor fonctionne en régime linéaire. Lorsque V_{DS} augmente au delà de V_{DSsat} , il y a pincement du canal. Le courant I_{DS} est alors limité à une valeur dépendant de V_{GS} . Le transistor fonctionne en saturation.



I.4 – Réseaux de caractéristiques

NMOS à enrichissement

Lorsque le substrat est relié à la source, on obtient les caractéristiques suivantes :



Pour que le MOSFET à enrichissement conduise, il faut que $V_{GS} > V_T$.



V_T : tension de seuil.

MOSFET



NMOS à appauvrissement

Lorsque le substrat est relié à la source, on obtient les caractéristiques suivantes :




Les réseaux de caractéristiques des PMOS sont similaires, mais toutes les grandeurs sont négatives.



II – Polarisation

Les montages de polarisation utilisés pour les MOSFET sont similaires à ceux étudiés pour les JFET.


Exemples :



autopolarisation

MOSFET à appauvrissement

$$V_{GS} = 0$$



polarisation par pont

MOSFET à enrichissement

$$V_{GS} > 0$$




III – Le MOSFET en régime dynamique

Cette étude consiste à analyser le fonctionnement d'un transistor polarisé en zone de saturation lorsqu'on applique de petites variations à l'une des grandeurs électriques.

III.1 – Modèle en régime dynamique

En zone de saturation, le réseau de caractéristiques $I_{DS} = f(V_{DS})$ étant similaire pour les JFET et les MOSFET, le schéma équivalent en régime dynamique est identique.




g_m	0,1 à 50 mA/V
g_{ds}	0,02 à 1 mS (1 à 50 k Ω)



III.2 – Montages fondamentaux

On retrouve les trois montages fondamentaux étudiés pour les JFET : source commune, drain commun et grille commune.

Exemples de montages source commune :



Les propriétés sont analogues pour un MOSFET et un JFET.



VI – Le MOSFET en commutation

A l'image des JFET, les MOSFET peuvent fonctionner en commutateurs analogiques suivant les montages étudiés précédemment.

Une autre application pour ces transistors réside dans les circuits numériques. En effet, la tension seuil provoque un basculement brutal de l'état bloqué à l'état saturé lorsque la tension de grille passe de 0 à une tension supérieure à V_T . Le MOSFET est donc un composant idéal pour les circuits logiques.

Rappel :

	enrichissement		appauvrissement	
	NMOS	PMOS	NMOS	PMOS
V_{DS}	>0	<0	>0	<0
V_{GS}	>0	<0	$V_T < 0$	$V_T > 0$



Les circuits logiques étant alimentés avec une tension unique, il faut que les tensions V_{GS} et V_{DS} soient de même polarité. Dans ces conditions, seuls les transistors à enrichissement peuvent fonctionner en régime bloqué et saturé.

Les circuits logiques sont donc réalisés avec des MOSFET à enrichissement.

MOSFET



VI.1 – Commutation à charge passive





- pour $v_{in} = 0$, $V_{GS} = 0$ donc $I_D = 0$ et $v_{out} = V_{DD}$.
- pour $v_{in} = V_{DD}$, $V_{GS} \gg V_T$ donc $I_D \neq 0$ et $v_{out} \approx 0$ à condition que $R_D \gg R_{DS}$ (le transistor fonctionne en zone ohmique).

Ce circuit réalise une fonction : inverseur.



VI.2 – Commutation à charge active

Afin de diminuer la taille des circuits intégrés, les résistances qui occupent une surface importante ont été remplacées par des transistors.



Le transistor du haut se comporte comme une résistance dont la valeur varie légèrement en fonction de la tension à ses bornes.




Le fonctionnement de ce circuit est identique au précédent mais il occupe une surface plus petite.

MOSFET



VI.3 – Le CMOS

Afin de diminuer la consommation, la résistance est remplacée par un transistor complémentaire.



V_{in}	V_{GSn}	V_{GSp}	NMOS	PMOS	V_{out}
0	0	$-V_{DD}$	bloqué	passant	V_{DD}
V_{DD}	V_{DD}	0	passant	bloqué	0

La consommation d'une cellule CMOS est proportionnelle à la fréquence de commutation.



V – Le MOSFET de puissance

Le MOSFET de puissance est un composant discret utilisé dans les systèmes de commande des moteurs, lampes, imprimantes, alimentation de puissance, amplificateurs, etc. C'est un MOSFET à enrichissement.

Pour accroître leur puissance limite, les géométries de canal sont modifiées (VMOS, TMOS, HEXFET).



Gammes de tension et courant : 200 A , 1200 V , 700W.

Le MOSFET étant un composant unipolaire, il peut couper un fort courant beaucoup plus rapidement que ne peut le faire un transistor bipolaire.

Lorsque la température augmente, la résistance R_{DSon} du canal augmente également. Il n'existe donc pas de risque d'emballement thermique. Il est donc possible de connecter plusieurs transistors MOS en parallèle pour augmenter le courant admissible.



V – Précautions d'usage



- travailler sur une table conductrice reliée à la terre.
- utiliser un bracelet conducteur relié à la terre.
- utiliser un fer à souder isolé du secteur dont la panne est reliée à la terre.
- ne pas stocker les circuits MOS sur du polystyrène expansé (utiliser de la mousse chargée en carbone).
- éviter de manipuler les circuits avec les doigts.
- certains circuits sont protégés intérieurement par des diodes zener.