


## Exercice 2

f) Si on a un bus d'@ de 4 lignes et un bus de données de 8 lignes, on associe 4 circuits mémoire. Chaque mémoire a un bus d'@ de 3 lignes. Déterminer le circuit logique pour interfacier le  $\mu P$  avec les 4 circuits.



- Circuit logique de decodeur.

CS = chip select  
 $\overline{CS}$  = valide à l'état

$\left\{ \begin{array}{l} \overline{CS} = 0 \rightarrow \text{Circuit sélectionné} \\ \overline{CS} = 1 \rightarrow \text{non sélectionné} \end{array} \right.$

3 bits ( $A_0, A_1, A_2$ )

Bus d'@ : 3 bits

↳ Adresser les cases mémoires dans chaque circuit

L'adresse envoyée par le  $\mu P$


$\left\{ \begin{array}{l} 3 \text{ bits} \\ 2 \text{ bits} \rightarrow \text{sélectionner le circuit} \end{array} \right.$

$A_3$  et  $A_4$

$A_3$	$A_4$	$\bar{a}$
0	0	$\bar{CS}_1 = 0; \bar{CS}_2 = 1; \bar{CS}_3 = 1; \bar{CS}_4 = 1$
0	1	$\bar{CS}_1 = 1; \bar{CS}_2 = 0; \bar{CS}_3 = 1; \bar{CS}_4 = 1$
1	0	$\bar{CS}_1 = 1; \bar{CS}_2 = 1; \bar{CS}_3 = 0; \bar{CS}_4 = 1$
1	1	$\bar{CS}_1 = 1; \bar{CS}_2 = 1; \bar{CS}_3 = 1; \bar{CS}_4 = 0$

$A_3$	$A_4$	$\bar{CS}_1$	$\bar{CS}_2$	$\bar{CS}_3$	$\bar{CS}_4$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

$$\begin{aligned}\bar{CS}_1 &= A_3 A_4 \\ \bar{CS}_2 &= A_3 + \bar{A}_4 \\ \bar{CS}_3 &= \bar{A}_3 + A_4 \\ \bar{CS}_4 &= \bar{A}_3 + \bar{A}_4 \\ &= \bar{A}_3 \cdot A_4\end{aligned}$$



- Décodeur d'adresse -

Pour accéder à la case n°1 dans  $M_1$

$A_4$	$A_3$	$A_2$	$A_1$	$A_0$
0	0	1	0	0

$0x04$

Pour accéder à la case n°2 dans  $M_2$

$A_4$	$A_3$	$A_2$	$A_1$	$A_0$
1	0	0	0	0

Pour accéder à la case n°6 dans  $M_3$

$A_4$	$A_3$	$A_2$	$A_1$	$A_0$
0	1	1	0	1

$0x0D$

E Pour accéder à la case n° 6 dans  $M_0$

$A_4$	$A_3$	$A_2$	$A_1$	$A_0$
1	1	1	1	1

0x1F

1) Ecrire un programme en assembleur ARM qui permet de :

- Transformer les données qui se trouve dans le registre de  $R_1$  vers la case mémoire n° 6 dans  $M_0$
- Récupérer la données qui se trouve dans la case mémoire n° 2 dans  $M_2$  et la mettre dans le registre  $R_2$ .
- Effectuer la somme  $R_1 + R_2$  et sauvegarder dans  $R_1$
- Si  $R_1 < 100$  Continuer sinon Arrêter

STR : Store

STR  $R_1, [R_3]$

Registre qui contient les données

$\hookrightarrow R_1 \sim R_4$

Registre qui contient l'adresse de la case mémoire

$R_3 = ? \rightarrow R_3$  par choix

• Somme MOV  $R_3, \# 0x04$

$R_3 \leftarrow 0x04$

$\uparrow$   
@ de la case mémoire n° 4 dans  $M_0$

STR  $R_1, [R_3]$

Sauvegarder de

MOV  $R_4, \# 0x11$

Continuer de  $R_1$  dans

l'@ 0x04

LD R  $R_1, [R_4]$

ADD  $[R_1, R_1, R_2]$

Registre destination

CMPS  $R_1, \# 100$

branch  $\hookrightarrow$  BLS Somme

END B END



## Exercice :

Soit un message (texte). Sauvegardé dans la mémoire RAM à partir de l'adresse 0x1FFF. Le texte est sauvegardé sous formes de chiffres hexadécimaux (qui correspondent à le code ASCII de chaque lettre).

L'objectif est de crypter ce message, en utilisant la méthode 'XOR'.

La méthode 'XOR' consiste à effectuer l'opération "Ou Exclusif" entre le code ASCII de chaque lettre et un clé de cryptage sauvegardé dans l'adresse qui précède le message à crypter.

Sachant que le message termine par un retour chariot ('Enter') écrire un programme en assembleur ARM qui permet de crypter le message et de le sauvegarder à partir de l'adresse 0x1FFF.

### Réponse :

• Un message : "SALUT↵"

Sauvegardé dans la RAM → 0x1FFF

$$\begin{array}{r} 0x41: \quad 0100 \ 0001 \\ \quad \quad 0001 \ 0000 \\ \hline \quad \quad 0101 \ 0001 \\ \quad \quad \underline{\quad \quad} \\ \quad \quad 5 \quad \quad 1 \end{array}$$

$$\begin{array}{r} 0x42: \quad 0100 \ 1100 \\ \quad \quad 0001 \ 0000 \\ \hline \quad \quad 0101 \ 1100 \\ \quad \quad \underline{\quad \quad} \\ \quad \quad 5 \quad \quad 2 \end{array}$$


$$\begin{array}{r} 0x55: \quad 0101 \ 0101 \\ \quad \quad 0001 \ 0000 \\ \hline \quad \quad 0100 \ 0101 \\ \quad \quad \underline{\quad \quad} \\ \quad \quad 4 \quad \quad 5 \end{array}$$

$$\begin{array}{r} 0x54: \quad 0101 \ 0100 \\ \quad \quad 0001 \ 0000 \\ \hline \quad \quad 0100 \ 0100 \\ \quad \quad \underline{\quad \quad} \\ \quad \quad 4 \quad \quad 4 \end{array}$$

"SALUT↵" → "CQ/ED↵"

← decrypta

• Organigramme de cryptage / décryptage :



$$\begin{array}{r} 0x53: \quad 0101 \ 0011 \\ \quad \quad 0001 \ 0000 \\ \hline \quad \quad 0100 \ 0011 \\ \quad \quad \underline{\quad \quad} \\ \quad \quad 4 \quad \quad 3 \end{array}$$

## Exercice:

1) Si un bus d'adresse a 5 lignes, un bus de donnée a 8 lignes et un bus de contrôle a 2 lignes (lecture et écriture), combien de bits peuvent être adressés et lus/écrits pour un bus).

2) Quelle est la séquence d'opération effectuée par le CPU pour:

- lire une donnée en mémoire?
- lire une instruction en mémoire?
- écrire une donnée en mémoire?

3) Qu'est-ce qu'une UAL et quel est son rôle?

4) Qu'est-ce qu'un registre?

5) Soit une instruction de langage machine qui permet de transformer (écrire) la valeur  $0x\text{E7}$  à l'adresse mémoire  $0x\text{148}$ . au moment où cette instruction est exécutée indiquer la valeur binaire présente sur le bus d'adresse, sur le bus de données et indiquer le signal de contrôle actionné sur le bus de contrôle.

=> corrigées:

1) Bus d'adresse  $\rightarrow$  5 lignes  $\rightarrow$  5 bits.

Bus de données  $\rightarrow$  8 lignes  $\rightarrow$  8 bits.

Bus de contrôle  $\rightarrow$  2 ligne  $\rightarrow$  2 bits  $\rightarrow$  Read / write.

$\rightarrow$  combien de bits peuvent être adressés:

$$N_A = 2^5 = 32 \text{ adresse.}$$

$\rightarrow$  combien de bits peuvent être lus/écrits:

$$N_D = 2^8 = 256 (0 \rightarrow 255).$$

2) a) lire une donnée en mémoire

i) Générer l'adresse de la donnée en mémoire

ii) Mettre l'adresse générée sur le bus d'adresse.

$\rightarrow$  Activer la mémoire via chip select (cs).

iii) Envoyer via le bus de contrôle une requête

"Read" vers la mémoire.

$\rightarrow$  ACK: Acquiescement et Reconnaissance de transfert de donnée Mémoire  $\rightarrow$  Bus de donnée.

iiii) ~~Récupérer~~ Récupérer la donnée qui se trouve sur le bus de données.

b) Lire une instruction en mémoire:

i) Donnée  $\rightarrow$  Instruction.

ii) —

iii) —

iiii) —

ix5) Mettre l'instruction dans un registre spécial (Regist. d'instruction).

ix6) Décoder l'instruction pour identifier son type.

ix7) Ordonner à l'UAL d'exécuter l'instruction + pointer vers l'instruction suivante.

c) écrire une donnée en mémoire.

i) Générer l'adresse.

ii) Mettre l'adresse sur le bus d'adresse.

iii) Mettre la donnée sur le bus de données

ix4) Sélectionner la mémoire via une chip select (cs)

ix5) Envoyer une requête "write" vers la mémoire.

ix6) Recevoir un ACK quand l'opération d'écriture soit terminée avec succès.




8)  $0x108$  (0x108)

Le bus d'adresse :  $0x108$   
 sur le bus de données :  $0x108$   
 1110 0111

Bus de contrôle : lecture/écriture

1) si on a un bus d'@ de 5 lignes et un bus de données de 8 lignes on associe 4 circuits mémoires. chaque mémoire a un bus d'@ de 3 lignes. Déterminer le circuit logique pour interfacer le  $\mu P$  avec ces 4 circuits.



circuit logique d'un décodeur ???


- $CS$  : chip select.
- $CS$  : valide à l'état bas.
- $CS = 0 \rightarrow$  circuit sélectionné
- $CS = 1 \rightarrow$  circuit non sélectionné

$Bu d'@$  : 5 bits  $\leftarrow$  3 bits ( $A_0, A_1, A_2$ )  
 // adresses locales mémoires dans chaque circuit

L'adresse envoyée par le  $\mu P$   $\leftarrow$  3 bits  
 2 bits  $\rightarrow$  sélection le circuit

$A_2$	$A_1$	$\overline{CS}_1$	$\overline{CS}_2$	$\overline{CS}_3$	$\overline{CS}_4$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	1	0	1
1	1	1	1	1	0

$$\begin{aligned}\overline{CS}_1 &= A_2 + A_1 \\ \overline{CS}_2 &= A_2 + \overline{A}_1 \\ \overline{CS}_3 &= \overline{A}_2 + A_1 \\ \overline{CS}_4 &= \overline{A}_2 + \overline{A}_1\end{aligned}$$



Pour accéder à la case n° 5 dans  $M_1$

$A_4 A_3 : A_2 A_1 A_0$   
 0 0 : 1 0 0  
 0x04

Pour accéder à la case n° 2 dans  $M_2$

$A_4 A_3 : A_2 A_1 A_0$   
 1 0 : 0 0 1  
 0x0A

PP BL crypt → @ de l'instruction est 0x1000

Fin B Fin → Après Exécution  
 $LR = R14 = 0x1000 + 4 = 0x1004$

PP MOV R0, #0xFFFF  
 MOV R1, #0xFFE

BL crypt

Fin B Fin

crypt  
loop

LDR R2, [R0]

~~LDR~~ R3, [~~R0~~]

CMP R3, #0x0D

BEQ END

EOR R3, R3, R2

STR R3, [R0], #1

B Loop

END

B LR

PP MOV R0, #0xFFFF  
 MOV R1, #0xFFE

BL crypt

MOV R0, #0xFFFF

BL crypt

Fin

B Fin

inconnu dans d'autres microprocesseur. P'ARM par contre il passe les valeurs qui se trouvent dans R0 et R1 vers la fonction

ARM → R1 = 0xFFE

R0 = 0xFFFF

pour tester le prog. si on retrouve le msg original alors le prog est ok.


### Exercice :


Soit une image de dimension 16x16 (pixels)

adresse du 1<sup>er</sup> pixel 0x100

On a 64 octets dans la mémoire

0x100	0x00
0x104	0xFF
0x108	0xFF
0x10C	0xFF
0x110	0xFF
0x114	0xFF
0x118	0xFF
0x11C	0xFF
0x120	0xFF
0x124	0xFF
0x128	0xFF
0x12C	0xFF
0x130	0xFF
0x134	0xFF
0x138	0xFF
0x13C	0xFF





Crypt

MOV R0 # 0X1FFF (passage par valeur)  
MOV R1 # 0X1FFE  
LDR R2, [R1]

R0: contient l'adresse de msg  
R1: " " de clé  
R2: " (0X1FFE) de clé de l'ext (0x10)

loop

LDR R3, [R0] (charge le donnée qui se trouve dans R0)

CMP R3, # 0X0D : compare le caractère lu avec le retour chariot 'CR'

BEQ END

EOR R3, R3, R2

$R3 = R3 \text{ XOR } R2$

STR R3, [R0], #1  
B B loop

STR R3, [R0], #1

STR R3, [R0], #1

Sauvegarde R3 dans [R0] qui se trouve dans R0 puis incrémente R0 de 1 → R0 = R0 + 1

R0 + 1  
incrémenter puis sauvegarder R3 dans R0  
Pre-operation | incrémentation  
before  
Store

End.

NB: Appel d'une f<sup>ct</sup> → BL : Non de la f<sup>ct</sup>  
↓  
Branch and Link

(a) de l'instruction d'appel est sauvegardée dans R14

• Retourner de la fonction vers le prog principal.  
B LR



# Exercice


Sont un tableau de ~~16~~ octets sauvegardé dans la mémoire RAM à partir de l'adresse 0x1FFF-E. Ce tableau contient ~~16~~ octets qui représentent le code ASCII d'une chaîne de caractères.

- 1) Ecrire une fonction qui permet de déterminer la longueur de la chaîne sachant que la phase se termine par un ('\0').
- 2) Ecrire une fonction en assembleur ARM qui permet de convertir en Majuscule toutes les lettres qui se trouvent dans cette phase.
- 3) Ecrire un programme principal qui fait appel aux fonctions.

## Réponse:

```

1) Len Mov R3, #0 % initialiser un compteur à 0
Boucle LDR R2, [R0], #1 % R0 pointe sur le début du tableau ASCII de '0'
CMP R2, R3 % Comparer le contenu de R2 par le code ASCII de '0'
BEQ FIN % si R2 = R3 ~> sortie de boucle
ADD R3, R3, #1 % incrémenter le compteur R3 = R3 + 1
B Boucle
FIN Mov R0, R3 % Mettre la longueur dans R0 pour qu'il ne soit pas perdu
B LR % retour vers le PP (LR: link register)
    
```



```

L
[ Len Mov R3, #0
Boucle LDR R2, [R0], #1
CMP R2, R3
BEQ FIN
ADD R3, R3, #1
B Boucle
FIN PUSH R3 % sauvegarder dans l'APPEAL fast in first out
B LR
    
```

FIN PUSH R3 % sauvegarder dans l'APPEAL fast in first out

21	A	0x4A	2	0x61
	Z	0x5A	3	0x7A

% R<sub>0</sub> contient @ de debut

% R<sub>1</sub> contient la longueur de phrase.

2 MAJ MOV R<sub>2</sub>, #0

Boucle LDR R<sub>3</sub>, [R<sub>0</sub>], #1

CMPS R<sub>3</sub>, #0x61

~~CMPS R<sub>3</sub>, #0x7A~~

~~BHS R<sub>3</sub>, #~~

BLI TEST

CMPS R<sub>3</sub>, #0x7A

BHI TEST

SUB R<sub>3</sub>, R<sub>3</sub>, #0x20

STR R<sub>3</sub>, [R<sub>0</sub>], #1

TEST

ADD R<sub>2</sub>, R<sub>2</sub>, #1

CMPS R<sub>2</sub>, R<sub>1</sub>

BNE Boucle

B LR

31 PP

MOV R<sub>0</sub>, #0xFFFE

MOV R<sub>1</sub>, #0x2E

BL Len

MOV R<sub>1</sub>, R<sub>0</sub>

MOV R<sub>0</sub>, #0xFFFE

BL MAJ

END

B END

(inférieur strict)

(supérieur strict)

% R<sub>3</sub> = R<sub>3</sub> - 0x20

% incrémentation du pointeur

% R<sub>2</sub> = R<sub>2</sub> + 1

pour regarder la longueur dans R<sub>1</sub>

