TD 2: SLP


Exercice 1:

Dans cet exercice, on va comparer l'égalité entre deux bits à l'aide de bloc comp2 suivant :



Bloc comp2.

- a) Ecrire le code VHDL du bloc comp2 à l'aide d'une architecture flot.
- b) Ecrire le code VHDL du bloc comp2 à l'aide d'une architecture comportementale.
- c) Le comparateur peut être décrit comme suit :




Ecrire le code VHDL du composant XOR2.

- d) Ecrire le code VHDL du composant INV.
- e) Réécrire le code VHDL du comp2 à l'aide d'une architecture structurelle.


Exercice 2:

On veut réaliser le circuit séquentiel synchrone illustré par la figure suivante :



avec:

- CLK est l'entrée d'horloge du circuit.
- > Si E=0, le circuit est un compteur.
- > Si E=1, le circuit est un décompteur.
- 1. Ecrire le code VHDL du circuit à l'aide d'une architecture comportementale.
- 2. Ecrire le code VHDL du composant basc (bascule D).



3. Réécrire le code VHDL du circuit à l'aide d'une architecture structurelle.

Exercice 3

On veut réaliser le circuit illustré par la figure suivante.




Figure 3.

- 1. Quel est le rôle de ce circuit.
- 2. Ecrire le code VHDL du circuit à l'aide d'une architecture comportementale.
- 3. Ecrire le code VHDL du composant MUX (multiplexeur 4 vers 1).




Figure 4.

- 4. Ecrire le code VHDL du composant basc (bascule D).
- 5. Réécrire le code VHDL du circuit à l'aide d'une architecture structurelle.

= aob

Exerce (1)

2

- entre		entie	c= ab + al
0-	b	C	C= ab + ak
O	0404	Ø	= apb:
O	1	10	
1	0	0	
1	1	1 1	

library ieee;

use ieee std_logic_1164.all;

Entity comp2 is

port (a,b; in std_logic);

C: out std_logic);

end comp 2;

-- architecture flot des données architecture architecture architecture

Begin

C <= a m x or B s

end arch_comp;

b) library ieee;

use reer. std. logic_M64. all;

Entity compa is

Port (a,b: in std_logic; c:ont std_logic).

End compe;

architecture comportementale architecture Archicompa of compa is

begin

- concurrente

L<= '1.' when a=b else

End Archamps,

From Lile

From Lile

From Lile

From Lile

And a=b then C. Z='/

else C.Z='o'

endif ;

endif ;


endif ;


architecture archivors of xops is Entity XOR 2 is port (I.e., I.e. : In std. logic; S:out std. logic); Library ieee; we ieee. std. logic_1164.all; hibrary icee; ...
whe icee, std_lagre_M64.afl, /-- comprodut xOR 2. 0 <= In x0R Las arch XDR 2; end xorzy Unt tustery Degm

Scanné avec CamScanner

end ins; orchine of insis

entity into is "
port (I:In stol-logic;
0:ent stol-logic);





7

library icee;

we tree de legre. 1164, all;

Entity completent is

port (E, CLF: In del-legre;

Q, Q, Q, Q; out std-legre);

Architecture and templecent of complecent is Signed C: std_legic_vector (2 clounts 0); architecture comportementale. , C Z = " DOO" 5. and Competerent;

Degin forces (E, CLK). Degin E='A' then if Fishing-edge (CLK) then if wising-edge (CLK) then

else edge (CLK) them
if ruising-edge (CLK) them

end if.

end if.

end if.

end c.

end if.

Scanné avec CamScanner

arch completons; janiew (3): Registre à décalage à gouche (a) limary ieee; une icee, std_logic_M64.all; entity exemple is. port (So, SA, CLK, DR, DG, A,B,C,D: in std_logic) QR, QG : out Ad_logne); end enemple; architecture archergle of exemple is Signal Zo, Qo, Z, Qz, Zz, Qz, Zz, Qz istd_logici. Q: std_logic vector (3 domnto 0). (So, Sa, CLK) Begin 2(0) (mot sa) and (mot sa.) and (D(1)) or (so and (mot sa.) and (Pe or (not-so) and (note) and A Z(A) <= Z(2) <= Z(3) <= for i'm o to 3 loop if mony edge (CLK) then

Library in

D(i) <= Z(i) ;

and log Qe Z = Q(3), QG Z = D(0)) and process, and arch engle