### DIGITAL DESIGN WITH FPGA CAMP

DAY 2 SIMULATION





















### HOW TO CHECK DESIGN

#### ทดสอบบนบอร์ดจริง

- ต้องมี hardware พร้อมใช้งานจึงจะทดสอบได้
- หากทำงานผิด hardware อาจเสียหายได้
- เมื่อมีการแก้ไขวงจร จะต้องรอเป็นเวลานาน เพื่อให้ tool แปลง HDL code มาเป็น hardware บน FPGA
- ไม่สามารถเช็คได้ว่า ทำงานเร็ว/ช้า เพราะไม่เห็น timing diagram
- เมื่อทำงานผิด จะวิเคราะห์ยากว่า สัญญาณไหนที่ทำงาน ผิดไปบ้าง

### ทดสอบโดยการจำลองการทำงาน

- สามารถทดสอบวงจรได้ โดยไม่ต้องมี hardware
- เมื่อแก้ไขวงจร ใช้เวลารอไม่นานในการที่จะได้ผลลัพธ์
   ออกมา เพื่อตรวจสอบอีกครั้ง
- สามารถเห็นรายละเอียดการทำงานได้ทุกสัญญาณในวงจร
   ที่เราออกแบบ
- ตรวจสอบ timing diagram ได้ ทำให้ทราบจังหวะการ
   ทำงาน ว่าเร็ว/ช้า อย่างไรบ้าง
- สามารถทดสอบกรณีแปลก ๆ ได้มากมาย โดยการจำลอง
   ใส่ input แปลก ๆ ลงไป













## HOW TO SIMULATION



Concurrent signal TM <= 0; wait for 1 ns; Clk <= '1'; "TM=" & integer'image(TM); wait for tClk/2; <= "0000". wait for tClk/2; End Process u Clk; CntEn <= '0'; wait for 20\*tClk; u RstB : Process <= '0'; RstB -- TM=1 : Load input wait for 10\*tClk; <= '1'; RstB TM <= 1; wait for 1 ns; Report "TM=" & integer'image(TM); End Process u RstB; wait until rising\_edge(Clk);
CntLd <= '1';</pre> u\_Test1 : Test1 Port map <= "0110"; wait until rising edge (Clk); RstB => RstB <= '0'; Clk DataIn => DataIn

2. เขียน HDL code เพื่อสร้างสัญญาณ input ทั้งหมดป้อนให้กับวงจร ได้แก่ สัญญาณ RstB, Clk, CntLd, DataIn และ CntEn

3. ตรวจสอบสัญญาณ output ของวงจร (CntOut) ว่า มีค่าถูกต้อง หรือไม่ โดยดูจาก waveform ที่แสดง timing diagram ของสัญญาณ
























#### **TESTBENCH DESIGN**



ไฟล์สำหรับการทดสอบเพื่อจำลองการทำงานของ HDL ที่เราออกแบบ จะถูกเรียกว่า testbench เป็นไฟล์ HDL ที่จะ ประกอบด้วย 3 ส่วนหลัก ๆ คือ

- 1. การเรียกใช้ HDL ที่เราออกแบบไว้ และต้องการจะทดสอบ โดยเรียกผ่าน component
- 2. การเขียน HDL code เพิ่มเติม เพื่อสร้างสัญญาณ input ป้อนให้กับวงจรของเรา โดย VHDL code จะมีคำสั่งพิเศษ จำนวนมาก ที่ออกแบบไว้ เพื่อใช้งานสำหรับ testbench เท่านั้น เช่น time, wait for, wait until, after, while ... loop, exit, assert
- 3. การ**ตรวจสอบสัญญาณ output ท**ี่ได้จากวงจร ว่าถูกต้องหรือไม่ ในส่วนนี้สามารถทำได้ 2 แบบ คือ
  - a) การตรวจสอบด้วยตาเปล่า : นิยมใช้สำหรับคนที่ออกแบบใหม่ ๆ และระบบยังไม่ใหญ่มาก (ไม่แนะนำวิธีนี้)
  - b) การตรวจสอบอัตโนมัติ : มีการเขียน HDL ไว้ เพื่อตรวจสอบค่า output ในแต่ละจังหวะการทำงาน ว่ามีค่า เท่ากับค่าที่เราคาดหวังไว้ไหม ถ้าไม่ตรง จะหยุดการทดสอบ และแจ้ง error ขึ้นมา













1. COMPONENT











### **COMPONENT DECLARATION**

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD LOGIC ARITH.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;
Entity TbTest1 Is
End Entity TbTest1;
Architecture rtl of TbTest1 is
                             : time := 10 ns;
    Component Test1 Is
                            std logic;
                             std logic;
                             std logic;
                            std logic vector ( 3 downto 0 );
        DataIn
                            std logic;
        CntOut
                            std logic vector( 3 downto 0 )
```

Component: เป็นการประกาศเรียกใช้ entity ในไฟล์ HDL ที่เราได้
ออกแบบไว้ เพื่อนำมาทดสอบใน testbench
ตัวอย่างนี้ วงจรที่ทดสอบคือ 4-bit counter นั้นออกแบบภายใต้
entity ที่มีชื่อว่า Test1
ข้อสังเกต : เราสามารถ copy ส่วนที่ประกาศ entity มาใช้งานได้
เลย แล้วแก้ไขคำว่า Entity เป็น Compoent และ End Entity เป็น

\_\_\_\_\_\_ การเขียน testbench จะเหมือน VHDL ทั่วไป คือ ประกอบด้วย

- การประกาศ library ที่จะใช้งาน (ใน testbench อาจจะมีการ เรียกใช้ package พิเศษที่เราออกแบบไว้เพิ่มเติมได้)
- การประกาศ Entity ใหม่ แต่ที่พิเศษคือ ไม่มีส่วนของ
   input/output เพราะเป็นไฟล์สำหรับทดสอบวงจรเท่านั้น
- การประกาศ constant ชนิด time เพื่อกำหนดคาบเวลาของ สัญญาณ clock ที่จะใช้ทดสอบวงจร
- การประกาศ component ที่จะทดสอบ

ยังมีต่ออีกนะ











**End Component** 

### **COMPONENT MAPPING**

```
- Signal Declaration
    signal TM
                         : integer
                                    range 0 to 65535;
                         : std logic;
            RstB
    signal Clk
                        : std logic;
            CntLd
                        : std logic;
                        : std logic vector( 3 downto 0 );
            DataIn
            CntEn
                        : std logic;
                         : std logic vector( 3 downto 0 );
    signal CntOut
Begin
   Concurrent signal
                        ชื่อ Port ของ Test1 ที่ออกแบบไว้
    u Test1 : Test1
    Port map
                    => RstB
        RstB
                                     ชื่อ signal บน testbench
                    => Clk
        Clk
                    => CntLd
        CntLd
                       DataIn
        DataIn
        CntEn
                    => CntEn
        CntOut
                    => CntOut
```

เป็นการเรียกใช้ component ที่เราประกาศไว้ โดยการเชื่อมโยง สัญญาณที่เราประกาศไว้ใน HDL code นี้ (testbench) เข้ากับ input และ output ทั้งหมดของ component ในตัวอย่างนี้ เพื่อ ความง่าย เราประกาศใช้ชื่อสัญญาณที่มีชื่อเดียวกับ port ทั้งหมด ของ Test1

ส่วนประกอบของ testbench (ต่อจากหน้าที่แล้ว)

- การประกาศ signal ทั้งหมดที่จะใช้งานใน testbench ซึ่งจะ ประกอบด้วย ชื่อสัญญาณที่ต่อกับ port ทั้งหมดของ component ที่เราจะทดสอบ และอาจจะมีสัญญาณเพิ่มเติมที่ เราจะใช้งานใน testbench (ในตัวอย่าง เช่น สัญญาณชื่อ TM ที่จะใช้ระบุว่า ลำดับหัวข้อที่กำลัง test อยู่ เพื่อเวลาที่วงจร ทำงานไม่ผ่าน จะได้ทราบว่า ไม่ผ่านที่หัวข้อใด)
- การ map วงจรที่เราจะทดสอบ เข้ากับสัญญาณ (Component mapping)

จบส่วนที่ 1 แต่ testbench ยังมีส่วนที่ 2 ต่อนะ











# MORE INFO (COMPONENT)

- Component เป็นคำสั่งทั่วไป ที่ไม่ได้ใช้ใน testbench เท่านั้น แต่สามารถนำไปใช้ในการออกแบบวงจรได้ เมื่อเราต้องการ เรียกใช้วงจรที่เราได้เคยออกแบบไปแล้ว ก็จะเรียกผ่านการประกาศ component เช่นกัน และ map สัญญาณต่อที่ port input/output ไป เหมือนกับใน testbench
- หากวงจรเราต้องการใช้ component นี้มากกว่า 1 ตัว ไม่ต้องประกาศซ้ำ 2 รอบ แต่สามารถเขียน code สำหรับ การ mapping สัญญาณเข้าไป 2 ชุดได้เลย แต่ต้องตั้งชื่อหน้าส่วนของ mapping ให้ต่างกัน เช่น u\_Test1a, u\_Test1b เป็นต้น
- วงจรหนึ่ง ๆ อาจจะเรียกใช้ component หลาย ๆ ตัวได้













### EXAMPLE COMPONENT IN HARDWARE DESIGN (NOT TESTBENCH)

```
Entity MainModule Is
     Port
        RstB
                    : in std logic;
                  : in std logic;
        C1k50
        Button
                   : in std logic;
                    : out std logic vector( 7 downto 0 )
End Entity MainModule;
Architecture rtl Of MainModule Is

    Component declaration

     Component BlinkLED Is
        Port
                      : in std logic;
                      : in std logic;
            C1k50
            Enable
                               std logic;
                       : out std logic vector( 7 downto 0 )
     End Component BlinkLED;
     Component Debouncer Is
         Port
            C1k50
                               std logic;
                               std logic;
            Button
            Enable
                       : out std logic
     End Component Debouncer;
```

```
-- Signal declaration
   signal LEDEn : std logic;
Begin
-- Component mapping
   u BlinkLED : BlinkLED
   Port Map
       RstB
                   => RstB
       C1k50
                   => C1k50
       Enable
                   => LEDEn
       LED
                   => LED
   u Debouncer : Debouncer
   Port Map
       C1k50
                   => C1k50
       Button
                   => PushButton
       Enable
                   => LEDEn
End Architecture rtl:
```

- วงจรหนึ่ง ๆ อาจจะเรียกใช้ component หลาย ๆ ตัวได้
- Port ของ component ที่เรียกใช้งาน อาจจะต่อกับ input/output ของ entity เลยก็ได้ ไม่จำเป็นต้องประกาศสัญญาณเพิ่มเติม























### PROCESS TO GENERATE INPUT

```
u RstB : Process
Begin
            <= '0':
    RstB
    wait for 10*tClk;
            <= '1':
    RstB
    wait;
End Process u RstB;
u Clk : Process
Begin
            <= '1':
    Clk
    wait for tClk/2;
    Clk
            <= '0':
    wait for tClk/2;
End Process u Clk;
```

การสร้างสัญญาณ input เพื่อป้อนให้กับ component ที่เราจะทดสอบ โดยทั่วไป ประกอบด้วยอย่างน้อย 3 Process ได้แก่

- 1. Process สำหรับการสร้างสัญญาณ reset (RstB) ให้กับระบบ
- 2. Process สำหรับการสร้างสัญญาณ clock (Clk) ให้กับระบบ
- 3. Process สำหรับการสร้างสัญญาณ input อื่น ๆ ให้กับระบบ (u\_Test)

```
u Test. : Process
Begin
    TM <= 0: wait for 1 ns:
                                                           TM <= 2: wait for 1 ns:
    Report "TM=" & integer'image(TM);
                                                           Report "TM=" & integer'image(TM);
                <= '0';
                                                           wait until rising edge(Clk);
    DataIn
                <= "00000";
                                                           CntEn
    CntEn
                <= '0':
                                                           wait for 20*tClk:
    wait for 20*tClk:
                                                           CntEn
                                                           wait for 20*tClk;
                                                           Report "### End Simulation ###" Severity Failure;
                                                           wait;
    TM <= 1; wait for 1 ns;
                                                       End Process u Test;
    Report "TM=" & integer'image(TM);
                                                  End Architecture rtl:
    wait until rising edge(Clk);
                <= '1":
    CntLd
                <= "0110":
    wait until rising edge(Clk):
                <= '0':
    CntLd
    wait for 20*tClk;
```












#### **TEST PROCESS**



- Process สำหรับการสร้างสัญญาณ input จะทำงานแบบ sequential (สร้างสัญญาณ input ตามลำดับจากบรรทัดบนสุดถึง บรรทัดล่างสุด)
- Process จะไม่ได้ใส่ sensitivity list ไว้เลย เพื่อเริ่มต้นทำงานทันที
- จะแบ่งการทดสอบออกเป็นหลาย ๆ TM เพื่อแยกทดสอบที่ละ function เช่น
  - TM=0 ใช้ reset ค่า input ทั้งหมด
  - TM=1 ใช้ทดสอบฟังก์ชันการโหลดค่าของ 4-input counter ว่าทำงานได้ถูกต้องไหม (สร้างสัญญาณ CntLd/DataIn)
  - TM=2 ใช้ทดสอบฟังก์ชันสำหรับการนับของ 4-input counter ว่าทำงานได้ถูกต้องไหม (สร้างสัญญาณ CntEn)
  - ในแต่ละ TM อาจจะไม่ต้องกำหนดค่า input ทุกสัญญาณ เราจะเขียน code เฉพาะสัญญาณที่ต้องการแก้ไขเท่านั้น
  - สัญญาณที่ไม่ได้แก้ไข ก็จะคงค่าเดิมไว้ก่อน
- เมื่อจบบรรทัดสุดท้าย จะใส่ report แบบ failure ไว้ เพื่อจบการทดสอบระบบ (ถ้าไม่ใส่ จะกลับไปเริ่มต้นทำงานที่บรรทัดแรกของ Process ใหม่ หากไม่ต้องการให้กลับไปเริ่มต้นบรรทัดแรก เราจะใส่คำสั่ง wait; เพื่อเป็นการรอแบบ forever ไว้ที่บรรทัดสุดท้าย)
- Process การสร้าง input อาจจะมีมากกว่า 1 Process เมื่อต้องการสร้าง input ที่ซับซ้อนและทำงานอิสระต่อกัน












# WAIT UNTIL

```
-- TM=1 : Load input

TM <= 1; wait for 1 ns;
Report "TM=" & integer'image(TM);

wait until rising_edge(Clk);
CntLd <= '1';
DataIn <= "0110";
wait until rising_edge(Clk);
CntLd <= '0';
wait for 20*tClk;
```



จะเห็นว่า CntLd และ DataIn เปลี่ยนหลังจาก TM=1 ไปอีก 1 Clock จากคำสั่ง wait until Wait until condition;

เป็นคำสั่งให้รอจนกว่า condition ที่เรากำหนดนั้น จะมีการเปลี่ยนแปลงจาก False เป็น True เช่น

wait until rising\_edge(Clk); คือ จะรอจนกว่าเจอขอบขาขึ้นของ Clk แล้วจึงจะ ทำงานบรรทัดต่อไป (มักจะใช้เพื่อสร้างสัญญาณ input ให้เปลี่ยนแปลงตามจังหวะ การทำงานของสัญญาณนาฬิกา)

เพิ่มเติม

wait until A='1'; เมื่อเจอคำสั่งนี้ ตัว tool จะรอจนกว่า A จะเปลี่ยนจากค่าอื่น ๆ มา เป็นค่า '1' แล้วจึงจะทำงานบรรทัดถัดไป แต่หาก A มีค่าเท่ากับ '1' อยู่แล้ว วงจรจะ รอจนกว่า A จะเปลี่ยนค่าไปเป็นค่าอื่นก่อน แล้วเปลี่ยนกลับมาเป็น '1' อีกครั้งจึงจะ ทำงานบรรทัดถัดไป











# WAIT FOR

```
-- TM=1 : Load input
TM \le 1; wait for 1 ns;
Report "TM=" & integer'image(TM);
wait until rising edge(Clk);
           <= '1';
CntLd
DataIn <= "0110";
wait until rising edge(Clk);
CntLd
wait for 20*tClk:
```

wait for time; เป็นการระบุเวลาที่จะรอ เช่น wait for 10 ns;

ในตัวอย่าง ด้านซ้ายนั้น ค่า tClk เป็น constant ที่ได้ประกาศไว้แล้ว ซึ่งระบุเป็น คาบของสัญญาณ Clk เท่ากับ 10 ns (ย้อนกลับไปดูเพิ่มเติมได้ใน Page 8) ดังนั้น การรอ 20\*tClk คือ การเขียน code ว่าให้รอไปอีก 20\*10 = 200 ns นั้นเอง













#### **REPORT**

```
TM <= 2; wait for 1 ns;
    Report "TM=" & integer'image(TM);
    wait until rising edge(Clk);
                                                                              Time: 1 ns Iteration: 0 Instance: /tbtest1
    CntEn
    wait for 20*tClk;
                                                                              Time: 202 ns | Iteration: 0 | Instance: /tbtestl
    CntEn
                                                                              Time: 421 ns Iteration: 0 Instance: /tbtestl
    wait for 20*tClk;
                                                                              Failure: ### End Simulation ###
    Report "### End Simulation ###" Severity Failure;
    wait;
End Process u Test;
```

ชุดคำสั่งสำหรับ Report แบบเต็ม ๆ จะมี Assert อยู่ด้านหน้าด้วย เพื่อใช้ในการตรวจสอบสัญญาณ ซึ่งจะกล่าวถึงในส่วนที่ 3 ในตัวอย่างนี้ แยกเขียนมาเฉพาะส่วนที่เป็น Report และ Severity

Report ใช้ส่ง message ขึ้นมาบน console ของ tool ที่เรากำลังใช้จำลองการทำงานอยู่

Severity ใช้ระบุความรุนแรงของ Report โดยทั่วไปจะใส่ค่า Failure เพื่อระบุว่าเป็น error ที่ร้ายแรง และให้เบรกการทำงาน หรือใช้เบรกการทำงานเพื่อจบ simulation เลย หากไม่ใส่ Severity วงจรจะทำงานต่อปกติ











## INPUT PROBLEM

ข้อเสีย : หากสัญญาณ input มีจำนวนมาก มีเงื่อนไขที่ต้องสร้างมาก และหลาย ๆ ครั้งต้องสร้างสัญญาณในรูปแบบเดิม ๆ จะต้อง เขียน code หลาย ๆ บรรทัด ในรูปแบบเดิม ๆ จำนวนมาก

แนวทางแก้ไข : สร้าง Procedure ขึ้นมา เพื่อตัด code ส่วนที่ต้องทำงานเดิม ๆ ซ้ำ ๆ หลาย ๆ รอบไปใส่ใน Package ต่างหาก แล้วเรียกมาใช้งานโดยการเขียน code เพียงบรรทัดเดียว แทนการเขียน code หลาย ๆ บรรทัด













#### **PACKAGE**

```
Package body Pktest1 Is
     library IEEE:
     use IEEE.STD LOGIC 1164.ALL;
                                                                          20
                                                                                    Procedure LdDataIn
     use IEEE.STD LOGIC ARITH.ALL;
     use IEEE.STD LOGIC UNSIGNED.ALL;
                                                                                                                    std logic vector( 3 downto 0 );
                                                                                        SetDataIn
                                                                                                            : in
                                                                                                                    std logic;
                                                                                        signal Clk
    Package PkTest1 Is
                                                                                                                    std logic;
                                                                                        signal CntLd
                                                                                                            : out
                                                                                                                    std logic vector ( 3 downto 0 )
                                                                                        signal DataIn
         Procedure LdDataIn
                                                                           26
                                                                                    Begin
10
                                         std logic vector( 3 downto 0 );
             SetDataIn
                                         std logic;
11
             signal Clk
                                                                                        wait until rising edge(Clk);
12
                                 : out
                                        std logic;
             signal CntLd
                                                                                                    <= '1':
                                                                                        CntLd
                                        std logic vector( 3 downto 0 )
13
             signal DataIn
                                                                           31
                                                                                        DataIn
                                                                                                    <= SetDataIn;
14
                                                                           32
                                                                                        wait until rising edge(Clk);
15
                                                                          33
                                                                                        CntLd
     End Package PkTest1;
                                                                           34
                                                                                    End Procedure LdDataIn:
                                                                          36
                                                                               End Package body PkTest1;
```

Package เป็น HDL code ที่เหมือนเป็นศูนย์รวมของ constant function และ procedure ที่เรียกใช้งานบ่อย ๆ ประกอบด้วย ส่วนแรก คือ library standard เหมือน HDL code อื่น ๆ

ส่วนที่สอง คือ Package declaration เพื่อประกาศ constant function และ procedure ที่มีอยู่ใน code นี้ ส่วนที่สาม คือ Package body ซึ่งจะมี HDL ที่ออกแบบไว้ในแต่ละ function และแต่ละ procedure











#### **PROCEDURE**

```
Procedure LdDataIn
                                std logic vector ( 3 downto 0 );
    SetDataIn
                        : in
                                std logic;
    signal Clk
                        : out
                                std logic;
    signal
           CntLd
                                std logic vector ( 3 downto 0 )
    signal DataIn
                        : out
Begin
    wait until rising edge(Clk);
    CntLd
                <= SetDataIn;
    wait until rising edge(Clk);
                <= '0':
    CntLd
End Procedure LdDataIn:
```

ประกาศชื่อ port ต่าง ๆ เพื่อติดต่อกับ testbench โดย ประเภทของสัญญาณที่นิยมใช้งานได้แก่

- 1) ไม่มีประเภท (SetDataIn) ใช้เมื่อรับค่าเข้ามาจาก testbench เป็นค่าคงที่ ไม่ผ่าน signal/variable ใด ๆ
- 2) signal ใช้เมื่อสัญญาณที่รับ/ส่งกับ testbench นั้น เป็น สัญญาณประเภท signal เช่น Clk, CntLd, DataIn
- 3) variable ใช้เมื่อสัญญาณที่รับ/ส่งกับ testbench นั้น เป็น สัญญาณประเภท variable (ไม่ได้แสดงในตัวอย่าง)

ส่วน direction ของสัญญาณจะมี 2 แบบคือ in และ out

รายละเอียดของ Procedure เขียนเหมือน HDL code ใน testbench ในตัวอย่างจะลอก code ของ TM=1 ใน testbench ที่ใช้สำหรับทดสอบการโหลดค่าของ 4-bit counter มา











#### EXAMPLE PROCEDURE USAGE

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
use work.PkTest1.all;

= Entity TbTest1 Is
End Entity TbTest1;

= Architecture rtl of TbTest1 is
```

```
ตัวอย่างแสดงการเรียกใช้งาน Procedure ใน testbench มีขั้นตอนดังนี้
```

(1) ในส่วนที่ประกาศ library ให้เพิ่ม use work.<package name>.all; เช่น use.work.PkTest1.all;

```
-- TM=1 : Load input

TM <= 1; wait for 1 ns;

Report "TM=" & integer'image(TM);

wait until rising_edge(Clk);

CntLd <= '1';

DataIn <= "0110";

wait until rising_edge(Clk);

CntLd <= '0';

LdDataIn("0110",Clk,CntLd,DataIn);
```

(2) ใน Process ที่ใช้สร้างสัญญาณ input (u\_Test) จะเรียกใช้ Procedure แทนการเขียน code โดยการเรียกใช้ Procedure จะต้องเรียงลำดับสัญญาณให้ตรงกับที่เราประกาศ ดังตัวอย่าง "0110" คือ SetDataIn และหลังจากนั้นจะ assign สัญญาณเพื่อ เชื่อมกับ Clk CntLd และ DataIn ตามลำดับ (ในตัวอย่างใช้ชื่อสัญญาณเดียวกัน เพื่อไม่ให้สับสน แต่ความเป็น จริง ชื่อสัญญาณใน testbench ไม่จำเป็นต้องเหมือนกับชื่อที่ ประกาศไว้ใน Procedure)











#### **RECORD**

```
-- Package declaration
package example package is
     type InFifo is record
         Full
                     : std logic;
                                                  -- FIFO Full Flag
                     : std logic;
         Empty
                                                 -- FIFO Empty Flag
                     : std logic vector (7 downto 0);
         RdData
     end record InFifo:
     type OutFifo is record
                     : std logic;
                                                 -- FIFO Read Enable
                     : std logic;
                                                 -- FIFO Write Enable
                     : std logic vector(7 downto 0);
     end record OutFifo:
     Procedure WriteFifo
         signal ip : in
         signal op : out OutFifo
 end package example package;
```

ปัญหา : เมื่อสัญญาณที่ต้องใช้ต่อกับ Procedure มีจำนวนมาก การเรียกใช้งาน Procedure จะไม่สะดวก เพราะต้องประกาศชื่อ สัญญาณที่ใช้เชื่อมต่อกับ testbench ทุกครั้งที่ใช้งาน

แก้ไข : ประกาศสัญญาณชนิดใหม่ โดยใช้ Record เพื่อจัดกลุ่ม สัญญาณที่ต้องใช้งานติดต่อ

ตัวอย่าง สร้างสัญญาณชนิดใหม่ ชื่อ InFifo และ OutFifo ขึ้น

```
-- Package Body Section

package body example package is

Procedure WriteFifo

(
signal ip : in InFifo;
signal op : out OutFifo
) Is

Begin
op.WrData <= x"A2";
op.WrEn <= '1';
wait until ip.Full = '1';
op.WrEn <= '0';
End Procedure WriteFifo;
end package body example_package;
```

ใน Procedure ที่ต้องการใช้งาน record ก็จะประกาศชื่อ สัญญาณ และ กำหนดชนิดของสัญญาณเป็น InFifo และ OutFifo และเมื่อใช้งานเพื่อกำหนดค่า หรือ อ่านค่า จะต้องบอกชื่อสัญญาณ และ ตามด้วย "." เพื่อระบุว่าจะเชื่อมกับสัญญาณใดในกลุ่ม record นั้น ๆ





















### WAVEFORM MONITORING (1)



TM=1 ใช้ตรวจสอบฟังก์ชันว่า 4-bit counter สามารถโหลดค่าจากสัญญาณ DataIn เมื่อ CntLd='1' ได้จริงหรือไม่ จาก waveform พบว่า CntOut สามารถเปลี่ยนค่าจาก 0000 เป็น 0110 ได้จริง ถือว่า มีการทำงานพื้นฐานที่ถูกต้อง

เพิ่มเติม: หากต้องการทดสอบระบบให้เข้มข้นขึ้น ควรสร้างเงื่อนไขอื่น ๆ เพิ่มเติม เช่น

- ให้ค่า DataIn มีการเปลี่ยนค่าเป็นค่าอื่น โดย CntLd='0' อยู่ แล้วดูว่า CntOut มีการเปลี่ยนแปลงหรือไม่ ถ้าเปลี่ยน แสดงว่า วงจรเราทำงานผิด เพราะไปโหลดค่า DataIn ในช่วงที่ CntLd ยังมีค่าเป็น '0' อยู่
- ให้สัญญาณ CntLd มีความยาวมากกว่า 1 clock period แล้วเปลี่ยนค่า DataIn ไปเรื่อย ๆ ดูว่า CntOut เปลี่ยนแปลงตามขอบ ขาขึ้นของ Clk ทุกครั้งในช่วงที่ CntLd มีค่าเป็น '1' อยู่ไหม ถ้ามีช่วงไหนไม่เปลี่ยน แสดงว่าวงจรเราทำงานผิดแล้ว












### WAVEFORM MONITORING (2)



TM=2 ใช้ตรวจสอบฟังก์ชันว่า 4-bit counter จะนับขึ้นเฉพาะช่วงที่ CntEn='1' เท่านั้นหรือไม่ จาก waveform พบว่า CntOut สามารถจะนับขึ้น เริ่มจากค่า 0110 ไปเรื่อย ๆ และจบค่าที่ 1001 ตามจังหวะ CntEn ที่มีค่าเป็น '1' ทั้งหมด 20 clock ใด้ถูกต้อง

เพิ่มเติม: หากต้องการทดสอบระบบให้เข้มข้นขึ้น ควรสร้างเงื่อนไขอื่น ๆ เพิ่มเติม เช่น

- ให้สัญญาณ CntEn นั้นเปลี่ยนค่าเป็น '1' และ '0' สลับกันถี่ ๆ กว่านี้ แล้วดูว่า CntOut สามารถนับและหยุดได้ตรงตามจังหวะหรือไม่
- ให้สัญญาณ CntLd และ CntEn มีค่าเป็น '1' พร้อมกัน แล้วดูว่า CntOut นั้นจะทำงานโหลดค่าจาก DataIn หรือนับขึ้น ในส่วนนี้ต้องตก ลงกันตั้งแต่เริ่มออกแบบว่า จะให้การทำงานใดมี priority ที่สูงกว่า











### WAVEFORM MONITORING PROBLEM

ข้อเสีย : หากสัญญาณ output มีมากกว่า 1 สัญญาณ การตรวจสอบการทำงานด้วยการดู waveform จะทำได้ยากขึ้น และ ผิดพลาดได้ง่าย เพราะต้องดูสัญญาณทุก clock ตั้งแต่เริ่มต้นการทำงานจนจบการทำงาน

แนวทางแก้ไข : ออกแบบวงจรเพิ่มเติม สำหรับการตรวจสอบค่า output โดยอาจจะเขียนเป็น Process เพิ่มแยกต่างหากไปเลย หรืออาจจะแทรกคำสั่ง Assert ที่ใช้ในการตรวจสอบค่าไปสลับกับการสร้างสัญญาณ input













#### **ASSERT**

```
iExpCntOut
Begin
    TM \le 0: wait for 1 ns:
    Report "TM=" & integer'image(TM);
    CntLd
    DataIn
                <= "00000":
    wait for 20*tClk:
       TM=1 : Load input
    TM <= 1; wait for 1 ns;
    Report "TM=" & integer'image(TM);
    wait until rising edge(Clk);
    CntLd
                <= "0110";
    DataIn
    wait until rising edge(Clk)
                <= '0':
    CntLd
     mait for 1 ns;
    Assert (CntOut=iExpCntOut) Report "ERROR: CntOut
    Severity Failure;
    wait for 20*tClk;
```

- ใช้เพื่อตรวจสอบค่าของสัญญาณว่ามีค่าถูกต้องหรือไม่
- ประกอบด้วย 3 ส่วนหลัก ๆ คือ Assert Report และ Severity ดังนี้ Assert condition Report string Severity severity\_level; หาก Cntout มีค่าไม่เท่ากับ iExpCntOut จะมีข้อความ ERROR เกิดขึ้น และ tool จะเบรกการทำงานทันทีจาก Severity Failure

#### เพิ่มเติม

- เพิ่ม wait for 1 ns; เพื่อรอให้ CntOut นั้นเปลี่ยนค่าหลังจากขอบของ
   clock ก่อนเสมือนใน hardware จริง เพียงแต่ใน tool จะไม่ได้แสดง
   delay นั้นให้เราเห็น
- ตัวแปร variable เป็นตัวแปรแบบ local ที่จะประกาศภายใน Process แต่ละตัว เพื่อใช้งานได้ภายใน Process เท่านั้น มักจะใช้งาน variable ในการออกแบบ testbench เพื่อสร้างสัญญาณเพื่อเปรียบเทียบกับ output











#### <sup>O</sup> VARIABLE

#### **VARIABLE**

- เป็นตัวแปรแบบ local ที่จะประกาศภายใน Process แต่ละตัว เพื่อใช้งานได้ภายใน Process เท่านั้น ไม่ใช้ข้าม Process
- จะเปลี่ยนค่า <u>ทันที</u> เมื่อทำงานผ่านบรรทัดนั้นไป
- การกำหนดค่าจะใช้เครื่องหมาย :=
- นิยมใช้ในการเขียน testbench แต่ <u>ไม่แนะนำ</u> ให้ใช้งานในการ ออกแบบ hardware

#### **SIGNAL**

- เป็นตัวแปร global ที่ทุก Process ใน code จะใช้งานได้หมด
- จะไม่เปลี่ยนค่าทันทีที่ทำงานผ่านบรรทัดนั้น แต่จะเปลี่ยนเมื่อ มี delay เกิดขึ้นในวงจรแล้ว ส่วนมากจะหลังผ่านคำสั่ง wait for หรือ wait until แล้ว
- การกำหนดค่าจะใช้เครื่องหมาย <=
- ใช้งานในการเขียน testbench และออกแบบ hardware

#### <u>เพิ่มเติม</u>

Signal ใน code ที่ออกแบบ hardware จะเป็นการระบุว่าเราต้องการให้ tool สร้างสัญญาณนี้ออกมาบน hardware จริง ๆ Variable ใน code ที่ออกแบบ hardware จะเป็นการให้ tool ตัดสินใจเอาเองว่า สัญญาณนี้จะมีการสร้างออกมาจริง ๆ หรือเป็นแค่ตัว ทดที่ไม่สร้างออกมาจริง ไม่แนะนำให้ใช้ variable ในการออกแบบ hardware เพราะจะ debug ยาก ไม่รู้ว่ามีสัญญาณนั้นอยู่หรือไม่

บทความเพิ่มเติม สำหรับวิธีการดู waveform ของสัญญาณประเภท variable https://www.nandland.com/vhdl/tips/tip-viewing-variables-in-modelsim.html











# FOR ... LOOP

```
-- TM=2 : Counter enable
TM <= 2; wait for 1 ns;
Report "TM=" & integer'image(TM);
wait until rising edge(Clk);
CntEn
    iExpCntOut := iExpCntOut + 1;
    wait until rising edge(Clk);
    Assert (CntOut=iExpCntOut) Report "ERROR: CntOut"
    Severity Failure;
End loop;
            <= '0';
wait for 20*tClk;
Report "### End Simulation ###" Severity Failure;
wait;
```

- TM=2 : แก้ไข code เพื่อเพิ่มจังหวะในการตรวจสอบ CntOut ในทุก ๆ clock โดยการเปลี่ยนจาก wait for เฉย ๆ มาเป็น For .. Loop เพื่อ ทำงาน 20 clock period แทน
- ในแต่ละ clock จะมีการเปลี่ยนค่า iExpCntOut โดยการเพิ่มค่าทีละ 1 เพื่อตรวจสอบว่า CntOut สามารถนับขึ้นได้อย่างถูกต้อง

#### เพิ่มเติม

- คำสั่ง For .. Loop ใช้ระบุจำนวนรอบที่จะทำงาน โดยตัวแปรหลังจาก For จะต้องเป็นตัวแปรใหม่ ที่ไม่เคยประกาศเป็น signal หรือ variable มาก่อน เพื่อใช้งานใน For ... Loop เท่านั้น เป็นตัวแปรชนิด integer
- การออกจาก Loop จะเกิดขึ้นได้ 2 แบบ คือ ทำงานครบรอบตามที่ กำหนดไว้ หรือเจอคำสั่ง Exit;











## ADDITIONAL STATEMENT











## LOOP + EXIT

```
variable
           iExpCntOut : std logic vector( 3 downto 0 );
                       : std logic vector( 3 downto 0 );
variable
          iTotalCnt
Begin
```

```
iTotalCnt
            := "00000";
Loop
    -- Run 10 rounds
   if ( iTotalCnt=10 ) then
        CntEn <= '0';
       wait until rising edge(Clk);
       Report "End of CntEn loop";
       exit;
    else
       CntEn <= '1';
       wait until rising edge(Clk);
   end if;
   iTotalCnt := iTotalCnt + 1:
End Loop;
```

Loop + exit จะทำงานต่างจาก For ... loop ตรงที่ การใช้ For ... loop มักจะใช้เมื่อเรารู้จำนวนรอบที่เราจะทำงานที่ชัดเจนเลย แต่การใช้ Loop + exit นี้ จะใช้เมื่อเราไม่รู้จำนวน แต่เราจะออก จาก loop ก็ต่อเมื่อเจอเงื่อนไขอะไรบางอย่างแล้ว เช่น เจอ สัญญาณ Finish ที่ระบุว่าการทำงานได้เสร็จสิ้นลงแล้ว ก็ออกจาก loop ได้ เป็นต้น

ตัวอย่างนี้ เป็นเพียงตัวอย่างเพื่อทำความเข้าใจการทำงานของ คำสั่ง Loop + exit เท่านั้น จึงแสดงตัวอย่างของการใช้ Loop + exit เพื่อทำงานตามจำนวนรอบที่แน่นอน ผ่านตัวนับรอบคือ สัญญาณ iTotalCnt โดยการทำงานแต่ละรอบ จะไปเพิ่มค่าของ iTotalCnt ที่ละหนึ่ง จนเมื่อทำงานจบ ครบ 10 รอบ ก็จะเข้า เงื่อนไข if ( iTotalCnt=10) แล้วเจอคำสั่ง Exit เป็นคำสั่งให้ออก จาก Loop นี้ไป











## FOR... GENERATE

```
u CntX0 : Process (Clk) Is
Begin
    if ( rising edge(Clk) ) then
        if ( RstB = '0' ) then
            AryOfX(0) \le x"00";
            AryOfX(0) \le AryOfX(0)+1;
        end if;
    end if;
End Process u CntX0;
u CntX1 : Process (Clk) Is
Begin
    if ( rising edge(Clk) ) then
        if ( RstB = '0' ) then
            AryOfX(1) \le x"01";
            AryOfX(1) \le AryOfX(1)+1;
        end if:
    end if:
End Process u CntX1;
u CntX2 : Process (Clk) Is
Begin
    if ( rising edge(Clk) ) then
        if ( RstB = '0' ) then
            AryOfX(2) \le x"02";
            AryOfX(2) \le AryOfX(2)+1;
        end if;
    end if;
End Process u CntX2;
```

```
u CounterArray : For i in 0 to 2 Generate
    u CntX: Process (Clk) Is
    Begin
        if ( rising edge(Clk) ) then
            if ( RstB = '0' ) then
                AryOfX(i) <= conv_std_logic_vector(i, 8);</pre>
            else
                AryOfX(i) \le AryOfX(i)+1;
            end if:
        end if:
    End Process u CntX;
End Generate u_CounterArray;
```

For ... Generate เป็นคำสั่งที่ช่วยลดความยาวของ code ซ้ำ ๆ ลงได้ ดังตัวอย่างด้านซ้ายคือ แทนที่เราจะเขียน process เดิม ซ้ำกันทั้งหมด 3 รอบ เราใช้ For ... Generate เพื่อแจ้งให้ tool รู้ว่า เราต้องการทำงานแบบนี้ทั้งหมด 3 สัญญาณ พร้อม ๆ กัน

เรามักจะเจอ For ... Generate ในการเรียกใช้ component ตัวหนึ่ง กับสัญญาณหลาย ๆ bit











### FOR... GENERATE VS FOR ... LOOP

#### For ... Generate

- เป็นการสร้างวงจรหลาย ๆ ตัว โดยทุกตัวทำงานพร้อม ๆ กัน และใช้งานเพื่อจุดประสงศ์ในการลดความยาว code ลง เท่านั้น
- สามารถนำไปสังเคราะห์เป็น hardware หลาย ๆ ตัวได้จริง
- มักจะเจอใน HDL code ที่ใช้ออกแบบ hardware จริง

#### For ... Loop

- เป็นการวนการทำงานของสัญญาณ ๆ หนึ่ง ให้ทำงานที่ละรอบ โดยการทำงานรอบที่ 2 จะขึ้นกับผลลัพธ์ของรอบแรก และวน ทำงานจนครบ
- การวนลูป ไม่สามารถสังเคราะห์เป็น hardware ได้จริง
- มักจะใช้งานใน HDL code ของ testbench เพื่อทำงาน simulation เท่านั้น











### FUNCTION CONV INTEGER

```
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD LOGIC UNSIGNED.ALL;

signal a_std : std_logic_vector(7 downto 0);
signal a_int : integer range 0 to 255;
.
.
a_std <= x"A2";
a int <= conv integer(a std); -- a int = 162</pre>
```

library IEEE;

- เป็นฟังก์ชันที่อยู่ใน library ชื่อ std\_logic\_arith ที่เราประกาศ
   เรียกใช้ไว้ช่วง header ของ HDL code
- ใช้สำหรับแปลงสัญญาณชนิด std\_logic\_vector ให้เป็นชนิด integer
- จะรับ input 1 ค่า คือสัญญาณชนิด std\_logic\_vector เช่น ใน ตัวอย่างคือ สัญญาณ a\_std ขนาด 8-bit และจะได้ output ออกมาเป็นสัญญาณชนิด integer เช่น ตัวอย่างคือ สัญญาณ a\_int
- สัญญาณ output และ input ควรมีขนาดที่ match กัน กล่าวคือ integer range ควรเป็น 0 ถึง (2^n 1) ดังใน ตัวอย่าง เมื่อ input มีขนาด 8-bit สัญญาณ output ที่มารองรับ function ประกาศเป็น range 0 to 255











### FUNCTION CONV\_STD\_LOGIC\_VECTOR

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

signal a_std : std_logic_vector(7 downto 0);
signal a_int : integer range 0 to 255;
.
.
.
.
.
a_int <= 162;
a_std <= conv_std_logic_vector(a_int, 8); -- a_std = x"A2"</pre>
```

- เป็นฟังก์ชันที่อยู่ใน library ชื่อ std\_logic\_arith ที่เราประกาศ เรียกใช้ไว้ช่วง header ของ HDL code
- ใช้สำหรับแปลงสัญญาณชนิด integer ให้กลายเป็นชนิด std\_logic\_vector แทน
- จะรับ input ทั้งหมด 2 ค่า ค่าแรกคือ สัญญาณชนิด integer ที่ เราต้องการแปลง เช่น a\_int และค่าที่สองคือ จำนวน bit ของ สัญญาณ std\_logic\_vector ที่เป็น output เช่น ในตัวอย่างคือ ทั้งหมด 8 bit
- สัญญาณ output และ input ควรมีขนาดที่ match กัน กล่าวคือ output ต้องรองรับค่าของ integer ทั้งหมดได้ อย่างใน ตัวอย่าง เมื่อ integer มีค่า 0-255 ก็ควรใช้ output ที่มีขนาด อย่างน้อย 8-bit











### EXAMPLE ARRAY + TYPE DECLARATION

```
type array8ofu8 is array (0 to 7) of std logic vector(
signal rTestData : array8ofu8 :=
(
    "00000001", -- Initial value of rTestData(0)
    "00000010", -- Initial value of rTestData(1)
    "00000100", -- Initial value of rTestData(2)
    "00010000", -- Initial value of rTestData(3)
    "00100000", -- Initial value of rTestData(4)
    "00100000", -- Initial value of rTestData(5)
    "01000000", -- Initial value of rTestData(6)
    "10000000" -- Initial value of rTestData(7)
);
```

- array จะใช้เพื่อรวมกลุ่มของสัญญาณชนิดเดียวกัน แล้วอ้างอิง ผ่าน index แบบ integer เพื่อความสะดวกในการเขียน code และเรียกใช้งาน
- มักจะใช้งานเพื่อการสร้าง RAM หรือใช้คู่กับ For ... Generate

เมื่อต้องการสร้างสัญญาณที่เป็น array สามารถประกาศเป็น signal พร้อมระบุชนิดของสัญญาณเป็นชนิด array8ofu8 ที่เราเพิ่ง ตั้งใหม่ขึ้นมาได้เลย ในตัวอย่างหลังจากประกาศแล้ว มีการใช้ := เพื่อระบุค่าเริ่มต้นของสัญญาณไว้ โดยลำดับของสัญญาณจะเป็น การกำหนดค่าจาก index = 0 ไปจนตัวสุดท้ายคือ index = 7

การใช้งาน array จะมาคู่กับการประกาศสัญญาณชนิดใหม่ขึ้น ผ่าน คำสั่ง type ดังตัวอย่างด้านขวา เป็นการประกาศกลุ่มสัญญาณ ขนาด 8-bit ทั้งหมด 8 ตัว ผ่านการใช้ array (0 to 7) โดยสร้างชนิด สัญญาณใหม่ชื่อว่า array8ofu8











downto 0 );

#### **EXAMPLE USAGE OF ARRAY**

```
Component Test1 Is
Port
    RstB
                 : in
                         std logic;
    Clk
                 : in
                         std logic;
    CntLd
                 : in
    DataIn
                 : in
                         std logic vector ( 3
                                              downto
    CntEn
                 : in
                         std logic;
                 : out
                         std logic vector( 3 downto 0
    CntOut
End Component Test1;
```

```
array8ofu4
                     is array (0 to 7) of std logic vector (3 downto 0);
type
        CntLdAll
signal
                           logic vector
                                            downto 0
        DataInAll
                     : array8ofu4;(2)
signal
        CntEnAll
                     : std logic vector ( 7
                                           downto 0 );(3
signal
        CntOutAll
signal
                     : array8ofu4;
```

ส่วนสัญญาณขนาด 4-bit จะขยายเป็น 8 ชุด ได้โดยการใช้ array ช่วย และ ใช้ i เป็น index ในการอ้างอิงสัญญาณของแต่ละชุด เช่น DataInAII(0) จะ หมายถึงสัญญาณ DataIn ของ counter ชุดที่ 0

```
For i in 0 to 7 Generate
    u Test1 : Test1
    Port map
        RstB
                     => RstB
        Clk
                     => Clk
                     => CntLdAll(i)
        CntLd
        DataIn
                     => DataInAll(i)
      3 CntEn
                     => CntEnAll(i)
        CntOut
                     => CntOutAll(i)
End Generate u TestAll;
```

ตัวอย่าง เป็นการเรียกใช้วงจร 4-bit counter พร้อมกัน ทั้งหมด 8 ตัว โดยต้องการเรียกผ่าน For...Generate

สัญญาณขนาด 1-bit สามารถขยายเป็น 8 ชุด ได้โดย ขยายเป็น std\_logic\_vector(7 downto 0) และใช้ i เป็น index ในการอ้างอิงสัญญาณของแต่ละชุด เช่น CntEnAll(5) จะเป็น CntEn ของ Counter ชุดที่ 5











### EXAMPLE TWO-PORT RAM (1 WRITE PORT, 1 READ PORT)

Write Port

Read Port

ตัวอย่างการสร้าง RAM ขนาด 16 x 8 –bit (depth=16, databus=8 bit)

- Address สำหรับ Write (WrAddr) และ Address สำหรับ Read (RdAddr) จะมีขนาด 4 bit เพื่ออ้างอิงข้อมูลทั้ง 16 ตัว
- Data สำหรับ Write (WrData) และ สำหรับ Read (RdData) มีขนาด 8 bit ซึ่งเป็นขนาดของข้อมูลในแต่ละตำแหน่ง
- การเขียนและอ่าน สามารถทำได้พร้อมกัน เพราะมี address และ data แยกกันโดยเด็ดขาด แต่ต้องระวังช่วงที่ Write และ Read ไปที่ Address เดียวกัน เพราะข้อมูลที่อ่านในช่วงเวลานั้น จะเพี้ยนได้ (อาจจะได้ค่าใหม่ หรือค่าเก่า)











### SIGNAL DECLARATION OF RAM16X8 HDL

```
Architecture rtl Of Ram16x8 Is
 -- Signal declaration
             RamType is array (0 to 15) of std_logic_vector( 7 downto 0 );
     signal Ram16x8
                        : RamType :=
                                            การประกาศสัญญาณภายใน RAM16x8 จะใช้ array เพื่ออ้างอิงถึง
         "111111110",
         "11111101",
                                             ตำแหน่งทั้ง 16 ที่
         "11111011",
         "11110111",
                                            ในตัวอย่าง มีการกำหนดค่าเริ่มต้นของข้อมูลทั้ง 16 ตำแหน่ง โดยบรรทัด
         "11101111",
         "11011111",
                                             แรก "1111110" เป็นการกำหนดค่าเริ่มต้นให้ Ram16x8(0) หรือค่าที่
         "10111111",
         "01111111"
         "00000001",
                                            Address = 0 ส่วนบรรทัดต่อ ๆ ไปเป็น Address = 1, 2, ..., 15
         "00000010",
         "00000100",
                                             ตามลำดับ (บรรทัดสุดท้ายคือ "1000000" คือค่าเริ่มต้นของ
         "00001000",
         "00010000",
                                             Ram16x8(15)
         "00100000",
         "01000000",
                                            rRdData สร้างขึ้นเพื่อใช้รับค่าที่อ่านได้จาก RAM
         "100000000"
                        : std logic vector( 7 downto 0 );
     signal rRdData
```











### <sup>©</sup> RAM16X8 HDL DESIGN

Begin

```
    Output assignment

    RdData(7 downto 0) <= rRdData(7 downto 0);</pre>
-- DFF
   u RamWr : Process (Clk) Is
        if ( rising edge(Clk) ) then
            if (WrEn='1') then
                Ram16x8(conv_integer(WrAddr))
            end if:
        end if:
    End Process u RamWr;
   u RamRd : Process (Clk) Is
   Begin
        if ( rising edge(Clk) ) then
            rRdData <= Ram16x8(conv integer(RdAddr));
        end if:
    End Process u RamRd;
End Architecture rtl:
```

RamWr เป็น Process สำหรับการเขียนข้อมูลจาก WrData ไปที่ Ram16x8 เมื่อ สัญญาณ WrEn='1' ตามจังหวะการทำงานของ clock (เป็น RAM แบบ synchronous) ดังนั้นข้อมูลจะถูกเขียนเมื่อเจอขอบขาขึ้นของ Clk และ WrEn มีค่า เป็น '1' เท่านั้น

conv\_integer ใช้เพื่อแปลงสัญญาณ WrAddr ที่เป็นชนิด std\_logic\_vector ให้ กลายเป็น integer เพื่อใช้เป็น index ชี้ตำแหน่งที่ต้องการเขียนของ Ram16x8

RamRd เป็น Process สำหรับการอ่านข้อมูลไปเก็บไว้ที่ rRdData โดยจะอ่านแบบ synchronous เช่นกัน คือ รอจังหวะขอบขาขึ้นของ Clk ก่อน แล้วจึงค่อยทำงาน เช่นเดียวกับ Write คือมีการเรียกใช้ conv\_integer เพื่อแปลงสัญญาณ RdAddr ให้กลายเป็น integer เพื่อใช้เป็น index สำหรับการอ่านค่าจาก Ram16x8











#### ADDITIONAL INFO FOR SIMULATION

- 🖣 การออกแบบ testbench ส่วนใหญ่ตัว code จะอยู่ภายใต้ Process ใหญ่ ๆ ไม่กี่ Process และการทดสอบวงจร จะค่อย ๆ ทดสอบที่ละฟังก์ชัน ไล่จากบรรทัดบนสุด ไปบรรทัดล่างสุดตามลำดับ และเรียงการทำงานตามช่วงเวลาไป
- 📍 มุมมองของ testbench จึงไปคล้ายกับการเขียนโปรแกรมบนคอมพิวเตอร์ที่เราคุ้นเคยกัน คือ เรียงลำดับไปทีละคำสั่ง
- 📍 การเขียน testbench ที่ดี จึงมีหลักการคล้ายกับการเขียนโปรแกรมทั่วไป มากกว่าการออกแบบ hardware คือ ควรรู้จัก คำสั่งต่าง ๆ ให้มากไว้ เพื่อจะออกแบบ code ให้กระชับ และมีประสิทธิภาพที่ดี สามารถอ่าน เข้าใจได้ง่าย และยืดหยุ่น สำหรับการเรียกใช้งานหลาย ๆ แบบ รวมถึงการเอากลับมาเรียกใช้งานได้ในงานที่ต่าง ๆ กัน















https://www.facebook.com/DigitalDesignThailand/



https://forfpgadesign.wordpress.com/











