DIGITAL DESIGN WITH FPGA CAMP

QUARTUSII PROJECT SETUP












STEP1: CREATE FOLDER



- การเก็บ Project แต่ละตัว ควรแยกกันเก็บอย่างเด็ดขาด ไม่เก็บรวมกัน
- ์ ตัวอย่าง จะมีโปรเจคใหม่ชื่อ TestProject ภายในจะสร้าง folder เปล่าไว้ทั้งหมด 3 folder คือ hdl quartus และ sdc
- hdl folder ใช้เก็บ HDC code ที่เราออกแบบไว้
- quartus เป็น working directory ของ quartus ll
- sdc ใช้เก็บ sdc file ซึ่งเป็นไฟล์ที่ระบุเรื่อง timing constraint ของ design เรา เช่น บอกว่าวงจรที่เราออกแบบจะทำงานที่ clock ความถี่เท่าใหร่














STEP2.1: CREATE QUARTUSII PROJECT

1. กดเปิดโปรแกรม QuartusII





2. สร้าง QuartusII Project โดยกดเลือกที่รูป New Project Wizard หรือกดที่เมนู File -> New Project Wizard












STEP2.2 : CREATE QUARTUSII PROJECT
















STEP2.3: CREATE QUARTUSII PROJECT















STEP2.4 : CREATE QUARTUSII PROJECT




STEP3: DEVICE SETTING



แก้ไข Device ให้ตรงกับบอร์ดเรา โดยมีขั้นตอนดังนี้

- เลือก Assignments -> Device
- ที่ช่อง Name filter พิมพ์ชื่อ Device บนบอร์ดเราลง ไป คือ 10M50DAF484C6GES
- กดปุ่ม OK เพื่อจบการกำหนด Device















STEP4.1: CREATE NEW VHDL FILE





กดสร้าง VHDL File ใน Quartus project

- กดที่ icon รูปไฟล์เปล่าที่มุมบนซ้ายของ Tool เพื่อ เลือกสร้างไฟล์ใหม่
- เลือกชนิดไฟล์เป็น VHDL File
- กดปุ่ม OK เพื่อจบการสร้างไฟล์
- บนหน้าต่างของ Tool จะปรากฏไฟล์เปล่าขึ้นมา ซึ่งสามารถเขียน code ลงไปเพิ่มเติมได้














STEP4.2 : RENAME HDL CODE



- ตั้งชื่อไฟล์ใหม่เป็น TestProject.vhd
- กด save ชื่อไฟล์ใหม่ และไฟล์นี้จะถูก add เข้า Project เป็น default setting











STEP4.3: TYPE HDL CODE TO NEW VHDL FILE

```
library IEEE;
       use IEEE.std_logic_1164.ALL;
use IEEE.STD_LOGIC_ARITH.all;
use IEEE.STD_LOGIC_UNSIGNED.all;
      □Entity TestProject Is
            Port
               RstB : in std_logic;
Clk50 : in std_logic;
LED : out std_logic_vector( 7 downto 0 )
11
12
13
14
15
16
       End Entity TestProject;
      □Architecture rtl Of BlinkLED Is
                                                                                 พิมพ์ HDL Code ที่เราต้องการออกแบบลงไปใน HDL File
17
        -- Signal declaration
18
19
20
21
                               : std_logic_vector( 7 downto 0 );
            signal rLED
22
23
24
      ⊟Begin
           LED(7 downto 0) <= rLED(7 downto 0);</pre>
25
26
           u_rLED: Process (Clk50) Is
          Begin
if (rising_edge(Clk50)) then
if (RstB='0') then
rLED(7 downto 0) <= "11111111";
27
28
29
30
31
32
                       rLED(7 downto 0) <= "000000000";
33
                   end if:
34
                end if:
35
            End Process u_rLED;
        End Architecture rtl:
```












STEP5.1: ANALYSIS & SYNTHESIS














STEP5.2: CHECK RESOURCE AND WARNING MESSAVE



ตรวจสอบวงจร

- 1. ถ้า code สามารถ compile ได้จนเสร็จ จะขึ้น เครื่องหมายถูกสีเขียวขึ้น
- 2. ตรวจสอบ resource ที่ใช้งานบนหน้าจอ ถ้า code ถูกต้องหมด ควรจะมีการสร้าง logic โดยใช้ Logic Elements ไปบ้าง (หากลืม assign output ตัว Logic Elements จะมีค่าเป็น 0)
- 3. ให้อ่าน warning message ให้ครบถ้วน (ตัวหนังสือ สีฟ้า) ว่ามีอะไรที่ผิดปกติหรือไม่ ถ้ามีให้กลับไปแก้ไขให้ เรียบร้อยก่อน












STEP6.1: CREATE NEW SDC FILE (TIMING CONSTRAINT FILE)





SDC1.sdc

กดสร้าง SDC File ใน Quartus project

- กดที่ icon รูปไฟล์เปล่าที่มุมบนซ้ายของ Tool เพื่อเลือกสร้างไฟล์ใหม่
- เลือกชนิดไฟล์เป็น Synopsys Design Constrarints File
- กดปุ่ม OK เพื่อจบการสร้างไฟล์
- บนหน้าต่างของ Tool จะปรากฏไฟล์เปล่าขึ้นมา ซึ่งสามารถเขียนคำสั่ง ลงไปเพิ่มเติมได้












STEP6.2: RENAME SDC FILE



- กดที่ icon รูป save เพื่อเลือก save as ชื่อไฟล์ใหม่
- เลือกตำแหน่งของ file ไปที่ project folder ของเราคือ ../TestProject/sdc
- ตั้งชื่อไฟล์ใหม่เป็น TestProject.sdc
- กด save ชื่อไฟล์ใหม่ และไฟล์นี้จะถูก add เข้า Project เป็น default setting












STEP6.3: TYPE COMMAND TO NEW SDC FILE

พิมพ์คำสั่งลงใน SDC File



1. ระบุความถี่ของสัญญาณนาฬิกาที่ใช้ใน design ของเรา โดยกำหนดเป็นคาบเวลาหน่วย ns ในที่นี้ 20 ns = 50 MHz

2. เป็นคำสั่งเพิ่มเติม เพื่อให้ tool นั้นสร้างและตรวจสอบ clock เพิ่มเติม เมื่อใน code ของเรามีการเรียกใช้ PLL เพื่อ สร้าง clock ความถี่อื่น ๆ เพิ่มเติม













STEP7.1: SET PIN ASSIGNMENT





- กดที่เมนู Assignments -> Pin Planner
- หน้าต่าง Pin Planner จะปรากฎขึ้น ให้กำหนดหมายเลขขาของ FPGA ที่ต้องการ **จะใช้งานสำหรับแต่ละสัญญาณ**
- กำหนดค่า I/O Standard ว่าแต่ละขาที่เราใช้งานนั้น ต่อกับระดับไฟเท่าใหร่บ้าง
- กด save เมื่อกำหนดค่าทั้งหมดเสร็จ












00:00:00

STEP7.1 : SET PIN ASSIGNMENT (OPTIONAL)













STEP7.1: SET PIN ASSIGNMENT (OPTIONAL)

```
set location assignment PIN P11 -to Clk50
set instance assignment -name IO STANDARD "3.3-V LVTTL" -to Clk50
set location assignment PIN H21 -to RstB
set instance assignment -name IO STANDARD "1.5 V Schmitt Trigger" -to RstB
set instance assignment -name IO STANDARD "1.2 V" -to LED[0]
set_location_assignment PIN C8 -to LED[1]
set instance assignment -name IO STANDARD "1.2 V" -to LED[1]
set location assignment PIN A6 -to LED[2]
set instance assignment -name IO STANDARD "1.2 V" -to LED[2]
set location assignment PIN B7 -to LED[3]
set_instance_assignment -name IO_STANDARD "1.2 V" -to LED[3]
set location assignment PIN C4 -to LED[4]
set_instance_assignment -name IO_STANDARD "1.2 V" -to LED[4]
set location assignment PIN A5 -to LED[5]
set_instance_assignment -name IO_STANDARD "1.2 V" -to LED[5]
set location assignment PIN B4 -to LED[6]
set_instance_assignment -name IO_STANDARD "1.2 V" -to LED[6]
set_location_assignment PIN_C5 -to LED[7]
set instance assignment -name IO STANDARD "1.2 V" -to LED[7]
```

เปิดไฟล์ .qsf ด้วย text editor เช่น Notepad++ แล้วพิมพ์ข้อความเพื่อกำหนดขาและระดับไฟของขาให้กับแต่ละสัญญาณ

Note: การกำหนดค่าโดยใช้ text editor นั้นแม้จะเร็ว แต่ต้องอาศัยความ ชำนาญของผู้ออกแบบอยู่ เพราะอาจจะผิดพลาดได้ง่าย **แนะนำให้หลังจากพิมพ์ qsf เสร็จ ให้ลองกลับไปเปิด Pin Planner เพื่อ ตรวจสอบว่าทุกขาได้กำหนดค่าเรียบร้อยแล้ว**












STEP8.1 : COMPILE PROJECT














STEP8.2: COMPILATION REPORT














STEP9.1: OPEN PROGRAMMER

ทดสอบโปรแกรมบนบอร์ดจริง (เปิดไฟบอร์ด และเชื่อมต่อบอร์ดเข้า กับ PC ผ่าน USB Port ให้เรียบร้อยก่อนจะเริ่มขั้นตอนต่อไป)














STEP9.2 : JTAG SETUP














STEP9.3: PROGRAM DEVICE













https://www.facebook.com/DigitalDesignThailand/



https://forfpgadesign.wordpress.com/













