

硕士学位论文

(专业学位论文)

基于 FPGA 的声信号数据采集 系统设计与实现

**DESIGN AND IMPLEMENTATION OF ACOUSTIC
SIGNALS DATA ACQUISITION SYSTEM
BASED ON FPGA**

曹逸飞

哈尔滨工业大学
2025 年 5 月

国内图书分类号：TP274.2

学校代码：10213

国际图书分类号：621.3

密级：公开

硕士学位论文

基于 FPGA 的声信号数据采集 系统设计与实现

硕 士 研 究 生：曹逸飞

导 师：赵扬 教授

申 请 学 位：专业学位硕士

学 科：电子信息

所 在 单 位：信息科学与工程学院

答 辩 日 期：2025 年 5 月

授 予 学 位 单 位：哈尔滨工业大学

Classified Index:TB53
U.D.C:621.3

Dissertation for the Master Degree in Engineering

**DESIGN AND IMPLEMENTATION OF ACOUSTIC
SIGNALS DATA ACQUISITION SYSTEM
BASED ON FPGA**

Candidate:	Cao Yifei
Supervisor:	Prof.Zhao Yang
Academic Degree Applied for:	Master of Engineering
Speciality:	Electronic and Information Engineering
Affiliation:	School of Information Science and Engineering
Date of Defence:	May, 2025
Degree-Conferring-Institution:	Harbin Institute of Technology

摘 要

高速数据采集系统在工业测量领域占据着不可替代的核心地位，其核心功能在于将现实世界中连续的模拟物理量精准转化为计算机可识别与处理的数字化信号。当前，企业研发多聚焦于提升通用型高速数据采集卡的硬件性能与兼容性，以满足工业场景中大规模、标准化数据采集需求；而高校科研则更侧重于探索数据采集与实时处理算法的深度融合，加速测量系统向智能化、自主化方向发展。本文针对所在实验室在激光致声跨介质通信和激光致声无损检测研究方向上对于高速声信号采集与处理系统的自主研发需求，设计一种基于 FPGA-PCIE（Field Programmable Gate Array-Peripheral Component Interconnect Express）架构的高速信号采集系统，并分别面向上述两个研究方向开发了功能子板系统，其主要工作及结果如下：

本文设计的高速数据采集系统，为实现跨领域应用的灵活需求，引入子卡切换机制，可无缝切换多通道同步采集与单通道高精度采集两种工作模式。通过定制化机械结构设计，保障系统与工控机的物理兼容性 & 散热效能。系统与电脑主机间采用 PCIE 协议通信，方案明确了高速信号采集系统的需求指标与架构，并对芯片、电路拓扑、通信协议等开展了对比论证。

在硬件设计上，在 ADC（Analog-to-Digital Converter，模数转换器）子板上分别设计了单通道采样率为 65MSPS（Sample Per Second）、分辨率 12bit 的 AD9238BSTZ-65 模块和每通道 200kSPS、16bit 的八通道的 AD7606BSTZ 模块。选择了主芯片为 Kintex-7 系列的 FPGA 芯片的工业核心板作为主控模块，围绕此工业核心板设计了物理接口为 PCIE Gen2 x8 的核心母板。针对激光致声跨介质通信研究中的信号采集需求，特别设计了 400kHz 截止频率、30dB 增益的低通滤波器子板模块。

在软件设计上，开发基于 Qt Creator 的数据采集平台，依托 FPGA 设计 ADC 驱动，数据帧结构重组和 DMA（Direct Memory Access）；在上位机中首先设计出核心的高速数据采集系统，拥有基本的数据储存和展示功能，并且采用了 C++ 多线程的架构，优化了上位机的流畅度。

实验测试表明本课题所研制的数据采集系统可有效支撑激光致声跨介质通信和航空钛合金表面缺陷超声检测等信号采集的典型应用。

关键词:高速数据采集系统；PCIE；模拟滤波器；激光致声通信；超声检测

Abstract

High-speed data acquisition systems occupy an irreplaceable core position in the field of industrial measurement, and their core function is to accurately convert continuous analog physical quantities in the real world into digital signals that can be recognized and processed by computers. At present, enterprise R&D focuses on improving the hardware performance and compatibility of general-purpose high-speed data acquisition cards to meet the needs of large-scale and standardized data acquisition in industrial scenarios. However, university research focuses more on exploring the deep integration of data collection and real-time processing algorithms, and accelerates the development of measurement systems in the direction of intelligence and autonomy. In this paper, a high-speed signal acquisition system based on FPGA-PCIE architecture is designed in response to the independent research and development requirements of high-speed acoustic signal acquisition and processing system in the research direction of laser-induced cross-media communication and laser-induced acoustic nondestructive testing in the laboratory. The functional daughter board system was developed for the above two research directions, and its main work content and results are as follows:

In order to realize the flexible requirements of cross-domain applications, the high-speed data acquisition system designed in this paper introduces a sub-card switching mechanism, which can seamlessly switch between the two working modes of multi-channel synchronous acquisition and single-channel high-precision acquisition. Through customized mechanical structure design, the physical compatibility and heat dissipation performance of the system and industrial computer are ensured. The PCIE protocol is used to communicate between the system and the computer host, and the requirements and architecture of the high-speed signal acquisition system are clarified, and the chips, circuit topologies, and communication protocols are compared and demonstrated.

In terms of hardware design, an AD9238BSTZ65 module with a single-channel sampling rate of 65 MSPS (Sample Per Second) and a resolution of 12 bits and an eight-channel AD7606BSTZ module with 200 kSPS and 16 bits per channel are designed on the ADC (Analog-to-Digital Converter) daughter board. The industrial core board with the main chip of the Kintex7 series FPGA chip was selected as the main control module, and the core motherboard with the physical

interface of PCIE Gen2 x8 was designed around this industrial core board. In order to meet the signal acquisition requirements in the research of laser-induced cross-media communication, a low-pass filter subboard module with a cut-off frequency of 400kHz and a gain of 30dB is specially designed.

In terms of software design, we have developed a data acquisition platform based on Qt Creator, relying on FPGA to design ADC drivers, data frame structure reassembly and DMA (Direct Memory Access). The core high-speed data acquisition system is first designed in the host computer, which has basic data storage and display functions, and adopts the C multi-threaded architecture to optimize the fluency of the host computer.

Experimental tests show that the data acquisition system developed in this project can effectively support the typical applications of signal acquisition, such as laser-induced acoustic cross-media communication and ultrasonic testing of surface defects of aviation titanium alloys.

Keywords:high speed data acquisition system, pcie, analog filters, laser acoustic communication, ultrasonic testing

目 录

第 1 章 绪论.....	1
1.1 课题来源.....	1
1.2 课题研究背景及意义.....	1
1.2.1 声波信号采集技术.....	1
1.2.2 高速采集技术的应用.....	2
1.2.3 研究意义.....	2
1.3 数据采集技术的发展历史及国内外研究现状	3
1.3.1 数据采集技术的发展历史.....	3
1.3.2 国内外研究现状.....	4
1.4 本文主要工作.....	6
1.5 本文结构安排.....	7
第 2 章 系统方案	9
2.1 系统的需求与架构.....	9
2.1.1 系统需求及指标.....	9
2.1.2 系统架构.....	11
2.2 系统关键器件选型.....	12
2.2.1 ADC 方案阐述	12
2.2.2 ADC 驱动模块设计	13
2.2.3 滤波器设计.....	14
2.2.4 中央逻辑单元方案.....	15
2.2.5 片外储存方案.....	17
2.2.6 PCIE 数据传输方案	17
2.2.7 上位机程序设计方案.....	19
2.3 本章小结.....	20
第 3 章 系统硬件设计	21
3.1 整体硬件方案概述.....	21
3.2 功能子模块原理图设计.....	22
3.2.1 AD7606 模块设计	22
3.2.2 AD9238 模块设计	24
3.2.3 滤波器设计.....	29
3.2.4 核心母板.....	33
3.2.5 电源设计.....	35
3.3 高速电路 PCB 设计	40
3.3.1 信号完整性.....	40

3.3.2 电源完整性.....	45
3.3.3 PCB 设计	48
3.4 本章小结.....	50
第 4 章 系统逻辑与软件设计	51
4.1 整体系统程序方案概述.....	51
4.2 ADC 驱动模块	52
4.3 数据帧结构设计.....	53
4.4 DMA 模块设计	56
4.5 DDR3 读写	59
4.6 PCIE 通信模块实现.....	61
4.7 上位机实现.....	65
4.8 本章小结.....	67
第 5 章 系统测试	68
5.1 系统测试概述.....	68
5.2 系统硬件电路测试.....	68
5.2.1 电源测试.....	69
5.2.2 滤波器测试.....	70
5.2.3 核心主板测试.....	71
5.2.4 ADC 测试.....	71
5.2.5 系统底噪测试.....	72
5.3 系统功能测试.....	72
5.3.1 高速数据采集系统测试.....	72
5.3.2 超声信号采集与分析.....	74
5.3.3 激光致声通信系统.....	76
5.4 本章小结.....	79
结论.....	81
参考文献.....	83

第 1 章 绪 论

1.1 课题来源

本课题来源于国家自然科学基金面上项目《考虑声波多重散射机制的增材制造钛合金组织晶粒度激光超声反演研究》和山东省自然科学基金面上项目《基于联合调制的高容错性激光致声跨介质通信方法研究》，致力于高速数据采集系统的研发，以服务于上述课题研究需要。

1.2 课题研究背景及意义

声波信号在介质中的传递贯彻现代工业及国防发展的始终^[1]，特别是在实时检测^[3]、远距离通信^[4]等技术领域具有广阔的应用，例如材料超声无损检测^[5]，分布式声传感（Distributed Acoustic Sensing, DAS）监测^[6]，海洋水声通信^[7]，医疗超声检测^[8]（如 B 超成像、超声内镜成像技术等）。然而，高速采集声信号是上述系统研制与开发的关键环节之一，它对于确保检测的有效性和通信的可靠性至关重要。随着科技的持续进步，声波信号的采集与处理技术也在不断演进，特别是在复杂的工业、医疗和军事应用领域，对声波信号采集技术的要求日益提高。在动态变化的环境中实时且准确地捕获和分析声波信号，已成为当前技术研究的一个焦点。

1.2.1 声波信号采集技术

声波信号的传递依赖于介质的性质，包括密度、弹性、声速等因素^[9]。不同的介质对声波的传播有着不同的影响，这使得声波在不同应用领域中的传播特性^[10]和信号采集技术需求也有所不同。例如，海洋水声通信中，水的温度、盐度和压力等因素会影响声波的传播速度和信号衰减^[11]，进而影响通信质量。在这种环境下，要保证长距离的声波信号传输，必须对声波信号进行高效地采集与处理。与此类似，医疗领域中的超声波成像技术^[12]也要求采集系统能够精准、快速地获取声波信号，以便生成高质量的成像数据。

在过去的几十年里，随着电子技术和信号处理技术的不断发展^[13]，声波信号的采集系统不断得到改进。从最初的单通道采集设备，到现在的多通道并行采集系统^[14]，从传统的模拟信号采集到现代数字化信号采集^[15]，声波信号采集技术不断提高其性能和精度。特别是在高速数据采集领域，通过优化硬件

设计、改进传感器技术、引入新型的信号处理算法，现代声波信号采集系统能够应对更加复杂和动态的环境，提供更高的实时性和可靠性。

1.2.2 高速采集技术的应用

在材料超声无损检测技术领域，通过分析超声波信号在材料中的传播特性，能够评估材料的内部结构及其缺陷情况。这项技术已在航空航天^[16]、汽车制造^[17]等多个领域获得了广泛的应用。利用声波信号的传播时间、波形变化等特性，可以识别材料内部的裂纹、气孔、缺陷等问题。为了增强检测的精确度和效率，实时高速采集技术在这一环节扮演着至关重要的角色。在材料的超声波检测过程中，声波信号的快速采集有助于显著缩短检测周期，提升检测的精确性。以航空工业为例，飞行器的结构在飞行前必须接受详尽的检查。鉴于飞行器结构的复杂性以及材料密度、厚度等参数的差异性，超声波信号的传播速度也会相应变化^[18]。因此，高速采集技术能够实时捕捉这些细微差别，协助检测人员精确评估材料质量，从而保障飞行器的安全。

在医疗超声实时检测成像技术领域，包括B超成像、彩色多普勒超声成像、超声内镜成像技术等，必须使用高速采集系统来实现信息的实时采集与传输。通过利用高频声波在人体组织中的传播特性，这些技术能够无创地获取人体内器官和组织的图像。实际上，超声波信号的高速采集对于提升成像质量和实时性至关重要，特别是在高分辨率成像和实时监测方面，采集系统需要能够捕捉到更细微的信号变化。例如，在胎儿成像过程中，彩色多普勒超声成像系统必须实时捕捉胎儿的心跳、运动等生理信号^[19]。为了获得清晰的成像效果，采集系统必须具备较高的采样率和精度，以防止信号的丢失和失真。此外，超声检测还要求具备高效的信号处理能力，以便从海量数据中提取出有用的图像信息，辅助医生进行诊断。

在海洋水声通信技术领域，水声通信作为一种关键的水下通信手段，被广泛应用于潜艇通信、海洋勘探以及海洋环境监测等多个方面。为了捕捉那些微弱的水声信号，水下通信系统必须配备高灵敏度的传感器。此外，系统还应具备高效的数据处理和传输能力，以满足实时通信和数据交换的需求。在这一过程中，声波信号的高速采集技术扮演着至关重要的角色，它直接决定了通信的品质和系统的整体性能。因此，高速采集系统在实时检测、在线状态监测以及通信领域展现出了巨大的应用潜力。

1.2.3 研究意义

综上所述，当前信号采集领域的研究与应用正逐步向高速传输和采集技术

发展^[20]。随着技术的持续发展，高速数据采集与处理技术已经成为众多领域的核心需求。自主设计并实现高效的高速数据采集与处理装置，已成为推动检测、实时监测、通信及其他应用领域技术进步的关键。因此，自主设计、开发和实现高效、精准的高速数据采集系统，不仅能为检测与通信领域的研究人员和工程师提供更准确、全面的数据信息，还能促进我国在该领域的科学研究和技术创新，进而推动各行业向更高效、更智能的方向发展。

1.3 数据采集技术的发展历史及国内外研究现状

高速数据采集系统的核心功能是利用 ADC 将现实世界的物理量转换为量化的数字数据，并通过数字系统设备暂存于存储单元中。随后，这些数据通过计算机数据交换接口传输至计算机设备，以供存储和展示使用。该系统的发展历程主要涵盖了 ADC 芯片的进步以及与计算机数据交换接口技术的演进。本篇文章将重点探讨后者，即高速数据采集系统的研究进展，并从这一角度展开论述。

1.3.1 数据采集技术的发展历史

数据采集系统在真正意义上得到问世，据可查资料显示，美国于 1956 年首次在军事测试系统中应用。尽管当时的使用者和配套设备并不十分专业，但它仍能满足许多传统数据采集装置无法完成的任务，因此被视为数据采集系统的起点。在 1963 年，IBM（International Business Machines Corporation）公司生产了专用于数据采集的计算机。后来于 1974 年，由 Tecmar Inc 生产的通用型 S-100 计算机及数据采集卡取代了这些较为昂贵的专用系统^[21]。1981 年，IBM 推出了 IBM 个人计算机，与此同时，Tecmar Inc. 推出了首款个人计算机数据采集产品，这标志着数据采集系统轻量化、专用化、经济化的时代正式开启。在之后的数十年里，随着大规模集成电路的迅速发展^[22]，数据采集系统进入新的阶段：系统规模不断缩小，结构更加精简，成本降低，性能增强。数据采集系统能够根据不同的应用需求，通过添加或移除模块，以及修改程序来实现目标，这正是模块化结构的优势所在。如图 1-1 所示，展示了现代较为成熟的通用型数据采集系统架构。这五个部分的制造工艺和技术领域的进步，是推动现代数据采集系统发展的关键。




图 1-1 现代数据采集系统架构

1.3.2 国内外研究现状

根据相关资料表明，国际上数据采集系统的主导地位仍由国外公司占据，其中包括美国的 NI 和 Keysight Technologies，法国的 ApisSys，德国的 HBM，以及比利时的 LMS 等主要企业^[23]。NI 推出的 PXIe 总线数据采集平台 PXIe-5774^[24]，支持双通道和单通道两种采集模式。该平台的模拟信号输入带宽高达 3GHz，单通道采样率可达 6.4GS/s，而双通道模式下采样率最高为 3.2GS/s。分辨率为 12bit，采用 Xilinx 公司的 Kintex UltraScale KU060 型号 FPGA 来实现 A/D 转换后的数字信号处理。Keysight Technologies 主要开发与示波器配套的数据采集系统，其最新产品 UXR1102B^[25] 示波器的最大带宽可达 110GHz，最大存储深度为 2Gpts，最大采样速率为 256Gsa/s，支持四通道，具有 10bit 分辨率 ADC。ApisSys 发布的 AV133^[26] 数据采集平台支持 OpenVPX 标准，支持单通道采样模式，采样率可达 5.4GS/s，分辨率为 12bit，同样采用 Xilinx 公司的 FPGA 作为数据处理模块。这些公司凭借 FPGA 技术和模块化设计，在高速、高精度及标准化方面持续引领全球市场。

尽管国内企业在起步上稍显滞后，但它们正迅速追赶国际上的领先制造商。以坤驰科技为例，该公司已涉足从中低频到射频领域的高速数据采集卡，并提供包括 PCIE、PXIE、光纤等多种接口。其 ADQ7DC^[27]型号的直流耦合型 PCIE 数据采集卡，采样率最高可达 10GS/s，分辨率为 14bit。另一方面，熠新科技专注于高速数据采集并同时进行信号处理，为激光雷达、超声/光纤传感等领域提供了多个典型案例解决方案。其 M5i.33xx-x16^[28]型号的数据采集卡，采样速率最高可达 6.4GS/s，分辨率为 14bit。部分数据采集卡如图 1-2 所示。



图 1-2 国内外企业数据采集卡示例

在企业层面，工业数据采集卡技术已经相当成熟，主要集中在通用型高速数据采集卡上。尽管如此，除了 NI 提供的数据采集卡，这些数据采集卡可以利用自主开发的 LabVIEW 软件进行二次开发外，其他厂商的产品往往仅限于标准应用，缺乏深度定制化的二次开发能力。为了应对特定需求，一些高校和研究机构开始自主研发针对特定应用的数据采集装置，这些装置在特定领域展现了显著的适用性和技术优势。以下将介绍几所具有代表性的高校及其在这一领域的相关研究与发展。

在 2023 年，哈尔滨工程大学的于洋以 ZYNQ 技术为基石，针对水下探测的信号高速采集的需求，成功设计了一套基于 FPGA 的高速数据采集系统^[29]。该系统采用了“FPGA+ARM”的架构，实现了单矢量水听器的声纳探测系统，能够在 200 米的水下稳定运行超过 24 个小时。到了 2024 年，同实验室的徐新辉在此系统的基础上进行了水下声源被动定深方法的研究，进一步使得该系统从硬件设计到算法研究上都得到了完善^[30]。尽管如此，他们对数据传输原理的介绍并不详尽，且设计的系统功能相对简单。然而，从方案框架的角度来看，它提供了重要的参考价值。针对这一问题，本研究深入阐述了数据采集系统的基本原理，并设计了多级缓存结构，并通过自定义中断和自主设计 IP 核等技术手段，详细描述了高速数据采集的过程，提供了一个可供参考的数据采集原理方案。

近年来，中北大学在工业数据采集领域都颇有研究，其中 2022 年崔文涛使用基于 TIADC(Time-Interleaved Analog-to-Digital Converters, 时间交错 ADC) 技术将低速的 ADC 以时分复用的方式提高数据采集卡的采样速率^[31]，从硬件电路设计到芯片都以较低的成本完成了较高的技术指标；在 2024 年蔺红彦在此基础上进行了数据同步性的精准化优化和精进^[32]，然而其团队研究的高速数据采集装置，主要侧重于提升数据传输的带宽，未考虑数据处理过程中可能产生的时序冲突，如数据的实时存储与展示。针对这些问题，本研究在数据采集系统的各个关键模块中均设计了时序冗余，以便于对数据进行灵活操作。基于 Qt 平台，采用 C++ 语言开发了上位机系统，并提出了多线程处理机制。这一机制有效解决了在单线程环境下，数据存储与展示过程中可能出现的时序冲突，从而避免了上位机的卡顿和界面冻结等问题。

在 2022 年，来自美国明尼苏达州圣托马斯大学的 Lucas J. Koerner 团队成功利用 Xilinx Artix 7 系列 FPGA 芯片构建了一个高速数据采集系统，该系统具备 4 个通道，每个通道的采样率高达 5MSPS，分辨率为 16bit。此外，他们还集成了一种支持可调截止频率的实时 IIR 滤波器，并通过 USB3.0 接口实现了 FPGA 芯片与 PC 之间的数据通信。在这种架构下，系统能够实时地对数据

进行滤波处理^[33]。尽管相较于 FIR 滤波器，该系统使用的 IIR 滤波器在相同截止频率下具有更少的阶数^[34]，但在高采样率的情况下，它会消耗更多的 FPGA 芯片资源。此外，数字滤波器固有的延迟单元可能导致设计不当的情况下出现数据丢失等问题。为了解决这些问题，本研究采用了模拟滤波器置于信号采集前端的方案，有效缓解了数字滤波器带来的资源消耗和时序开销，显著放宽了滤波器的使用条件，并提升了整个系统的性能。

观察上述高速数据采集系统，不难发现，在传输带宽较大的情况下，通常会采用 PCIE 作为物理接口。同时，目前在高速数据采集系统的研究中，存在二次开发难度较大、数据同步与时序冲突、资源消耗和延迟问题以及滤波器设计挑战等关键问题。为解决这些问题，本研究提出了一些创新的解决方案，包括设计多级缓存结构、优化时序冗余、采用自定义中断和自主设计 IP 核等技术，改进数据采集过程，降低二次开发难度；通过多线程处理机制解决数据存储与展示中的时序冲突；采用模拟滤波器减轻数字滤波器的资源消耗和时序开销，从而提升系统性能。


1.4 本文主要工作

本文聚焦于高速数据采集系统的开发与优化，着重探讨了两大核心技术：多级缓存架构设计和 PCIE 接口应用。文章从基础理论分析出发，针对高速信号采集与传输的核心需求，通过构建多级缓存的带宽增强模型，有效提升了系统的带宽性能。在硬件设计方面，精心制作了多层 PCB (Printed Circuit Board) 板，确保了差分信号等长控制、阻抗匹配、信号完整性和电源完整性的技术要求得到满足。接着，设计了滤波器，完成了 ADC 设计与驱动，并进行了 PCB 布局布线，依据 PCIE Gen2 协议设计了 PCIE 物理接口。在对系统各个模块的电源系统进行深入调研和分析后，本文选择了符合本文需求的电源类型，并设计了相应的供电模块。在软件层面，采用了模块化设计策略，基于 AXI4 片内总线架构。通过自主开发 DMA 控制 IP 核与 Xilinx 官方提供的 PCIE 案例的协同优化，实现了 DDR3 存储控制与 PCIE Gen2x8 通道的有效耦合。在上位机系统设计方面，采用 Qt 框架进行开发，并集成了设备驱动以完成主要的数据传输功能。基于此，本课题成功将系统应用于实验室内的激光跨介质通信系统和超声无损检测技术研究，并针对性地进行了系统上的应用功能开发。

本文主要是采用多级缓存架构、自定义中断方式设计出基础的基于 PCIE 接口的高速数据采集系统。在此基础上进行二次开发设计出适用于超声信号检测和激光致声跨介质通信的高速信号采集系统，为相似的科学研究提供了一个经过实际工程检验的方案。

1.5 本文结构安排

本文总共涵盖六个章节，论文的整体架构如图 1-3 所示。



每个章节的内容具体分配如下：

第一章作为绪论，详细阐述了本研究课题的起源，探讨了课题所在领域的演进历程以及国内外的研究动态。同时，本章还揭示了本文的研究难点与创新点，并在结尾部分明确了文章的结构布局和论述逻辑。

第二章为系统方案的概述。详细阐述了系统的基础架构及其性能指标的确定。依据这些指标，对所需组件进行选型，以及对软件开发平台进行确认和选择。通过模块化方法，进行性能指标的验证和系统可行性分析。

第三章为系统的硬件设计硬件内容涵盖硬件原理图设计与 PCB 设计。原理图设计着重于系统架构所需硬件的确定及解决方案的构思。PCB 设计则聚焦于元器件的选择、布局（Layout）和布线。特别地，当涉及高速 PCB 设计时，会探讨相关原理和注意事项。内容从各模块的电源设计开始，逐步深入到 ADC 和滤波器模块的设计，最终介绍核心母板的设计。章节末尾，展示了核心部分的 PCB 设计版图、相应的实物版图以及设计中应注意的要点。

第四章为系统的软件设计。设计出满足设计要求的代码层软件架构。系统的软件架构主要涵盖两个核心领域：基于 FPGA 的 SoC 片上系统设计，以及基于 Qt 的上位机设计。SoC 片上系统主要负责驱动外部传感器模组，并通过系统逻辑将从传感器模组获取的数据传输至 PC。而 Qt 上位机的主要功能包括数据接收、存储和展示，同时支持与实验室相关的特定应用功能的拓展开发。

第五章为系统的相关测试以及成品效果展示。本章主要对系统硬件相关数据进行了测试，并展示了高速数据采集系统最原始的效果，以及与实验室相关的专用数据采集系统的效果和性能。

最后主要聚焦于总结与展望。本章对全文内容进行了精炼的总结，并提出了关于数据采集系统领域的一些个人见解和未来展望。

第 2 章 系统方案

本章节阐述了高速数据采集系统的需求和架构，清晰界定了系统的核心功能以及各个子模块的设计方案。在整体架构方面，系统必须兼容多个外部传感器的驱动、数据传输控制以及与个人电脑的数据交换功能。为了适应各种实验需求，该系统采用了模块化设计，确保了采集速率和通道数量的灵活调整。

2.1 系统的需求与架构

2.1.1 系统需求及指标

针对实验室在激光致声跨介质通信和激光致声无损检测领域对声波信号高速采集系统的自主研发需求，本文提出了一个定制化的数据采集系统设计方案。以下是本文设计的数据采集系统所满足的具体要求：

（1）数据采集系统主要由数据采集平台和多功能上位机构成，其中数据采集平台主要负责驱动多个外部传感器，控制数据传输逻辑，并通过特定的硬件通信接口实现与 PC 的数据交换。

（2）数据采集平台内置硬件主控单元，能够灵活地处理和修改数字逻辑，并且具备数据缓存功能。

（3）机械结构允许灵活地更换采集子板，以适应不同速率的数据采集。这主要为了满足实验室多样化的采集需求，通过与主控单元程序的协同变化，实现通道间的切换和采集速率的调整。

（4）设计出满足上述功能的上位机采集系统，其主要职责是完成数据的展示和存储等功能。在特定的实验需求下，可以针对性地扩展上位机的功能，例如，为激光致声通信系统增加特定的子模块。

针对基带信号，依据奈奎斯特采样定理，数据采集速率应至少为信号带宽的两倍。然而，在实际工程应用中，通常需要更高的采样速率，工程实践要求至少为信号带宽的 2.54 倍^[35]。本文着重于在计算机系统中观察到更精细的信号特征，以更好地支持本实验室的科研工作，因此，必须将采样速率设定得更高。如图 2-1（a）所示，原始信号为采样频率 1MSPS、信号频率 1kHz 的正弦波信号，该信号作为被采样的模拟信号。图 2-1（b）和图 2-1（c）展示了奈奎斯特采样频率下的信号采样结果，分别对应相位偏移 0 度和 45 度的情况。可以看出，对于信号观察者而言，该采样频率是不足的，甚至在某些情况下，无法有效采集到信号。图 2-1（d）显示信号的轮廓基本一致，对于对信号特征要求不高的

场合，该采样频率已足够使用。而图 2-1（e）和图 2-1（f）则展示了在采样频率为基带信号带宽 10 倍和 20 倍时，信号特征几乎无损和非常清晰的情况。因此，根据本文的实验需求，为了观察到更精细的信号波形，采样频率需达到基带信号带宽的 10 至 20 倍。本文采用这一结果作为设计采集系统的参数。




图 2-1 采样示例图

本系统拟设计两种数据采集子板来实现单通道和多通道两种方式的采集功能。考虑到单通道模块和多通道模块的切换，因此采用了子母板分离的形式设计方式，结合其封装及应用需求，设计了如下指标要求，如表 2-1 所示。

表 2-1 性能指标要求表

技术指标类型	技术指标	
类型	单通道	多通道
供电类型	12V 直流供电	12V 直流供电
分辨率	> 8bit	16bit
采样率	$\geq 62.5\text{MSPS}$	200kSPS
量程	$\pm 5\text{V}$	$\pm 5\text{V}$
增益	30dB	无
通道数	1CH	8CH

表 2-1（续表）

接口类型	PCIE	PCIE
是否有缓存	是	是
是否可选采样率	是	否
总带宽	≥1Gbps	25.6Mbps

2.1.2 系统架构

针对 2.1.1 节所述的系统需求，本研究提出了一个模块化、可分离的子母板数据采集系统架构，如图 2-2 所示。该架构主要由三个部分构成：数据采集子板、高速数据采集系统母板以及数据处理上位机。架构中包括单通道和多通道的高速数据采集子板，这些子板通过 CMOS 或 LVDS 接口与母板物理连接。采用子母板分离式设计，技术优势主要表现在以下几点：首先，模块化设计允许动态重构功能单元，通过更换子板即可轻松实现系统功能的硬件切换，以适应不同的采集需求；其次，标准化的背板总线设计减少了系统冗余，显著降低了硬件开发成本；最后，硬件级别的信号预处理，如滤波器和放大器等，虽然数字处理方法在数学上更为便捷，但会大量消耗数字资源并增加系统时序压力。在数据交互方面，系统利用 PCIE x8 Gen2 总线与上位机建立高速传输通道。配套开发的上位机软件采用多线程架构，实现了实时波形可视化、数据存储格式的多样化以及良好的二次开发兼容性，具有一定的工程应用价值。




图 2-2 数据采集系统架构图

根据不同的实验需求，数据采集子板通过添加相应的子板并使用传输线缆进行连接。系统母板采用了以 FPGA 为核心板与底板相结合的设计方案，显著

降低了硬件开发的复杂性，并且在硬件发生故障时，更换成本也得到了有效降低。核心板所采用的核心芯片是 Xilinx 公司 Kintex-7 系列中的 XC7K325t 芯片。总体而言，输入不同的数据类型，对于系统框架无明显的影响，基本与图 2-2 相吻合。以大带宽的单通道数据采集为例，前端传感器将待测物理量（如光强、声音、压力等）转换为模拟电信号。随后，这些信号通过由放大器和 ADC 前级驱动等组成的信号调理模块，将信号的幅值和类型调整至 ADC 芯片可接受的电压范围和信号类型。这样，模拟信号和数字信号便实现了分离。接着，ADC 将数字信号通过 PCIE x8 Gen2 物理接口传输至系统核心母板。核心母板利用特定的数字逻辑操作，通过通信协议将数字信号传输至上位机，在上位机中对数据进行存储、处理以及波形绘制。

2.2 系统关键器件选型

本小节依据 2.1 节确立的系统架构与性能指标，对各核心模块的设计原理、实现方案及关键参数的量化验证进行系统阐述。本文设计的高速数据采集系统采用了 ADI 的 AD9238 和 AD7606 两款 ADC 芯片，分别用于单通道和多通道数据采集。AD9238 芯片为差分输入，提供高分辨率和较高采样率，但需要前置调理模块进行信号幅值调整和单端至差分转换；而 AD7606 则支持单端输入，简化了前置调理电路，适用于并行数据传输。为了处理高采样率信号，系统采用了高性能的 FPGA 作为中央处理核心，并结合 DDR3 存储和 PCIE 接口实现高速数据传输和存储。此外，模拟信号调理模块采用 AD8065 和 AD8138 芯片，优化了信号的增益和共模电压。滤波器模块采用有源模拟滤波器，以消除带外噪声并提高系统的实时处理能力。上位机系统则基于 Qt Creator 开发，使用 C++ 语言实现高效的数据存储和处理。这一设计兼顾了硬件性能和开发简便性，适应了高速数据采集和高并发处理的需求。

2.2.1 ADC 方案阐述

数字模拟转换过程包含抽样与量化两个关键步骤^[35]。它们共同决定了 ADC 的核心性能指标，即采样率与分辨率^[36]。这些指标对于 ADC 的量化噪声具有决定性影响，研究表明 ADC 的信噪比与 ADC 的分辨率相关性比较大，而与采样率的相关性稍弱。表 2-1 中的采样速率最低要求为 62.5MHz，实验室最高的采样率需求来自所用的超声探头频率，常用的两种探头频率分别为 2.5MHz 和 5MHz，因此所设计的采样率为最高带宽的 12.5 倍，符合 2.1.1 节所得出的结论。鉴于研究的开发便捷性和设备的性价比，本研究选用了 ADI 公司生产的 AD9238BSTZ-65 型号的集成式双核 12 位 ADC，作为单通道高速数据采集的核

心 ADC。选择这款双核芯片，是基于其在 ADC 前置驱动模块出现故障时，能够迅速切换至备用通道作为替代的考量。此外，这种设计还为将来的 TIADC 方案提供了兼容性的二次开发可能性。接着，选择了 AD7606BSTZ 型号的 8/6/4 路同步采样输入型 ADC 芯片，其主要性能指标详见表 2-2。由表 2-2 可知，AD9238 作为差分输入设备，其输入电压幅值范围介于 1V p-p（峰峰值）至 2V p-p 之间^[37]，因此必须借助前端调理模块来调整输入信号的幅值，并且需要 ADC 驱动模块来执行单端到差分的转换以驱动 ADC。然而，由于仅涉及简单的并行传输，核心主板上的软核处理方式相对容易实现。另一方面，AD7606 的输入电压幅值范围可以通过外围电路直接配置为±5V 的单端输入，因此无需复杂的前置调理电路^[38]。但是，由于其通信协议为专有协议，必须在系统中央逻辑单元处进行相应的驱动配置。综上所述，在 ADC 芯片选型时，两款芯片在硬件和软件方面展现出不同的特性，这进一步彰显了本文所设计的数据采集系统的兼容性。

表 2-2 ADC 性能指标表

主要性能指标	描述	
芯片型号	AD9238	AD7606
最大通道数	2	8
单通道最高采样率	65MSPS	200kSPS
分辨率	12bit	16bit
输入信号类型	差分信号	单端
输入信号幅值范围	1V p-p 到 2V p-p	±10V 或 ±5V
功耗	300mW/通道	100mW
通信协议	并行传输	自有协议

2.2.2 ADC 驱动模块设计

由 2.2.1 节可知，采用 AD9238 芯片设计需要前级信号调理模块，其所需的模拟输入范围为 1V p-p 到 2V p-p，又由表 2-1 可知，信号的满量程幅值输入范围规定为±5V。因此，为确保信号的完整性，需要通过信号调理电路对电压幅值进行衰减，并施加直流偏置。考虑到 AD9238 芯片采用差分输入信号的模/数转换方式，因此需要配置单端至差分的驱动模块。在本模块中，必须施加直流偏置，将输入信号提升至 ADC 的信号输入范围内，以防止信号出现顶部或底部失真。鉴于所设计的电路均为高速电路，因此在选择器件时，必须考虑器件的输入信号频率范围及其相关特性。由于 AD9238 芯片的最大采样率为 65MHz，

当前商用射频前端运算放大器的输入信号带宽已普遍超越该频段阈值，因此无需采用多级放大器级联来满足设计要求，本文所设计的电路如图 2-3 所示。




图 2-3 模拟信号调理模块框图

本文选取的两个关键模块的核心组件分别是运算放大器和单端转差分转换芯片。在运算放大器芯片方面，ADI 公司的 AD8065 芯片因其较低的成本和易于获取的特性而备受青睐。该芯片拥有 145MHz 的-3dB 带宽（在增益 $G=1$ 时），并且在最大电压偏移方面表现出色，仅为 1.5mV^[39]。当它与支持 $\pm 5V$ 输入电压范围、分辨率为 12 位的 ADC 配合使用时，其 ADC 的最低有效位 $LSB \approx 2.45mV$ ，对最终结果的影响相对较小。单端转差分转换芯片则采用了性能较好且技术成熟的 AD8138 芯片，它既可以作为单端至差分转换器使用，也可以作为差分至差分放大器。AD8138 的易用性与传统运算放大器相当，同时显著简化了差分信号的放大和驱动过程。此外，其易用性好、低输入电压噪声以及可调节的输出共模电压等特性，且在增益为 1 时具备 320MHz 的-3dB 带宽^[40]，也是本设计选取其作为核心组件的主要因素。

2.2.3 滤波器设计

鉴于激光致声通信的应用需求，本文旨在设计特定的滤波器模块，以有效滤除带外噪声，同时由于激光致声产生的信号仅为“mV”级，这与 ADC 的 LSB 相接近，所以需要对其进行增益。在滤波器设计的选择上，可以分为数字滤波器和模拟滤波器两大类。每种类型都有其独特的优缺点，因此需要根据具体的应用场景和要求来做出选择。尽管数字滤波器随着计算机技术的普及和集成电路的飞速发展已经超越了模拟滤波器的使用范围，但在工业领域，模拟滤波器依然扮演着不可替代的角色。

数字滤波器是一种离散时间系统，它通过数值运算对输入信号的特定频率进行选择处理。其核心组件包括数字加法器、数字乘法器和延时单元。数字滤波器的数学原理基于 Z 变换、差分方程以及时域卷积定理，主要分为 FIR 滤波器和 IIR 滤波器两种类型。这些滤波器的系数，如 FIR 滤波器的抽头系数和 IIR 滤波器的递归系数、前馈系数，可以通过现代化编程语言如 MATLAB 或 Python 进行计算和实现^[41]。接着，各种滤波算法可以在计算机、数字信号处理器（Digital Signal Processing, DSP）芯片或现场可编程门阵列上执行，以实现

硬件层面的处理。然而，根据工程实践的经验，尽管数字滤波器具有高精度和高稳定性的优点，但无论是 FIR 滤波器还是 IIR 滤波器，要实现所需的滤波效果，通常需要较高的阶数。特别是在高采样速率的情况下，所需的数字资源会相应增加。此外，由于数字滤波器包含多个延时单元，其延迟较高，因此它们对于实时控制系统存在适用性不佳的问题。

模拟滤波器主要由 R、L、C 等无源元件或运算放大器构成的有源电路组成。由于其结构基于明确的电路拓扑设计，因此在实时处理领域具有显著优势，并且其工作运算复杂度与 ADC 的采样频率无关^[42]。对比无源滤波器和有源滤波器，二者各有优缺点。无源模拟滤波器的性能主要取决于其内部的 R、L、C 无源元件，对这些元件的精度要求较高。根据国际电工委员会（IEC）和欧洲电工标准化委员会（CENELEC）制定的 IEC60063 标准，工业界将电阻的精度分为 E6（ $\pm 20\%$ ）、E12（ $\pm 10\%$ ）、E24（ $\pm 5\%$ ）、E96（ $\pm 1\%$ ）、E192（ $\pm 0.5\%$ ）六大系列。电容器的分类更为复杂，其制作工艺和材料选择的多样性导致种类繁多。在精度方面，电容器分为 M（ $\pm 20\%$ ）、K（ $\pm 10\%$ ）、J（ $\pm 5\%$ ）、H（ $\pm 3\%$ ）、G（ $\pm 2\%$ ）、F（ $\pm 1\%$ ）六个系列^[43]。至于电感器，其精度控制尤为困难，即便是精度最高的高频电感，误差也只能控制在 $\pm 5\%$ 左右^[44]。此外，由于无源滤波器的电感元件存在显著的温度漂移特性，其动态调节能力受限，加之环境参数（温度、系统阻抗）变化的影响，易引发谐振频偏或补偿精度波动。在处理小功率信号时，无源滤波器并不能为其提供增益，反而由于 R、C 的存在，只会衰减信号，因此适用于大功率应用场景。有源模拟滤波器则用运算放大器取代了难以控制误差的电感元件，使得滤波器核心为运算放大器，支持增益调节和复杂的函数响应模型，如椭圆函数等，并且能为小信号提供增益。

综上所述，本文在设计中采用了有源模拟滤波器，并将其置于 ADC 的前端，以便对小信号进行增益放大并实时处理信号。鉴于滤波器模块同样是 ADC 芯片的前端，对于滤波器模块所使用的运算放大器器件，本研究选择了在 2.2.1 节中提及的模拟信号调理模块中所使用的 AD8065 芯片。

2.2.4 中央逻辑单元方案

在设计数据采集系统时，中央处理器（Central Processing Unit, CPU）的选择不仅影响系统的性能表现，还直接关联到数据采集的效率和稳定性。选用恰当的中央处理器能够显著增强系统的实时处理能力、数据处理效率以及与上位机的通信性能。系统的中央逻辑处理单元主要由逻辑处理核心及其外围电路组成，负责驱动外部的 ADC，接收并处理 ADC 传入的数据，包括缓存和执行相关逻辑运算，并与上位机进行通信，发挥着承上启下的关键作用。在设计数据

采集系统时，选择合适的 CPU 是至关重要的。选定的 CPU 必须具备与 ADC 数据吞吐量相匹配的运算速度和数据处理能力，以保证数据采集的高效和稳定。此外，还需考虑其实时性能、与主机的接口带宽、数据传输的准确性以及处理的及时性，因为这些因素将直接影响系统的整体性能。传统的中央处理器涵盖了单片机（Microcontroller Unit, MCU）、DSP、FPGA 以及基于 ARM 架构的处理器等多种类型。这些处理器在不同的应用场景中展现出各自的优点和局限性，因此在历史上的工程实践中被广泛采用。近年来，ZYNQ 一类的集成异构处理器逐渐兴起^[45]，这类处理器融合了多种处理单元的优势，为数据采集系统的设计提供了新的思路和解决方案，在复杂系统应用中展现出独特的潜力。在实际的数据采集系统工程应用中，这几种中央处理器的优劣之处如表 2-3 所示。

表 2-3 中央处理器的优缺点

中央处理器	优点	缺点
MCU	低功耗、低成本、简单易用	处理能力有限、实时性不足
DSP	高速信号处理、低延时计算	接口灵活性差、并行性不足
FPGA	高并行性与实时性、可灵活重构	开发复杂度高、成本高
ARM	平衡性能与功耗、生态系统完善	实时性受限、并行能力弱
ZYNQ	异构架构、灵活分工	开发复杂度极高、成本高昂

根据 2.1.1 节的分析，本文需关注数据吞吐量超过 1Gbps 的高要求，因此必须采用灵活的数据接口以及具备高并发处理能力和低延迟的中央处理器。在数据采集领域,MCU 的处理能力有限,DSP 虽然接口灵活但并行处理能力不足^[46]，而 ARM 架构中央处理器的实时性能也有所限制。经过比较，FPGA 和 ZYNQ 架构更符合这些条件。综合考虑开发难度和成本，本文决定采用 FPGA 作为中央处理核心。经过对比分析，本设计中选择了 Xilinx 公司 Kintex-7 系列中的 XC7K325tffg900-2（下文简称 XC7K325t）芯片。该 28nm 工艺芯片在满足系统性能需求的同时，实现了功耗与性能的平衡。它拥有 325k 个逻辑单元，提供了丰富的逻辑资源，16.3Mb 的 Block RAM 作为高速数据采集系统的一级缓存，可以满足本研究中的应用需求。此外，该芯片集成了多路 GTX（Gigabit Transceiver），支持 10Gbps 光纤通信和 PCIE Gen2/3 协议，确保了与 PC 的高速数据交换。它还支持 64 位 DDR3 接口，最大容量可达 2GB，大容量缓存进一步提升了数据采集系统的数据处理能力^[47]。与 Virtex-7 系列相比，Kintex-7 系列在性能和成本之间取得了更好的平衡，非常适合中高端工业仪器的应用。

2.2.5 片外储存方案

在高速数据采集系统中，由于各个子模块通常处于不同的时钟域，且硬件组件间传输存在延迟，采用多级缓存机制对于确保系统稳定性和数据精确性至关重要^[50]。为了高效地存储和管理大量采集的数据，特别是在数据流量大且需要高速缓存的情况下，选择恰当的片外存储解决方案显得尤为关键。鉴于 FPGA 芯片内存资源的有限性，片外存储成为系统设计中的理想选择。常见的片外存储方案包括 SPI Flash、DDR3 SDRAM、SSD 阵列和 SD/TF 卡等，每种存储方式都有其独特的优势和局限性。选择最合适的片外存储方式，需要根据系统的存储需求、性能要求以及成本预算进行综合考量。上述方案的优缺点如表 2-所示。

表 2-4 片外储存方案优缺点

片外储存方案	优点	缺点
SPI Flash	低功耗、低成本、通信协议简单	写入速度慢、容量受限
DDR3 SDRAM	高速读写、低延迟、大容量	易失性储存、功耗高
SSD 阵列	超大容量、非易失性、高吞吐量	写入寿命限制、成本高昂
SD/TF 卡	便携性强、成本极低	速度瓶颈、可靠性差

考虑到 SPI FLASH 的写入速度较慢，它并不适合用作高速数据采集系统的外部存储介质。虽然 SSD 阵列能够支持高达 6Gbps 的极高速数据吞吐量，但其有限的写入寿命意味着它不适合频繁擦写的外部缓存应用。至于 SD/TF 卡方案，其速度瓶颈是显而易见的，例如 Class10 卡的持续写入速度仅为约 30MB/s，这远远不能满足高速数据采集的需求。尽管 DDR3 具有易失性储存、功耗高的缺点，但对于每秒需要数以万次频繁擦写的外部储存来说，这些缺点并不构成重大障碍。XC7K325t 芯片内置了 DDR3 控制器，并支持 AXI4 总线协议。通过 DMA，FPGA 能够直接写入 DDR3，无需 CPU 介入，实现了纳秒级延迟的数据存取。得益于 FPGA 逻辑中流水线架构的优化，DDR3 的突发传输模式与 FPGA 的并行处理能力实现了完美地契合。选择 DDR3 作为片外存储方案，在实时性、带宽容量和系统集成度之间取得了最佳平衡。特别是当搭配 XC7K325t 等高性能 FPGA 时，能够充分发挥硬件并行优势，满足高速数据采集场景中“缓存-处理-传输”的全流程需求。

2.2.6 PCIE 数据传输方案

鉴于本数据采集系统采用的是嵌入式硬件，本文选择了 PCI Express 2.0 x8 接口标准（简称 PCIE 2.0 x8）作为数据采集板与 PC 之间的硬件连接方案，利

用基于 PCIE 协议栈的架构实现高速数据传输。PCIE 2.0 标准下，每个通道的数据传输速率可达 5GT/s (Giga Transfers per second)，但由于采用 8b/10b 编码^[48]，其双向全双工的有效数据传输速率则为 4Gbps。然而，实际数据传输速率会因协议开销（包括 TLP 包头、ACK/NACK 等）的限制、DMA 传输效率的影响，以及协议中提到的参考时钟、信号完整性等硬件层面的约束而有所降低。具体的数据采集系统的数据传输带宽将通过实际电路测试结果来展示。因此，深入研究本系统中采集卡与计算机间数据传输方式的传输原理显得尤为重要。如图 2-4 所示，展示 PCIE 总线层次结构的示意图，与多数接口协议相似，它由应用层、事务层、数据链路层和物理层组成。应用层位于协议的最顶层，主要负责与设备驱动程序的交互，处理由用户请求产生的 TLP (Transaction Layer Packet, 事务层数据包)。其核心功能包括定义特定设备功能接口、生成和解析 TLP，这些 TLP 包含地址、数据长度、操作类型等信息，以及实现配置空间的管理。事务层作为协议栈核心逻辑层，负责控制数据包的路由和流量控制。其核心功能涵盖 TLP 的封装、服务质量 (Quality of Service, QoS) 的保证、地址空间的管理以及流量控制。数据链路层确保数据的可靠传输，并提供错误检测与恢复机制。其核心功能包括生成和解析数据链路层包、错误检测与重传、ACK/NACK 协议管理。物理层则负责实现电气信号的传输和链路管理。其核心功能包括 LVDS 差分信号传输、编码/解码、链路初始化管理、链路宽度协商（如 x1/x4/x8 等）、速率切换，以及对电路属性进行规范，例如 AC 耦合和差分阻抗匹配。




图 2-4 PCIE 总线层次结构示意图

本文主要探讨了两种 PCIE 设备通信的硬件实现方案：一种是使用 PCIE 控制器芯片，另一种是结合 FPGA 的 XDMA IP 核。采用 PCIE 控制器芯片的方案中，该芯片负责数据链路层和物理层的部分功能，而 FPGA 则处理应用层和事务层的任务，这有助于缩短开发周期。然而，这种方法需要复杂的 PCB 设计，

包括阻抗匹配和时钟树构建，这不仅增加了硬件开发的难度，还降低了系统的可编辑性。相比之下，FPGA 结合 XDMA IP 核的方案^[49]，由于 XDMA IP 核已经集成了完整的 PCIE 协议栈（包括事务层和数据链路层），而物理层则由 FPGA 内置的硬核（例如 Xilinx GTY）来实现，因此只需操作 IP 核并编写相应的控制逻辑程序^[50]。这种方法专注于用户逻辑，复杂性远低于自行开发协议栈，显著降低了开发难度。因此，本文在设计中选择了 FPGA 结合 XDMA IP 核的方案。

2.2.7 上位机程序设计方案

本系统需要在计算机端进行数据的显示、存储和处理，因此必须选定一种上位机开发方案。目前，主流的上位机开发平台包括 Qt Creator、WinForms/WPF、Electron.js 和 LabVIEW 等，其特性如表 2-2 所示。Electron.js，作为一种基于 Web 技术栈的开发方式，虽然可以通过 Node.js 本地模块（例如 C++ Addon）或 IPC 通信进行交互，但其过程相对复杂，不适合用作与 FPGA 交互的上位机平台。WinForms 虽然使用 C# 语言开发，效率高且工具链成熟，但其跨平台能力较弱，技术较为陈旧，且学习成本较高。LabVIEW 以其图形化编程而闻名，便于非程序员进行开发验证，并且硬件兼容性较强。然而，其个人开发某些接口驱动的难度较高，成本也相当昂贵，特别是 FPGA 相关的模块需要单独购买。相比之下，Qt Creator 以其高性能的跨平台能力、工业级稳定性等特性脱颖而出。它提供了丰富的功能，包括 GUI 控制库、多线程、网络通信及数据处理，并且无需软件授权，因为有开源版本可供使用。此外，Xilinx 公司提供了 PCIE 接口的软核驱动，无需投入大量精力进行开发或购买。Qt Creator 的开发语言主要为 Python 和 C++，但考虑到 Python 解释器速度较慢，无法满足高实时性需求，因此本文选择了 C++ 语言作为上位机系统的开发语言。

表 2-5 软件开发工具特性表

特性	Electron.js	WinForms	LabVIEW	Qt Creator
开发语言	JavaScript,HTML,CSS	C#	图形化编程	C++,Python
跨平台能力	强	弱	中等	强
性能	较低	高	中等	高
工具链成熟度	较新	成熟	成熟	成熟
学习成本	较低	高	较低	中等
与 FPGA 交互能力	复杂	较弱	较强	强
灵活性	高	较低	较低	高
成本	低	中	高	低

2.3 本章小结

主要阐述并确立了高速信号采集系统的设计方案，在 2.1 节中详细介绍了系统的架构及其性能指标，为全文设定了基本框架。在 2.2 节中，本文确定了所采用的 ADC 芯片为 AD7606 芯片和 AD9238 芯片，并对滤波器的选择进行了详细讨论，最终选择了模拟滤波器；确定了 FPGA 作为系统的中央处理器，DDR3 作为系统的外部缓存单元。同时，本文确立了 PCIE 作为数据传输方式，并选定 Qt 了上位机开发软件及 C++ 作为编程语言。第三章和第四章的论述将以本章为指导依据。

第 3 章 系统硬件设计

本章节深入探讨了硬件设计方案的总体架构及其子系统的详细设计。首先，概述了系统的硬件框架，涵盖了 ADC、滤波器子板模块以及 FPGA 核心主板模块的设计，并采用核心板与底板相结合的方案来实现核心主板的设计。随后，本章详细介绍了 AD7606 和 AD9238 两款 ADC 模块的设计方案和电路配置，以及滤波器和电源设计的实现策略。在 PCB 设计方面，重点分析了信号完整性和电源完整性，确保了各模块间的稳定性和兼容性，并最终提供了 PCB 的走线图和实物焊接图以供参考。本章节的硬件设计为论文总体目标的实现奠定了坚实基础，确保了系统的高效运行，并为后续的实验和应用提供了关键支撑。

3.1 整体硬件方案概述

根据第二章的系统框架，本章将围绕各个子系统部分展开叙述。如图 3-1 所示，主要涉及 ADC 模块、滤波器模块和 FPGA 核心主板模块。




图 3-1 硬件系统框架图

鉴于 FPGA 外围核心电路的 PCB 设计复杂且实现难度较大, 本文采纳了当前工程实践中广泛采用的工业核心板与底板结合的方案, 以实现核心母板的设计。从系统整体架构出发, 信号层面的系统可以划分为模拟部分和数字部分。模拟部分主要由 ADC 模块和滤波器模块构成, 它们负责对外部信号的采集与处理; 而数字部分则由 FPGA 核心模块构成, 它负责对采集到的数字信号进行深入研究、分析以及控制输出。另外, 从机械结构的角度来看, 整个系统采用了子母板的设计模式。核心 FPGA 模块通过 FX8-140S-SV 型号的连接器和底板相连, 并通过螺丝进行固定。这种模块化的设计不仅保证了各个功能模块的独立性和灵活性, 而且便于后期根据需求对系统进行升级或维护, 从而确保系统的长期稳定运行。

本系统架构采用模块化设计, 便于根据具体应用需求更换子板。AD9238 子板和 AD7606 子板通过 40 针 CMOS 接口直接与核心母板相连。滤波器子板可置于子板前端, 执行滤波和信号增益操作。连接通过 SMA 底座和 SMA 射频连接线实现。经过精心挑选, 本文决定采用常州米联客信息科技有限公司生产的 MK7325A 型号的 FPGA 核心板作为本项目的主控板。选择该核心板的主要原因是其搭载了型号为 XC7K325tffg900-2 的 FPGA 芯片, 该芯片集成了完备的 FPGA 外围电路, 可直接投入使用。此外, 该核心板配备了 4 颗 256MB 容量的 DDR3 内存颗粒^[51], 满足本文的研究需求。

3.2 功能子模块原理图设计

本文设计了多个关键模块, 包括 AD7606 和 AD9238 ADC 模块、滤波器、核心母板和电源系统。AD7606 模块配置了多通道同步采样、并行输出模式, 并通过外部电源隔离数字和模拟电源, 保证信号采集的高精度。AD9238 模块则使用内部参考电压和高速采样, 采用差分信号输入和数据格式选择, 确保高效的数据转换。在滤波器设计上, 选择了 Sallen-Key 型模拟低通滤波器, 并通过 ADI 的 Filter Wizard 工具优化设计参数。核心母板通过 PCIE Gen2 接口与底板连接, 并通过 JTAG 接口进行 FPGA 编程。电源设计结合 LDO 和 DC-DC 转换器, 通过多级电源管理提供稳定的电压输出, 确保系统各模块的高效运行, 尤其是对 ADC 模块的低电压纹波要求做出精细控制。整体设计满足高性能数据采集和处理需求, 确保系统稳定性和可靠性。

3.2.1 AD7606 模块设计

本文涉及两款 ADC 的设计与使用, 其中 AD7606 子模块被作为多通道数据采集模块下文围绕其进行展开。

根据 AD7606 芯片的数据手册，该芯片需要配置外围电路以实现其功能。图 3-2 展示了 AD7606 芯片的简化引脚图。AD7606 芯片支持八通道 ADIN1 至 ADIN8 的同步采样，并提供 16 位的高分辨率。每个通道的最大采样速率可达 200kSPS，且各通道独立工作。通过 RANGE 引脚，输入电压范围可设置为 $\pm 5V$ 或 $\pm 10V$ 的双极性输入。此外，通过 PAR/SER/BYTE_SEL 引脚，AD7606 芯片可配置为并行接口、SPI 协议或字节输出模式，与 XC7K325t 芯片引脚电压标准兼容，允许 DB0 至 DB15 接口直接与 FPGA 引脚相连，无需额外电路转换。OS0 至 OS2 接口可用于调节过采样设置，通过多次采样取平均值来提高信噪比，可通过 FPGA 芯片将其设置为零。同步采样可通过 CONVSTA/CONVSTB 引脚启动，BUSY 信号则用于指示转换完成状态。STBY 接口用于全局启停控制，而 REFSELECT 引脚作为参考源切换控制，当设置为高电平时，启用内部 2.5V 参考源，此时 REFIN/REFOUT 引脚输出 2.5V 电压，并需外接 $10\mu F$ 去耦电容至 REFGND；当设置为低电平时，则需从 REFIN/REFOUT 引脚输入外部 2.5V 参考电压。




图 3-2 AD7606 芯片引脚简化图

接下来，将根据系统需求配置相应的电路。如图 3-3 所示，在设置工作模式时，通过将 VDRIVE 电源的上拉电阻配置为“1”（高电平），下拉电阻配置为“0”（低电平）。本设计中，REF SELECT 引脚被设置为高电平，以选择内部参考电源；PAR/SER/BYTE_SEL 引脚被设置为低电平，以选择数据的并行输出模式；STBY 引脚被设置为高电平，以确保系统处于工作状态；同时，RANGE 引脚被设置为低电平，以选择 $\pm 5V$ 的量程范围。在电源供应方面，系统需要 5V 直流电源和 3.3V 的 VDRIVE 电源。根据芯片手册的指导，数字电源和模拟电源需要隔离，本设计采用参数为 $120\Omega@100MHz$ 的磁珠来连接二者，数字地和模拟地的处理方式相同。




图 3-3 AD7606 芯片电路配置图

3.2.2 AD9238 模块设计

图 3-4 展示了 AD9238 芯片的简化模型，并对其主要引脚及其功能进行了详细阐述。在电源和接地层面，AVDD 引脚需接入 2.7V 至 3.6V 的模拟电源，并应与 10 μ F 和 0.1 μ F 的去耦电容就近连接至 AGND，以确保供电的稳定性。数字输出驱动电源 DRVDD 同样需要与 10 μ F 和 0.1 μ F 的去耦电容就近连接至 DRGND。为降低地回路干扰，AGND 和 DRGND 应分别布局后单点连接。SENSE 引脚用于参考模式选择：接地以启用 1.0 伏的内部参考，高电平以启用 0.5 伏模式；在使用外部基准时，需禁用内部参考。当使用内部参考时，应在 REFT/REFB 引脚接 10 μ F 去耦电容。VREF 引脚负责参考电压的输入/输出，内部参考模式下输出 1.0V 或 0.5V，而外部参考模式下需输入 2.5V $\pm$ 1% 的高精度基准源。PDWN 引脚用于控制通道 A/B 的低功耗状态，低电平时通道启用，高电平时通道关闭。OEB 引脚控制通道 A/B 的输出使能，低电平时数据有效，高电平时输出高阻态。DFS 引脚用于选择数据格式，低电平对应偏移二进制，高电平对应二进制补码，需与接收端（如 FPGA）的解码逻辑相匹配。MUX_SELECT 引脚用于选择数据多路复用模式，高电平禁用多路复用，低电平允许通过单一端口交替输出双通道数据，简化接口设计。DCS 是时钟占空比稳定器使能，高电平时可补偿时钟占空比波动（例如从 40%至 60%变为稳定 50%），从而提升高频采样的稳定性。差分信号通过 VIN+/VIN-输入 AD9238 芯片，CLK 引脚输入

65MHz 的方波，在上升沿时进行采样，采样结果由 D0 至 D11 输出，进入 FPGA 芯片。

VIN+ A		CH1 DB0~DB11
VIN- A		
CLK1		CH2 DB0~DB11
VIN+ B		
VIN- B		
CLK2	AD9238芯片	REFT
PDWN		REFB
OEB		VREF
MUX_SELECT		SENSE
SHARED_REF		DCS
DRGND GND DRVDD AVDD		DFS

图 3-4 AD9238 芯片简化模型

在设计过程中，根据系统需求配置 AD9238 芯片，如图 3-5 所示。首先，将 OEB 引脚下拉接地，以启动两个通道的数据输出。接着，将 PDWN 引脚下拉接地，激活相应通道的 ADC 功能。MUX_SELECT 引脚上拉至高电平，以禁用多路复用器，确保双通道数据可以独立输出。DCS（Duty Cycle Stabilizer）引脚上拉以补偿时钟占空比的波动。DFS（Data Format Select）引脚下拉接地，设置输出格式为偏移二进制（Offset Binary），便于后续的计算机处理和存储。最后，SENSE 引脚下拉接地，启用 1.0 V 的内部参考电压，同时 VREF 引脚输出 1.0 V 的基准电压。




图 3-5 AD9238 芯片电路配置图

将 ADC 的外围电路配置完毕,接下来需要考虑的是将输入的单端信号转换为 ADC 需求的差分信号的问题,即 ADC 驱动电路。典型的 ADC 驱动器如图 3-6 所示,其数学关系见式 (3-1)、(3-2)。




图 3-6 ADC 驱动器电路

$$V_{IN, dm} = V_{IP} - V_{IN} \quad (3-1)$$

$$V_{OUT, dm} = V_{OP} - V_{ON} \quad (3-2)$$

式中 $V_{IN, dm}$ ——差模输入信号 (V)；

$V_{OUT, dm}$ ——差模输出信号 (V)。

为了简化计算流程并便于观察数学表达式,本文定义了两个反馈系数 β_1 、 β_2 , 其具体数值如式 (3-3) 和 (3-4) 所示。 $V_{OUT, dm}$ 的表达式如式 (3-5) 所示。当 $\beta_1 \neq \beta_2$ 时,输出的差模信号包含了 V_{OCM} 以及 $V_{IN, dm}$ 不构成稳定关系的分量。通常情况下,设定 $\beta_1 = \beta_2$,从而将式 (3-5) 简化为式 (3-6)。若 $A(s)$ 趋向于无穷大,理想状态下的反馈系数匹配的差分 ADC 驱动器的理想闭环增益如公式 (3-7) 所示。通过这种方式,完成了对差分信号的传输。考虑到实际需求是将单端信号转换为差分信号,因此需要将输入端的 V_{IN} 接地。

$$\beta_1 = \frac{R_{G1}}{R_{F1} + R_{G1}} \quad (3-3)$$

$$\beta_2 = \frac{R_{G2}}{R_{F1} + R_{G2}} \quad (3-4)$$

$$V_{OUT, dm} = \left[\frac{2}{\beta_1 + \beta_2} \right] \left[\frac{V_{OCM}(\beta_1 - \beta_2) + V_{IP}(1 - \beta_1) - V_{IN}(1 - \beta_2)}{1 + \frac{2}{A(s)(\beta_1 + \beta_2)}} \right] \quad (3-5)$$

$$\frac{V_{OUT, dm}}{V_{IN, dm}} = \left[\frac{R_F}{R_G} \right] \left[\frac{1}{1 + \frac{1}{A(s)(\beta)}} \right] \quad (3-6)$$

$$A_v = 20 \lg \left(\frac{V_{OUT, dm}}{V_{IN, dm}} \right) = 20 \lg \left(\frac{R_F}{R_G} \right) \quad (3-7)$$

式中 β_1 ——无量纲自定义反馈系数 1；
 β_2 ——无量纲自定义反馈系数 2；
 $A(s)$ ——频率相关的放大器有限开环增益（V/mv）；
 V_{OCM} ——放大器输入共模电压（V）；
 V_{IP} ——输入差模信号正极（V）；
 V_{IN} ——输入差模信号负极（V）；
 A_v ——差分 ADC 驱动器的理想闭环增益（dB）。

本文在设计时使用了 ADI 的 Diff-Amp Calculator 工具，如图 3-7 所示，在小工具中对于芯片选择为 AD8138 模块，将 Target Gain 的值置为 1，在此处不进行信号增益。在 Topology 处选择 Single Ended，单端信号输入，另一端直接接地即可。令 $R_F = R_G = 499\Omega$ ，采用 $\pm 5V$ 电源供电，防止出现顶部失真或者底部失真。如图 3-8 所示，若勾选 Terminate，则阻抗设计发生改变，具体的设计与阻抗匹配情况应在 PCB 设计时进行考虑。 R_{diff} 可设置为 100Ω ，设计成差分 100Ω 的阻抗匹配。可由 V_{ocm} 处添加直流偏置，抬高差分信号的直流幅值，从而适应 AD9238 的输入信号范围。综合对比图 3-7 和图 3-8 可得，电路信号噪声的主要来源为 R_F 、 R_G 和电源噪声，所以此处的电阻标准应选用最高标准的 E96，电源电压应十分精确。




图 3-7 Diff-Amp Calculator 未阻抗匹配配置图




图 3-8 Diff-Amp Calculator 阻抗匹配配置图

将输入信号从 $\pm 5\text{V}$ 降至 $\pm 1\text{V}$ ，需要应用经典的电压衰减电路。如图 3-9 所示，基于运算放大器的虚短和虚断特性，A、B 两点的电压值相等，同时，流向运算放大器的电流为零。则如式（3-8）所示，输出与输入的比值由 R_1 、 R_2 决定，可通过更换 R_1 、 R_2 处的电阻阻值控制输入电压的范围。

$$\frac{U_{\text{Signal}_{\text{OUT}}}}{U_{\text{Signal}_{\text{IN}}}} = \frac{R_2}{R_1 + R_2} \quad (3-8)$$

式中 $U_{\text{Signal}_{\text{OUT}}}$ ——放大器输出电压（V）；

$U_{\text{Signal}_{\text{IN}}}$ ——放大器输入电压（V）。




图 3-9 运算放大电路衰减电路图

如图 3-10 所示, 呈现的是 ADC 前级驱动电路的完整设计图。如前文所述, 噪声与各个电阻紧密相关, 因此建议几乎全部采用符合 E96 标准的电阻。电压幅值范围为 $\pm 5\text{V}$ 的信号从 JP1 SMA 接口输入, 经过衰减电路后进入单端转差分电路, 最终由 AD_VIN_A_P、AD_VIN_A_N 引脚的差分信号接入 AD9238 芯片。此外, A3V3 通过分压电路产生 VCOM2 电压, 为信号提供直流偏置。




图 3-10 ADC 驱动电路图

3.2.3 滤波器设计

依据 2.2.3 节的描述, 本文旨在设计一款有源模拟滤波器, 以达到 2.1.1 节所定义的系统性能指标, 特别是实现 30dB 的增益和 3dB 带宽为 400kHz 的要求。为了实现这一目标, 本文选择了 Sallen-Key 型滤波器作为基础设计, 这种滤波器在模拟信号处理领域广泛应用, 因其电路结构简单、实现易于操作且能够有效提供所需的频率响应特性。

模拟滤波器主要分为以下几类: Butterworth 滤波器, 其通带幅频响应相对平坦, 适合对通带平坦度要求较高的应用场景, 但其过渡带衰减较为平缓; Chebyshev 滤波器分为 Chebyshev I 型和 Chebyshev II 型, 前者在通带有等波纹波动, 阻带单调衰减, 而后者在阻带有等波纹波动, 通带平坦, 两者均具有陡峭的过渡带衰减; Bessel 滤波器, 其相位线性度良好, 适用于对信号时延敏感的场景; 椭圆滤波器, 通带和阻带均呈现波纹, 但过渡带衰减极快, 适合高选择性需求的场景^[52]。这四种滤波器的设计基于不同的数学方法逼近理想滤波器, 尽管具体的元件参数计算方法和配置方式却存在显著差异, 但它们的基本电路结构基本相似^[53]。图 3-11 展示了一个标准的 Sallen-Key 型模拟二阶低通滤波器电路拓扑图^[54]。通过电路理论, 可以得到如式 (3-9) 所示的传递函数 $H(s)$, 进而确定该滤波器的频率响应和幅度响应。具体的计算结果如式 (3-10) 和 (3-11) 所示。




图 3-11 Sallen-key 型电路拓扑图

经过计算,令 $A(\omega) = 1/\sqrt{2}$, 如式(3-12)可得出自然谐振频率 ω_0 , 见式(3-13), 可得阻尼系数 ξ , 将其代入标准的二阶系统表达式(3-14)。又根据式(3-15), 阻尼系数与品质因数之间的关系, 综上可以确定滤波器的四个未知器件的具体参数。在完成所有分析和计算之后, 可以此为基础设计的解决方案, 根据参考文献[55]可以得到标准的滤波器设计步骤。

$$H(s) = \frac{1}{1 + (R_1 C_1 + R_2 C_1)s + R_1 R_2 C_1 C_2 s^2} \quad (3-9)$$

$$H(j\omega) = \frac{1}{1 - R_1 R_2 C_1 C_2 \omega^2 + j(R_1 C_1 + R_2 C_1)\omega} \quad (3-10)$$

$$A(\omega) = \frac{1}{\sqrt{(1 - R_1 R_2 C_1 C_2 \omega^2)^2 + (R_1 C_1 + R_2 C_1)^2 \omega^2}} \quad (3-11)$$

$$\omega_0 = \frac{1}{\sqrt{R_1 R_2 C_1 C_2}} \quad (3-12)$$

$$\xi = \frac{R_1 + R_2}{2} \sqrt{\frac{C_2}{R_1 R_2 C_1}} \quad (3-13)$$

$$H(s) = \frac{\omega_0^2}{s^2 + 2\zeta\omega_0 s + \omega_0^2} \quad (3-14)$$

$$\zeta = \frac{1}{2Q} \quad (3-15)$$

式中 $H(s)$ ——滤波器传递函数;
 $H(j\omega)$ ——滤波器的频率响应;
 $A(\omega)$ ——滤波器的幅度响应;
 ω_0 ——自然谐振频率 (Hz);
 ξ ——阻尼系数 (N·s/m);

Q ——品质因数。

接下来详细介绍本文滤波器的设计步骤。

(1) 在参考文献[56]中给出了电容、电阻参数选择的标准值。首先根据公式(3-16)算出 C_1 、 C_2 的几何平均值 C 。其中 ω_0 为滤波器的自然谐振频率，为已知条件。根据 C 的值，从电容标准值中选择 C_1 或者 C_2 ，进而计算另一个值。

$$C = \sqrt{C_1 C_2} = \frac{4 \times 10^{-7}}{\sqrt{\omega_0}} \quad (3-16)$$

(2) 通过式(3-12)和(3-13)的变形，推导出了式(3-17)，据此能够计算出两个关键电阻之间的比值。进一步地，通过对式(3-12)进行变形，得到了式(3-18)。结合比值和乘积，求解出 R_1 、 R_2 的具体数值，并选取最接近的工业标准值来设定这两个电阻的参数。

$$\frac{R_2}{R_1} = \frac{2\xi^2 - \frac{C_2}{C_1} + 2\xi\sqrt{\xi^2 - \frac{C_2}{C_1}}}{\frac{C_2}{C_1}} \quad (3-17)$$

$$R_1 R_2 = \frac{1}{(2\pi\omega_0)^2 C_1 C_2} \quad (3-18)$$

(3) 设计完成后，需将其代入公式以核算滤波器参数是否符合要求。若不符合，必须重新选择电容并重新计算。

在前文阐述的滤波器设计流程基础上，二阶滤波器的计算方法可以通过传统的数学公式推导出来，然而，由于大多数信号处理应用的复杂性和对精度的高要求，单一的二阶滤波器往往无法满足设计需求。为了实现更高的性能，通常需要通过级联多个二阶滤波器来构建更高阶的滤波器，以满足系统对频率响应、增益和衰减的严格要求。尽管这种级联设计能够满足性能需求，但其增加了电路设计的复杂性，并且可能导致增益失配、信号延迟等问题。因此，采用现代计算机辅助设计工具来简化这一设计过程成为必不可少的步骤。

在本文的设计实践中，本文选用了ADI公司的芯片，并借助ADI的Filter Wizard工具来辅助设计。如图3-12所示，本文设置了滤波器的参数：增益为30dB，-3dB带宽为400kHz，阻带-40dB截止频率为500kHz，设计了一个十阶切比雪夫滤波器，其通带纹波为0.06dB。通过使用Filter Wizard，本文的滤波器设计不仅提高了设计效率，还大大减少了手动计算和调整的复杂性，使得高性能、高稳定性的滤波器得以快速实现，为整个数据采集系统的性能优化奠定了坚实的基础。




图 3-12 滤波器幅频响应图

依据上述参数配置，得到了图 3-13 所展示的滤波器电路设计图。运算放大器选用了 AD8065 芯片，电容规格遵循 E24 系列标准，而电阻则遵循 E96 系列标准。图 3-14 呈现了基于该设计图的 Multisim 软件仿真结果，仿真环境温度设定为 27°C，元器件动画减速因数值设为 5。从图 3-14 (a) 和图 3-14 (b) 可以看出，通带增益大约为 30dB；从图 3-14 (c) 和图 3-14 (d) 可以观察到 -3dB 截止频率大约为 355kHz，-40dB 阻带的起始频率约为 450kHz。这表明过渡带宽为 100kHz，设计上的偏差约为 50kHz。偏差的主要原因在于 ADI 模拟滤波器设计工具本身采用了理想电阻值，而实际选用的电阻和电容值与标准值存在一定差异，此外，温度变化、元器件公差等因素也可能对性能产生影响。为了提高设计精度，可能需要选择更高阶数的滤波器，并进行更加细致的电路工程测试。尽管如此，经过工程实践验证，Multisim 软件的仿真结果与真实电路的表现非常接近，基本上满足了设计要求，经过验证足以支撑本课题的实际需求。




图 3-13 滤波器电路拓扑图




图 3-14 滤波器仿真伯德图

3.2.4 核心母板

如图 3-15 所示,工业核心板与底板的连接原理图展示了主要的 16 对由 RX、TX 构成的 PCIE 收发差分信号、17 对信号线构成的子板信号主要部分,以及 FPGA 所需的 JTAG 接口。此外,还增加了四个按键信号线和 LED 灯信号线等辅助组件。




图 3-15 底板连接器原理图

核心主板由工业核心板和底板两大部分组成，通过三个 FX8-140S-SV 型号的连接器的实现接口的互联。MK7325A 型号的工业核心板上已经集成了四片 DDR3 外置内存，并且包含了 FPGA 芯片的上电启动相关电路。因此它只需要引出与子板连接的 40PIN 接口，以及 FPGA 芯片专用的 GTX 高速接口。这些 GTX 高速接口实际上连接的是 PCIE Gen2 x8 接口。

在设计核心主板时，主要关注的是 PCIE Gen2 x8 接口，如图 3-16 所示。根据协议要求，三个 PRSNT 信号通过 0Ω 电阻连接至 PCIE 接口，以激活 x8 接口模式。根据相应的电气规范，在 TX 发送端需要使用 100nF 电容（即 104 电容）进行耦合操作。引入连接器后，由于串扰现象以及寄生电容和电感的增加，互联线上的损耗显著增加。这种损耗会降低低频分量信号的幅度，尽管高频分量信号的幅度也会有所降低，但其减小的幅度相对于低频分量信号来说更小。如果将电容放置在 RX 端，低频信号将出现过度衰减。因此，在存在连接器的情况下，通常将电容放置于 TX 端，以有效减少低频信号的损耗。




图 3-16 PCIE 接口原理图

图 3-17 展示了 FPGA 所需的 JTAG 模块。考虑到 JTAG 的电气连接直接接入 FPGA 芯片，为了确保电路的安全性，必须使用双二极管 BAT54S 来执行电压钳位保护。当外部静电引起的瞬时高压传入电路时，利用双二极管的电路特性，可以有效地将电压限制在 3.3V，从而防止 FPGA 芯片因过电压而受损。




图 3-17 JTAG 接口电路图

3.2.5 电源设计

本文所采用的电源方案包括外部 12V 直流电源直接供电，以及通过 PCIE 接口提供的 12V 直流电；这两种方式均以 12V 直流电源作为基准，转换成适合各个模块使用的电压。在电源方案的选择上，本文主要探讨了低压差线性稳压器（Low Dropout Regulator, LDO）和直流-直流转换器（Direct Current to Direct Current, DC-DC）两种类型。LDO 和 DC-DC 是电源管理领域中常见的两种器件，它们在不同的应用场景中各有优劣，具体差异如表 3-1 所示。LDO 是一种线性稳压器，其工作原理是通过调整晶体管的导通状态来动态分配电压^[57]，将输入与输出电压的差值以热量形式散失，这导致其电源效率较低，特别是在较大的电压差时会产生较多热量。然而，LDO 的优势在于其低电压纹波和良好的负载瞬态响应能力^[58]，能够提供更为稳定的电源输出。因此，它特别适合为需要高精度电压的电路供电，例如模拟电路、传感器以及 ADC 等。由于 LDO 能够迅速调整电压输出并且输出电压纹波较小，因此在对噪声和电压波动敏感的应用中具有明显优势。相比之下，DC-DC 的主要优势在于其高效率 and 低发热特性，且输入与输出电压之间的差值几乎没有限制。DC-DC 通过周期性地开关开关元件（如 MOSFET）来调节输入电压与输出电压的转换，其工作原理基于开关电源技术，可以通过调整开关频率和占空比来实现电压的升压或降压。DC-DC 具有多种电路拓扑结构，能够实现降压或升压功能^[59]。通过对比这两项技术，可以根据具体的应用需求，在 LDO 和 DC-DC 之间做出明智的选择，或者采用级联架构（例如先使用 DC-DC，再接 LDO）来平衡效率和噪声性能^[60]。

表 3-1 LDO 和 DC-DC 优缺点

特性	LDO	DC-DC
效率	低 ($\eta = V_{out}/V_{in}$)	高 (80%~95%)
噪声/纹波	极低 (μV 级)	较高 (mV 级)
输入输出压差	限制较大	无限制, 支持大压差
输出电流能力	低	高
拓扑结构	仅降压	支持升降压、反激等
外围电路复杂度	简单 (仅需要电容)	复杂 (需电感、二极管等)

鉴于 LDO 电路在设计上仅需在电源的输入和输出引脚并联去耦电容, 如图 3-18 所示, 其电路结构相对简单, 本篇文章将重点介绍结构更为复杂的 DC-DC 电路。






图 3-18 AMS1117-3V3 电路图

图 3-19 展示了 DC-DC 电路的拓扑结构。其中, 图 3-19 (a) 描述了 Buck 降压电路的拓扑, 当 MOS 管导通时, 电流路径为电源 V_{in} →MOS 管→电感 L →负载电阻 R (与电容 C 并联)→电源地。此时, 电感电流呈线性上升趋势, 而二极管 D 因承受反向电压而处于截止状态。电容 C 根据电感电流与负载电流的瞬时差值进行充放电: 当电感电流大于负载电流时, 电容被充电; 当电感电流小于负载电流时, 电容放电以补充负载电流。当 MOS 管截止时, 电流路径变为电感 L →负载电阻 R (C)→续流二极管 D →返回电感 L , 形成一个闭合回路。电感电流呈线性下降趋势, 二极管 D 正向导通, 为电感电流提供续流通路。电容 C 继续平滑输出电压: 当电感电流不足以供给负载时, 电容放电以维持负载电流的连续性。通过调节 MOS 管的导通占空比 Duty cycle (导通时间与开关周期的比值), 控制输入电压的平均值, 使输出电压满足: $V_{out} = \text{Duty cycle} \times V_{in}$ 。电感在导通阶段储存能量, 在关断阶段释放能量, 从而实现降压功能。图 3-19 (b) 为 Boost 升压电路的拓扑, 当 MOS 管导通时, 电流路径为 V_{in} →电感 L →MOS 管→电源地, 此时电感两端电压与电源电压相同, 导致电感电流线性

上升。负载电流由电容 C 单独供电，电容根据电感电流与负载电流的差值进行充放电，而二极管 D 因反相偏置而截止。当 MOS 管截止时，电流路径变为电感 L→续流二极管 D→负载电阻 R (C)→电感 L。此时电感极性反转（左负右正），与 V_{in} 串联后向输出端供电，输出电压为电感电压与输入电压之和，电流线性下降。电感电流与输入电压叠加后为电容充电，以补充导通阶段的能量损耗，并同时维持输出电压稳定。通过控制占空比 Duty cycle 来调节电压，公式为 $V_{out}=V_{in}/(1-\text{Duty cycle})$ ($\text{Duty cycle}<1$)，从而实现升压功能。综上所述，电感的大小决定了后级电路的充放电速度，即决定了电路整体的动态响应，即电感越大，电路动态响应越慢，反之则更快。



(a) Buck 降压电路拓扑



(b) Boost 升压电路拓扑

图 3-19 DC-DC 电路拓扑图

依据前述原理，本节将探讨 DC-DC 转换器的典型应用场景，如图 3-20 所示。输入电源通过 VCCIN 端口接入；FB 端口的电压作为参考电压 V_{ref} ；Vout 端口则输出电压。在此电路配置中，输出电压 V_{out} 的计算公式为 $V_{out}=V_{ref} \times (1+R2/R3)$ ，从而实现电源的输出。特别需要注意的是，分压电阻的精度必须非常高，因此必须选用高精度电阻以防止温度漂移引起的输出电压偏差。BST 端口是自举升压电路的关键部分，其电容和电阻的选择应参照具体的数据手册。在电源输出为正电压的情况下，输出电源地 PGND 与输入电源地 GND 相连；反之，若输出为负电压，则输出电源地为 Vout，与输入电源地 GND 相连，以完成负压输出。综合考虑，选择合适的电源芯片至关重要。由于大电感值会降低电流变化的速率，在负载突变时（例如从轻载切换到重载），电感无法迅速调整电流，可能导致输出电压超调或欠调，瞬态响应性能下降。因此，结合本文的工程需求，选择了 TI 的 MC34063A 芯片和钰泰的 ETA1471FT2G 芯片进行对比分析。MC34063A 支持 Boost 升压和 Buck 降压电路，输入电压范围为 3 V

至 40 V，但需要外接分立元件构建，其开关频率较低，适合搭配较大电感使用。而钰泰 ETA1471 系列芯片为同步 Buck 芯片，输入电压范围为 2.5 至 5.5V，输出电流可达 2A，具有较高的开关频率，适合低压小电感的应用场景。




图 3-20 DC-DC 芯片典型电路示例

如图 3-21 所示，依据 MC34063A 芯片的数据手册，获取了设计所需的必要参数。通过深入分析数据手册，选择了合适的反馈电阻阻值^[61]，设定 R9 为 1K Ω ，并据此结合数据手册提供的 Vref 为 1.25V 计算出另一电阻 R8 为 3K Ω 。随后，利用数据手册提供的电感值计算公式，选择了接近的标准电感值，从而设计出一个 5V 转-5V 的电路。为了验证设计的准确性，使用 Proteus 软件进行了仿真，仿真结果为-5.04V，与理想结果几乎一致。然而，在设计 5V 转 5V 电路时，尽管在理想条件下升压电路和降压电路应当同样适用，但实际结果如图 3-22 所示，使用 Buck 降压电路得到的输出电压结果为 3.35V，而使用 Boost 升压电路得到的结果为 5.05V，这表明升压电路的拓扑结构与系统需求基本相符。通过查询芯片数据手册，了解到 5V 转 5V 的降压电路失效是由于芯片的工作模式限制，而非设计错误。因此，选择升压结构仅适用于本文所选用的 MC34063A 芯片，这一结论并不适用于其他类型的芯片。




图 3-21 MC34063A 芯片 5V 转-5V 电路仿真图




图 3-22 MC34063A 芯片 5V 转 5V 电路仿真图

鉴于 ETA1471FT2G 芯片仅具备降压功能，并且其器件手册仅提供了一个标准应用电路，且未提供仿真模型库文件，本方案决定采用数据手册推荐的拓扑结构进行参数化设计。如图 3-23 所示，依据数据手册提供的参考电路，选取了符合手册要求的反馈电阻 R_{27} 为 $18K\Omega$ ^[62]。根据数据手册中提供的 V_{ref} 为 $0.8V$ ，计算出另一反馈电阻 R_{25} 应为 $56.25K\Omega$ ，本课题选择了最接近的标准电阻值，即 R_{25} 为 $56.2K\Omega$ 。接着，计算符合要求的电感值，并选择了最接近的标准电感，从而设计出一个 12V 转 3.3V 的电路。




图 3-23 ETA1471FT2G 芯片 12V 转 3.3V 电路设计图

依据上述模块供电方案，设计了相应的电源网络拓扑结构，如图 3-24 所示，构成了整个系统的电源树。电源主要来源于外部的 12V_DC 或 12V_PCIE，负责为各个模块提供电力，并直接向系统核心板供电。在核心母板上，MC34063A 芯片被用来为子板供电，子板上同样使用此芯片为运算放大器提供电力。鉴于 ADC 电路对电压纹波的需求较低，本研究采用 DC-DC 结合 LDO 的方式为 ADC 芯片供电，其中 LDO 电路芯片选用的是广泛认可的 AMS1117-3V3 芯片，如图 3-18 所示，它能够提供 3.3V 的稳定输出电压。此外，ETA1471 芯片被用于为

JTAG、LED、KEY 等动态变化的模块供电，确保了这些模块的瞬态响应性能。




图 3-24 电源时钟树

3.3 高速电路 PCB 设计

本文在 PCB 设计中重点考虑了信号完整性（Signal Integrity，SI）和电源完整性（Power Integrity，PI）问题，采用四层和六层板设计，并通过合理的叠层结构和信号层配置来优化信号传输。使用 FR4 板材，并结合阻抗匹配设计，确保信号传输过程中的稳定性。对于高速信号，采用了差分信号与并行信号的阻抗匹配和等长处理，避免了信号干扰和反射。电源完整性方面，通过磁珠和去耦电容有效隔离数字电源与模拟电源，防止高频噪声影响。通过合理布局信号线与电源线的隔离，确保电源平面和地平面电势一致，降低电磁干扰。最终，PCB 设计和布线符合信号完整性和电源完整性要求，确保了系统的高效稳定运行。

3.3.1 信号完整性

信号完整性是指信号在传输路径中保持其波形、时序和幅度的能力，确保接收端能准确识别信号的逻辑状态。通常，信号完整性问题是由阻抗不连续性引起的反射问题，电场互容耦合、磁场互感耦合以及相邻导线之间的电磁干扰，以及板材介质损耗和趋肤效应导致的高频信号衰减。

为有效解决阻抗匹配问题，必须选择适当的板材并设计出合理的叠层结构。本文选定的 PCB 制造厂家是捷配信息科技有限公司（以下简称捷配）。本研究主要关注四层板和六层板的设计与优化。捷配提供的 1.6mm 四层板和六层板的标准层叠结构分别如表 3-2 和表 3-3 所示^[63]。本设计主要采用 FR4 板材，其核心材料为环氧树脂与玻璃纤维布的复合体，通过高温高压层压工艺成型。FR4 材料具有较高的机械强度和相对低廉的价格，因此被广泛应用于常规电路板设

计中。该材料的典型介电常数为 4.2，但会随着温度和工作频率的变化而波动。信号在 FR4 介质中的典型传播速度为 5.62 inch/ns。在高频条件下，例如 10 GHz 时，FR4 的插入损耗可达 -4 dB（以 36 英寸传输线为例），这将导致信号幅度显著衰减。因此，FR4 并不适用于射频电路的设计，更适合在常温、低频的应用场景下使用。

表 3-2 捷配厂家 PCB 四层板默认叠层结构

Layer Name	Type	Material	Thickness (mm)	Dielectric Material	Dielectric Constant
Top Overlay 1	Overlay				
Top Solder 1	Solder Mask	Surface Material	0.01016	Solder Resist	3.5
Top Layer	Signal	Copper	0.035		
Dielectric1	Dielectric	Prepreg	0.185		4.2
Signal Layer 1	Signal	Copper	0.035		
Dielectric 3	Dielectric	Core	1.15	FR4	4.2
Signal Layer 2	Signal	Copper	0.035		
Dielectric 2	Dielectric	Prepreg	0.185		4.2
BottomLayer	Signal	Copper	0.035		
Bottom Solder 1	Solder Mask	Surface Material	0.01016	Solder Resist	3.5
Bottom Overl	Overlay				

表 3-3 捷配厂家 PCB 六层板默认叠层结构

Layer Name	Type	Material	Thickness (mm)	Dielectric Material	Dielectric Constant
Top Overlay 1	Overlay				
Top Solder 1	Solder Mask	Surface Material	0.01016	Solder Resist	3.5
Top Layer	Signal	Copper	0.035		
Dielectric1	Dielectric	Prepreg	0.185		4.2
Signal Layer 1	Signal	Copper	0.035		
Dielectric 3	Dielectric	Core	0.4	FR4	4.2
Signal Layer 2	Signal	Copper	0.035		

表 3-3 （续表）

Dielectric 2	Dielectric	Prepreg	0.185		4.2
Signal Layer 3	Signal	Copper	0.035		
Dielectric 5	Dielectric	Core	0.4	FR4	4.2
Signal Layer 4	Signal	Copper	0.035		
Dielectric 4	Dielectric	Prepreg	0.185		4.2
BottomLayer	Signal	Copper	0.035		
Bottom Solder 1	Solder Mask	Surface Material	0.01016	Solder Resist	3.5
Bottom Overl	Overlay				

在确定了多层板的结构之后，接下来需要明确每一层的信号类型。本文主要探讨多个四层板和一个六层板的设计。由于底层和顶层需要放置元器件，因此无论是四层板还是六层板，底层和顶层都被选定为信号层（Signal 层）。对于四层板，第二层和第三层被选定为平面层（Plane 层），其叠层顺序为：Top→Power→GND→Bottom。对于六层板，每一层的信号类型为：Top→GND→Signal_1→Signal_2→Power→Bottom。在 PCB 设计中，为了有效屏蔽信号线之间的电磁干扰，两个信号层之间必须插入一个平面层。然而，六层板设计具有其特殊性，由于第三层和第四层难以实现完全隔离，因此在布线时，必须特别留意确保两层之间的信号线既不交叉也不相邻。即便第三层与第四层叠加，也必须保证高频信号线的布局遵循布线规则，以防止信号干扰。此外，在六层板的设计中，高频信号线的阻抗控制显得尤为重要。通过合理设置线宽和线距，以及选用合适的介电常数材料，可以有效控制信号的传输阻抗，从而减少信号的反射和损耗。同时，为了进一步提高信号完整性，还需注意信号线的长度匹配和终端电阻的使用，确保信号在传输过程中的稳定性和可靠性。

在实际设计过程中，由于元器件布局的限制，并不是所有的传输线都会进行阻抗匹配。一般来说，只有当传输线的长度超过信号波长的 1/6 时，才需要考虑将其作为传输线处理，并进行阻抗匹配。此外，对于差分信号、特定信号（如时钟信号、LVCMOS 控制信号）以及某些特殊接口（尽管频率较低，但上升时间极短的信号），也需要进行阻抗匹配以确保信号完整性和系统稳定性。根据设计要求，使用 SI9000 软件进行阻抗匹配。如图 3-25 所示，为 SI9000 软件的使用示例，以 100Ω 的差分阻抗为例子，首先将表 3-2 和表 3-3 的单位 mm 换算成 mil（1mm=39.37mil），将对应的参数数据填写进软件之中。图中所示

为四层板的表层的差分阻抗示例，图中的参数名已经对应的比较清晰，其中最关键的参数为线宽 W1（和 W2 差 1mil，具体数值与制造工厂工艺相关）和线距 S1。对于这两个参数，可以根据实际的布局和布线条件进行调整。图中设定的线宽 W1 为 7mil，线距 S1 为 6mil，最终得出的差分阻抗为 106.16Ω ，这在 $100\Omega (\pm 10\%)$ 的容差范围内，满足设计要求。




图 3-25 SI9000 差分阻抗计算示例

除了阻抗匹配之外，影响信号传输质量的因素还包括“3W”原则，即信号线中心间距应至少为线宽的三倍（W 代表线宽），以隔离大部分电场干扰并防止串扰问题^[64]。“3W”原则是设计高质量信号传输线路时的关键规范，特别是在高速信号传输电路设计中，信号线的间距和线宽对信号质量有着决定性的影响。这一原则不仅旨在减少电场干扰，还涉及避免信号间的串扰（crosstalk）以及提升信号完整性。从物理原理上探究，根据毕奥-萨伐尔定律，如式（3-19）所示，磁场强度与距离的平方成反比。如图 3-26 所示，仿真条件设定为直流电流 1A，图中上方两张图展示了同相电流的磁场分布，下方则为异相电流。可以观察到，无论是同向还是异相电流，当间距为 5mm 时，两根导线的相互影响较大；而间距为 20mm 时，相互影响则显著减小。根据法拉第电磁感应定律，变化的磁场会产生电场。根据麦克斯韦方程，如公式（3-20）所示，可以推导出此电场为涡旋电场，磁场变化越剧烈，涡旋电场强度越大，进而影响导线中的信号电势。因此，对于高速差分对而言，要求更为严格。然而，在实际电路设计中，情况

更为复杂，不仅限于“3W”原则。由于线路板空间限制，有时无法完全满足该原则，此时可以采用铺铜（网络为 GND）、打过地孔等方法，使电场直接从接地点回流，避免对信号线产生影响。此外，根据公式（3-21），在高频信号传输中，信号参考电场的变化会产生磁场，影响信号的传播。当信号参考平面为电源平面时，若信号跨越不同电势区域，可能会导致电流传播路径异常，进而引发电磁干扰、串扰和信号反射等问题。这种不匹配还可能导致回波损耗和误码，严重影响信号完整性。为了避免这些问题，在设计时应确保电源平面和地平面电势一致，避免跨电势传输，并采用去耦电容、优化信号路径、加强屏蔽等措施，以提高信号稳定性，减少噪声和干扰。

$$\vec{B} = \frac{\mu_0}{4\pi} \int_L \frac{I d\vec{L} \times \vec{e}_r}{r^2} \quad (3-19)$$

$$\nabla \times \vec{E} = -\frac{\partial \vec{B}}{\partial t} \quad (3-20)$$

$$\nabla \times \vec{B} = \varepsilon_0 \mu_0 \frac{\partial \vec{E}}{\partial t} + \mu_0 \vec{J} \quad (3-21)$$

式中 $\vec{B}$ ——磁场强度（A/m）；
 $\vec{E}$ ——电场强度（V/m）；
 $\vec{J}$ ——体电流密度（A/m²）；
 ε_0 ——电介质的介电常数（F/m）；
 μ_0 ——磁介质的磁导率（H/m）。




图 3-26 导线磁场示例图

在高速数字电路设计领域，确保信号线等长是维护系统时序同步与信号完整性的关键策略^[65]。随着信号速率的不断攀升，由物理长度差异引起的传输延迟偏差已经成为限制系统性能的主要障碍。不等长导致的相位差会削弱差分对的共模抑制能力。当差分对内部偏差超过 5mil 时，共模噪声容限将降低 30%，进而引起眼图闭合和误码率的增加。同时，如上文所述，FR4 板材中信号的传播速度大约为 5.62 inch/ns。对于高速信号而言，如果同一信号组内的布线长度差异较大，则会造成同组信号到达接收端的时间不一致，从而产生较高的误码率。传输信号通常为方波，如图 3-27 所示，1kHz 的方波信号经过傅里叶变换后，其多次谐波的叠加图与理想方波对比显示，二者基本相似，上升时间或下降时间约为方波周期的 1/10。因此，在信号等长的要求上，严格条件下需要设定为信号五次谐波波长的 1/10，在实际应用中，判断信号的电平幅值时，允许一定的误差，信号的五次谐波波长的 1/20 即可满足条件。




图 3-27 谐波叠加对比图

3.3.2 电源完整性

在上一小节中，本文探讨了 SI 的核心作用，即确保数字电路内部及芯片间信号传递的时序精准性和波形质量，从而在传输过程中保持逻辑电平的准确性。本节将重点讨论电源完整性，它专注于构建低阻抗的供电路径。通过优化电源

分配网络（Power Delivery Network, PDN）的阻抗特性与去耦电容设计，PI 旨在为系统提供稳定的电压基准，并抑制高频噪声的耦合干扰。电源完整性设计关注整个能量传输链路的全局特性，其物理实现从电压调节模块的输出端开始，经过板级去耦网络、互联走线及垂直互连结构，最终到达负载芯片的半导体基底。一个完整的电源分配网络包括电压调节模块、去耦电容、PCB 电源/地平面、封装以及芯片内部供电网络。

本文探讨的电路属于数模混合电路范畴，其中涉及的噪声类型包括数字电路的开关噪声、地弹效应以及电源/地平面谐振^[66]。数字电路的开关噪声主要源于数字逻辑门（例如 CMOS）在高速切换电平时产生的现象，特别是在高速时钟信号频繁切换且建立时间极短的情况下，如式（3-22）所示，电平的快速切换与传输线分布电容相互作用，产生了瞬态电流尖峰。当多个数字逻辑门同时工作时，电流脉冲会叠加，如式（3-23）所示，通过电源分配网络的寄生电感导致电压波动。这些噪声通过共用的电源/地平面传导至模拟电路，表现为电源纹波或高频谐波干扰，这可能会增加 ADC 的量化误差，并恶化芯片内部锁相环（Phase Locked Loop, PLL）的相位噪声。为解决这一问题，可以采用去耦电容优化和电源域隔离的方案，具体实施方法如图 3-28 所示，在数字电源引脚附近放置低 ESL 陶瓷电容，以满足高频电流的需求；通过磁珠隔离数字电源和模拟电源，从而有效隔离高频噪声。对于性能要求更高的芯片或电路模块，可以考虑采用 π 型滤波网络进行更彻底的隔离。

$$I = C \cdot \frac{\Delta V}{\Delta t} \quad (3-22)$$

$$\Delta V = L \cdot \frac{\Delta I}{\Delta t} \quad (3-23)$$




图 3-28 数字电路开关噪声解决方案图

地弹效应的产生主要源于实际 PCB 电路中的地平面并非理想平面。在芯片电路的参考地与 PCB 电路的参考地平面之间，存在寄生电阻（ R_{Gnd} ）和寄生电感（ L_{Gnd} ），这些寄生元件导致了电压的分布不均，从而引发了地弹效应。该

效应会影响信号完整性，导致噪声和干扰，从而影响电路的性能和稳定性。与引起数字电路开关噪声的原理类似，地噪声主要由地线寄生电阻 R_{Gnd} 引起，电流流经电阻产生压降。同时快速变化的电流通过电感（ L_{Gnd} ）时产生更强的瞬态压降，形成“弹跳”式电压扰动，即地弹。地弹效应会导致逻辑误触发，主要影响的是接收端的逻辑电平状态，地弹会使输入信号叠加噪声，导致误判。地弹效应引起的电压波动会使地线本身成为辐射源。同时，在高频噪声下，细长的地线可以等效为天线，向外辐射电磁噪声，违反电磁兼容性（Electromagnetic Compatibility, EMC）要求。降低地弹噪声的影响可以在叠层设计上让电源/地平面紧耦合采用薄介质层叠层设计，缩小平面间距以减少回路电感；增加地过孔密度提供低阻抗回流路径。电源/地平面谐振是由 PCB 中的电源层和地层构成的平行板结构形成的电磁谐振腔引起的，其本质是电磁能量在平面间周期性振荡。两个平面形成了一个平行板传输线，谐振频率由平面尺寸（ $a \times b$ ）、介质参数（介电常数 ϵ_r 、厚度 h ）决定，最低阶谐振频率计算公式为谐振频率 f_{res} 的计算如公式（3.24）所示，其中 c 为光速， m 和 n 为模式参数。高频信号在平面边缘反射，入射波与反射波叠加形成驻波，导致局部电压波动。在实际的 PCB 设计中，叠层设计上，层数越高，就难免会导致电源平面和地平面中间有夹层走信号线，为了避免这一现象的危害，可以通过叠层设计，计算出最低谐振频率，如图 3-9 所示，为长 10cm、宽 8cm，介电常数为 4.2 的示意图，最低谐振频率为 1.17GHz，所以在夹层中走线频率要小于这个数值。又可以尽可能地增大谐振频率，超过设计本身的最高频率即可。根据式（3-24）可以观察到平面尺寸越小谐振频率越高，所以可以采用灵活的平面分割，对多电源域平面进行尺寸优化，避开关键谐振频率。或者在关键的信号旁通过打过地孔，破坏电源平面，降低回流路径电感。对敏感电路（如 PLL）采用局部电源岛设计，通过磁珠隔离谐振耦合。

$$f_{res} = \frac{c}{2\sqrt{\epsilon}} \sqrt{\left(\frac{m}{a}\right)^2 + \left(\frac{n}{b}\right)^2} \quad (3-24)$$

式中 f_{res} ——谐振频率（Hz）
 m ——模式参数；
 n ——模式参数；
 a ——平面尺寸（m）；
 b ——平面尺寸（m）；
 c ——光速（m/s）；
 ϵ ——介电常数（F/m）。




图 3-29 10cm×8cm 平面谐振频率图

3.3.3 PCB 设计

依据 3.2 节的原理图，遵循本节关于信号完整性和电源完整性的规则及注意事项，设计并制作了全部的 PCB。如图 3-30 所示，展示了四个模块的 PCB 布局和相关布线。为了便于观察，图中“铺铜”的透明度被设置为 80%。


图 3-30 (a) 呈现了 AD7606 模块的设计图，关键点在于根据芯片数据手册，将信号地与电源地分离，并通过磁珠或细小的铜皮连接。该模块的数据采样速率为 200kSPS，信号波长的 1/6 为 250m，因此无需进行信号等长处理。

图 3-30 (b) 展示了 AD9238 模块的设计，其中两个 DC-DC 电源应尽量远离主要信号路径。使用 AMS1117-3V3 芯片供电，并通过磁珠将数字电源与模拟电源分离。传输的两对差分模拟信号和两组并行数字信号需要进行阻抗匹配和等长处理。差分信号的“左弯”和“右弯”数量相等，角度也近似相同，而并行信号则通过蛇形等长处理。


图 3-30 (c) 为滤波器模块的 PCB 布局，由于该模块传输的模拟信号频率较低，且电气性能要求不如其他高速模块严格，因此在成本考量下，采用了双层 PCB 板设计。尽管双层设计在信号完整性和电源完整性方面表现略逊，但实际应用证明，对于此模块而言，性能已足够满足要求。

图 3-30 (d) 展示了核心母板的 PCB 版图，为避免信号线之间的干扰，信号线被分为四层传输，并且相互之间保持距离。特别地，5V 信号置于底层传输，由于第五层是电源层，因此实现了对信号的电场隔离；同样，在第三层设置了 3.3V 的电场包围圈，由于传输信号的最高电压为 3.3V，电源圈相当于信号地，从而对第三层和第四层的信号提供了电场保护。图 3-31 为实物焊接图（由于整


个过程采用手工焊接，板卡上残留有部分助焊剂，测试表明这不影响正常使用）。




(a) AD7606 模块 PCB



(b) AD9238 模块 PCB



(c) 滤波器模块 PCB




(d) 核心母版模块 PCB


图 3-30 PCB 设计图



(a) AD7606 模块



(b) AD9238 模块



(c) 滤波器模块



(d) 核心母板

图 3-31 PCB 实物图

3.4 本章小结

本章节深入探讨了高速数据采集系统的硬件设计方案。系统的总体架构由 ADC 模块、滤波器子板以及 FPGA 核心母板构成，通过采用型号为 MK7325A 的核心板与底板相结合的方式，不仅降低了成本，还增强了系统的可扩展性，使得根据需求灵活更换子板和扩展功能成为可能。ADC 模块的设计详细描述了引脚功能、外围电路的配置以及调整方法。在电源设计方面，选用了 LDO 和 DC-DC 模块，其中 LDO 专门用于为 ADC 供电，而 DC-DC 则采用了 Buck 和 Boost 拓扑结构，确保了系统的稳定性并优化了电源效率。

在 PCB 设计方面，本文特别注重信号和电源的完整性，采用了阻抗匹配、信号路径隔离、去耦电容设计以及优化 PDN 和电源层布局等策略。对于高速信号的传输，我们采用了四层或六层的 PCB 板，并使用 SI9000 软件进行阻抗匹配。各模块的 PCB 布局经过合理的布局、布线，信号路径得到优化，同时控制了信号线的等长调节。设计完成后，通过仿真验证了其性能。这一硬件设计方案在多个方面满足了实际应用的技术要求，为后续的实验与应用奠定了坚实的基础。

第 4 章 系统逻辑与软件设计

本章伊始，本文介绍了软件系统的逻辑框图，随后在各个小节中详细阐述了实现方法，并对特定模块进行了仿真测试或硬件实时监控。各小节内容相互补充，共同展示了整个数据采集软件系统的构建过程。最终，完成了多通道和单通道上位机的设计，并通过数据抽取，展示了降低数据采样率的方法。

4.1 整体系统程序方案概述

根据 2.1 节的系统设计方案（如图 4-1 所示），可知其主要分为 FPGA 可编程逻辑设计和上位机软件两部分。





图 4-1 软件设计框架图

FPGA 编程主要使用 Verilog 语言，并在 Xilinx 的 Vivado 软件环境中进行。而上位机软件的开发则依赖于 C++ 语言，并选择 Qt Creator 作为其编程环境。数据源通过 ADC 数据采集模块被采集并送入 FPGA（在此过程中，DDS 作为信

号发生器，主要用于测试软件系统），之后存储于异步 FIFO 中，以备后续处理。数据控制模块负责将数据通过 AXI4 总线写入 DDR3 内存，并生成数据帧结构参数，通过 XDMA 软核的 AXI_LITE 接口传输给上位机。XDMA 软核从 DDR3 内存中读取数据，并将其发送给上位机，上位机随后执行数据帧结构解析、存储和展示等操作。


4.2 ADC 驱动模块

ADC 数据采集模块的核心功能是确保数据无误地采集至 FPGA，并支持长时间稳定运行，避免时序混乱。本设计对单通道 65MHz 的 AD9238 芯片和多通道的 AD7606 芯片进行了详尽的测试验证。图 4-2 展示了 AD7606 在并行模式下的驱动时序图，基于此设计的 ILA 采集时序图如图 4-4 (a) 所示。每 253 个时钟周期 (20ns)，ad_reset 信号会拉高一个周期，从而实现约 200kHz 的采样率。值得注意的是，252 个时钟周期是经过验证的稳定运行的最小周期，设计中预留了一个周期的时序冗余。图 4-4 (b) 展示了每个时序周期内读取八个通道的数据。对于 AD9238 的驱动方式，仅需将驱动时钟输入至 ADC 芯片。根据芯片手册，芯片启动初期的前八次转换结果为误码，因此驱动上需要实现一定的延迟，或者在上位机界面采用手动采集的方式进行处理。通过符号扩展（即高位填充符号位），将 12 位有符号数转换为 16 位有符号数，这是因为计算机存储系统以字节为单位，并且通用的数据结构算法对 16 位数据进行了优化。在硬件上统一数据宽度可以简化运算逻辑，减少位宽转换步骤，提升处理速度，并降低中间结果溢出的风险。符号扩展至 16 位，在保持数值不变的同时，优化了数据处理的正确性、效率及兼容性，同时简化了系统集成和后续开发工作。尽管这会占用更多存储空间，但在现代系统中，存储成本通常可以接受这一代价。如图 4-4 所示，AD9238 驱动模块实现了将 12 位的有符号数转换为值不变的 16 位有符号数。




AD7606 通道进行同步采样，使用 并行模式

图 4-2 AD7606 并行模式时序图



(a) 多周期



(b) 单周期

图 4-3 AD7606 实际数据采集图




图 4-4 AD9238 仿真图

4.3 数据帧结构设计

在高速数据采集系统中，当前后两级的时钟频率存在显著差异时，必须进行跨时钟域数据传输。跨时钟域数据传输是数字电路设计的关键组成部分，因为不同时钟域的时序不同步可能会导致数据丢失、亚稳态或逻辑错误。数据跨时钟域传输分为单比特和多比特传输。对于单比特信号传输，可以采用双触发器同步方法，即使用两个串联的触发器（Flip-Flop）对信号进行同步，以减少亚稳态传播的可能性。这一方案被应用于本文 4.2 节中 AD9238 的数据接收方案。另一种方法是通过握手协议实现“请求—应答”机制，以确保数据的安全传输。此方案适用于多比特和单比特数据传输，尤其适用于时钟频率差异较大或非固定频率的场景。本文下文所使用的 AXI4 协议即属于此方案。本节所采用的方案是异步 FIFO 方案，尽管它需要消耗大量的 RAM 资源和相应的逻辑控制

资源，但由于其支持高速、大数据量的连续传输，因此需要选用小容量的异步 FIFO 作为高速数据采集系统的一级缓存单元。因此，此模块主要有两个功能：首先是异步 FIFO 的数据逻辑控制功能，其次是数据地址的动态生成。数据逻辑控制首先解决 FIFO 前后级时钟不匹配的问题，需要进行跨时钟域操作；其次，需要将前级的 16 位信号转换为 64 位信号（可根据 IP 性能选择更高的位宽，上限取决于后文设计的 DMA IP 核），以适应前后级速率差异及 AXI 总线协议。

在评估 FIFO 深度时，本文发现每秒写入的数据量为 $65\text{M} \times 16\text{bit} = 1.04\text{Gbps}$ ，而每秒读取的数据量则高达 $250\text{M} \times 64\text{bit} = 16\text{Gbps}$ 。显然，读取速率远超过写入速率，这在理论上意味着本设计不需要深度缓存。然而，为了应对突发写入和 AXI 传输的匹配问题，以及系统后端可能存在的延迟，FIFO 必须缓存足够的数据以满足 AXI 的 256 突发长度要求。这样可以确保写入过程不会中断。同时，考虑到资源与性能之间的平衡，FIFO 的深度需要既避免溢出，又要最小化资源占用。基于这些考虑，最终确定 FIFO 深度为 512。具体功能模块的实现如图 4-5（a）所示，其中 16bit 的输入信号 `din` 被转换为 64bit 的输出信号。`rd_clk` 和 `wr_clk` 分别代表读时钟和写时钟；`wr_en` 恒定为 1，保证持续写入（除非发生复位）。`data_out` 在 `rd_en`（由后级模块提供）有效时，会将 `dout` 的字节序重新排列为 `[dout[15:0], dout[31:16], dout[47:32], dout[63:48]]`，以适应 AXI 总线的大端序要求。当 FIFO 中至少存储了 256 个 64 位数据时，`start_burst_req` 会被拉高，以通知 AXI 总线启动突发传输。在协议握手之后，数据将从 FIFO 传送到后级。数据地址 `data_addr` 由基础地址和偏移量构成，如图 4-5（b）所示，计算方式为 $\text{data_addr} = \{\text{index}, \text{data_addr_page}\} + \text{offset}$ 。其中，`index` 用于扩展地址空间（例如切换内存块），而 `data_addr_page`（当前页内偏移）则根据 `BURST_SIZE`（突发长度）递增。当 `burst_data_last`（突发传输结束信号）有效时，如果 `data_addr_page` 达到阈值，则将其重置为 0，并递增 `index`；否则，`data_addr_page` 增加 `BURST_SIZE`，实现地址循环（`index` 的循环原理相同）。




图 4-5 异步 FIFO 控制与地址管理模块

在使用 Modelsim 进行模块仿真时，读时钟频率设为 250MHz，为了缩短仿

真周期，写时钟频率则定为 100MHz。如图 4-6 所示，随机选取 data_out 中的一个数据序列，其值为 0x140d140c140b140a，该序列按 16 位二进制进行分割，可判断为大端字节序系统（即数据的低位字节位于高地址空间）。如图 4-7 所示，突发传输长度 BURST_SIZE 设置为 2KB，即 0x800；基址偏移量 offset 为 0x800000；基础地址的组合功能得以实现，并能与突发传输相配合，index 的实现则支持循环操作。如图 4-8 所示，当 rd_data_count 的最高位为 1 时，意味着数据量至少达到 FIFO 深度的一半，此时 start_burst_req 信号被置高以请求传输数据，随后延时 4 个时钟周期以确保数据量的安全冗余。接着，rd_en 信号被置高，从 burst_cnt 可见，共传输了 256 个数据，burst_data_last 信号在高电平维持一个时钟周期后释放，表示数据传输完成。综合以上，FIFO 与后级模块协同完成了突发传输任务。由此可以推断，后级模块处理数据的时间余量为连续两次 start_burst_req 与 burst_data_last 之间的时间差。在当前仿真条件下，如图 4-9 所示，该时间差约为 9192ns，对于选用的时钟周期为 5ns 的 FPGA 核心芯片而言，这样的时序余量是相当充裕的。



图 4-6 大端数据展示




图 4-7 地址管理仿真图




图 4-8 数据传输逻辑仿真图




图 4-9 时间冗余仿真图

4.4 DMA 模块设计

本节所设计的模块主要功能是承接 4.3 节的模块，配合后续模块完成 AXI4 协议，对 DDR 内存完成突发写的任务，提升系统效率。该模块负责两个部分：首先，接收前级的 `start_burst_req` 信号，并向其发送 `burst_data_last` 信号；其次，将数据转换为 AXI4 总线格式并发送出去（包括地址信息）。

为了实现此模块的功能，首先需要掌握 AXI4 协议。AXI4 总线包含三个子协议版本：AXI4-Full、AXI4-Lite 和 AXI4-Stream，它们的功能特性对比详见表 4-1。本文主要采用 AXI4-Full 协议实现数据传输，并少量使用 AXI4-Lite 协议进行控制信号传输，不涉及 AXI4-Stream 协议。接下来，将详细探讨 AXI4-Full 总线。该总线的五个通道分为读地址通道、写地址通道、读数据通道、写数据通道和写响应通道。各通道通过 VALID/READY 信号独立完成握手，互不干扰，所有信号单向流动，互不干扰，从而优化时序收敛。单次传输最大支持突发长度为 256 的突发传输，由 `WLAST` 信号标记突发传输的结束。特别地，在写操作中，写响应完成即表示写操作完成（读操作时，主机本身即可判断操作是否成功，因此不需要响应通道）。除了这些关键的数据传输功能外，AXI4-Full 总线还具备乱序传输、低功耗设计、扩展信号支持、错误处理等功能。AXI4-Lite 总线和 AXI4-Stream 总线可以看作是 AXI4-Full 的简化版本，它们的突发长度仅为 1，即只能传输一个数据，适用于寄存器访问等单次传输场景；AXI4-Stream 总线没有地址映射，专为流数据设计，支持无限突发传输，采用单通道结构。通过使用 AXI4 总线，可以简化后文对 DDR 控制器（MIG IP 核）的使用，实现高速数据读写，优化突发传输以提升带宽利用率；以及在后文中提及的通过 AXI Interconnect 连接多核 CPU 与共享缓存，支持乱序传输以提升并行性。

表 4-1 AXI4 子协议特性对比表

特性	AXI4-Full	AXI4-Lite	AXI4-Stream
通道结构	5 通道 (AR/AW/W/R/B)	5 通道 (简化版)	单通道 (无地址)
突发传输	支持 (最大 256 次突发)	仅单次传输 (突发长度=1)	支持无限突发
地址映射	支持非对齐地址	必须地址对齐	无地址通道
信号复杂度	高 (支持 QoS、USER 等信号)	低 (仅基础控制信号)	中等 (流控信号为主)

表 4-1（续表）

数据宽度	8~1024 位	32 位为主 （固定简化）	可变 （通常 32~256 位）
典型应用场景	高性能内存访问、DMA	寄存器配置、低速外设	视频、传感器数据

AXI4 协议所需实现的功能除如表 4-所示的必要的参数设置之外，最关键的是实现握手协议。如图 4-10 所示为写事务的握手顺序，其中单箭头表示信号不分前后断言，双箭头则表示只能在前一信号到达才能断言。

表 4-2 AXI4 总线参数设置表

参数	参数值	代表意义
BURST_LEN	256	突发长度为 256
AWLEN	0xff	突发长度为 256
AWSIZE	3	传输的字节数为 8（64 位）
AWCACHE	2	不可缓存、不可缓冲
WSTRB	0xff	允许写入所有字节
AWBURST	1	地址采样 INCR 模式






图 4-10 写事务握手

首先，需要验证设计与前一节的兼容性，因此进行了与前节模块的联合仿真，并构建了如图 4-11 所示的仿真系统。图 4-11（a）展示了两大模块间的引脚连接，其中主要的引脚连接包括 burst_data_last 与 pkg_wr_last、pkg_wr_en 与 rd_en、start_burst_req 与 pkg_wr_areq。为了便于验证和仿真测试，本节的模块被集成到 Vivado 的 Block Design 中进行设计，如图 4-11（b）所示，AXI_DMA 模块即为本节所设计的模块。测试此模块的方法是将系统生成的递增数据写入芯片内置的 Block Memory 内存中。



(a) 系统 Schematic 仿真图



(b) Block Design 内部系统图

图 4-11 模块联合仿真

根据 4.3 节的功能仿真结果,图 4-12 展示了使用 Vivado 内置仿真工具的优势,便于后续观察 AXI4 总线的状态。在图示中,当 pkg_wr_areq 脉冲到达后, pkg_wr_en 被激活并持续了 256 个周期。在数据传输的最后一个周期, pkg_wr_last 被激活,这不仅完成了上一阶段的数据传输,也标志着数据传输的结束。紧接着,开始进行 AXI4 总线的功能仿真。图 4-13 呈现了完成的 AXI4-Full 总线仿真,主要展示了三次握手过程的完成。首先, M_AXI_AWVALID 与 M_AXI_AWREADY 的握手完成,表明地址已经更新,从 0x00813000 变为 0x00813800,步长为 0x800,完成了突发长度为 256 位的 64bit 数据突发。通过 M_AXI 观察到,握手成功后,标志着“Write”事务正式开始。在随后的几个时钟周期内, M_AXI_WVALID 与 M_AXI_WREADY 也完成了握手,数据突发传输正式开始。当数据传输至最后一个数据时, M_AXI_WLAST 被激活一个脉冲周期。传输完成后, M_AXI_BVALID 与 M_AXI_BREADY 完成握手,此时注意到握手后 M_AXI 等待了一个时钟周期才表示“Write”事务的结束,这是为了确保系统有足够的时序余量。




图 4-12 数据发送逻辑控制仿真




图 4-13 AXI4 总线功能仿真

4.5 DDR3 读写

由于 AXI4 总线的引入，后续的 DDR3 读写也使用了 AXI4 的接口，在此处续写对 DDR3 模块的读写功能。作为一款经典的缓存单元，Xilinx 给出了相应的控制 IP，所以只需要控制 MIG IP 核，就能完成对 DDR3 的控制任务；DDR3 的众多参数配置，应该参考硬件上的设计。本文使用的是 MK7325A 型号工业核心板，使用时软核需要配合其进行配置。此外，特别需要关注时钟的设计，其余按照对应的硬件配置即可。DDR3 输入的时钟分为系统时钟和参考时钟。系统时钟用来驱动核心逻辑，时钟频率需与硬件设计一致，本文设计为 200MHz，可通过内部锁相环生成或者外部时钟通过 BUFG 缓冲后输入(MIG IP 中可设置)。系统时钟经 PLL 倍频后生成物理层的核心频率，本文中时钟的 DDR3 需要设置为 800MHz。再通过 PHY-to-Controller 时钟比率(4:1)分频得到用户时钟(ui_clk, 200MHz)。参考时钟用于物理层的延迟锁定环(IDELAYCTRL)和动态校准逻辑，确保数据采样窗口与 DQS 信号对齐，解决时序偏移问题；其频率须固定为 200MHz，与系统时钟频率相同时可复用系统时钟，否则需独立提供。

本文涉及 FPGA 端对 DDR3 只有写的功能，所以搭建了如图 4-14 所示的读写验证框架，由于此次模块涉及外接的硬件模块，所以此次验证必须在 Vivado 自带的 ILA 上进行，这是由于 ILA 是对硬件状态的实时抓取，能够真切地反映硬件数据的真实状态。在 Block Design 中搭建如图 4-15 所示的读写验证系统，如图 4-16 (a) 所示，写入数据为 0~511，同时表示完成了突发长度 256 的突发传输，可以观察到在传输时对 DDR3 器件每次传输结束之后，都会有数个时钟

周期的时序冗余，这也就是为何要采用突发传输的根本原因。如图 4-16 (b) 所示，读出的数据为 0~511。先写后读，DMA 突发写入 DDR3 成功，读写一致，表明本文设计的 DMA IP 核能够通过 AXI4 总线正常读写 DDR3。




图 4-14 读写验证框架






图 4-15 DDR3 读写验证系统



(a) DMA 突发写 DDR3 时序图



(b) DMA 读 DDR3 时序图

图 4-16 DDR3 读写数据图

4.6 PCIE 通信模块实现

在本文中,所采用的 PCIE 通信方案是基于 Xilinx 官方提供的 XDMA IP 核。为了确保 FPGA 与 PC 之间的高效数据传输,需要首先对 XDMA IP 核进行精确的参数配置,配合其官方提供的 PC 端 PCIE 驱动进行通信交互。XDMA IP 核通过多个输入和输出接口来管理和优化数据流,保证通信的稳定性和高效性。设计中的关键输入接口包括 PCIE 参考时钟 `sys_clk`, 由主机提供,通常为 100MHz, 以及 `sys_rst_n`, 作为冷复位信号。此外, XDMA IP 核还具备用户侧接口, 如 AXI4-Lite 和 AXI4-Full, 它们分别用于不同的通信任务。AXI4-Lite 接口主要用于配置用户寄存器, 例如中断控制, 其位宽固定为 32 位, 适用于轻量级的控制任务; 而 AXI4-Full 接口则支持高带宽数据传输, 用于连接 DDR 或 BRAM 作为缓存介质。在硬件配置中, 选择了 x8 通道, 并配置为 5GT/s, 由于 8b/10b 编码, 实际的数据传输速率为 4GT/s。如图 4-17 所示, 整个 PCIE 通信系统由多个接口组成, 其中“PCIE_data_flew”接口负责 PC 和 XDMA IP 核之间的数据流交换, FPGA 芯片通过此接口与 PC 进行数据交互。此外, 设计中还包括“GPIO_OUT”和“GPIO_IN”接口, 分别代表 PC 向 FPGA 板卡发指令和 FPGA 向 PC 发指令的接口。与 DDR3 之间的数据交换通过“DDR3_0”接口完成。图 4-18 展示了 XDMA IP 核的地址分配。AXI_Lite 的 SLAVE 接口通过 AXI_smart_connect 模块连接到两个 GPIO 模块, 每个 GPIO 模块被分配了 64KB 的空间。为了完成这一通信系统的搭建, 还配合了 DDR3 的相关元器件和时钟配置, 最终完成了 PCIE 通信最小系统的搭建。此系统能够在稳定的时钟和内存配置支持下, 保证高效的数据传输和稳定的通信效果。




图 4-17 PCIE 通信系统图



图 4-18 XDMA IP 核地址分配图

在进行 PCIE 的读写验证时,使用 Xilinx 官方提供的标准测试文件和 XDMA IP 核的驱动程序文件,通过命令行工具 `xdma_rw.exe` 实现数据的读写操作。首先,使用 x86 指令进入驱动所在目录,如图 4-19 所示为读写驱动程序 `xdma_rw.exe` 的功能与相关使用方法。通过命令“`xdma_rw.exe h2c_0 write 0x70000000 -b -f datafile4K.bin -l 4096`”,将标准测试集文件“`datafile4K.bin`”以二进制格式写入到 FPGA 系统中 DDR3 内存的指定地址 `0x70000000`,数据长度为 4096 字节。此操作实现了从 PC 端到 FPGA 的内存写入。接下来,使用命令“`xdma_rw.exe c2h_0 read 0x70000000 -b -f datafile4K_recv.bin -l 4096`”,将从 DDR3 内存的地址 `0x70000000` 读取的数据传回 PC 端,并保存为二进制文件“`datafile4K_recv.bin`”。读取完成后,两个文件“`datafile4K.bin`”和“`datafile4K_recv.bin`”通过比对,确保它们的内容完全一致,证明数据传输过程中没有发生错误。如图 4-20 所示,图 4-20 (a) 为写入的标准测试文件,图 4-20 (b) 为读出的文件。两个文件进行对比,完全一致。




图 4-19 xdma_rw.exe 功能及用法

datafile4Kbin	datafile4Krecvbin	datafile4Kbin	datafile4Krecvbin
Offset	0 1 2 3 4 5 6 7 8 9 A B C D E F	Offset	0 1 2 3 4 5 6 7 8 9 A B C D E F
00000000	00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F	00000000	00 01 02 03 04 05 06 07 08 09 0A 0B 0C 0D 0E 0F
00000010	10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F	00000010	10 11 12 13 14 15 16 17 18 19 1A 1B 1C 1D 1E 1F
00000020	20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F	00000020	20 21 22 23 24 25 26 27 28 29 2A 2B 2C 2D 2E 2F
00000030	30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F	00000030	30 31 32 33 34 35 36 37 38 39 3A 3B 3C 3D 3E 3F
00000040	40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4E 4F	00000040	40 41 42 43 44 45 46 47 48 49 4A 4B 4C 4D 4E 4F
00000050	50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5D 5E 5F	00000050	50 51 52 53 54 55 56 57 58 59 5A 5B 5C 5D 5E 5F
00000060	60 61 62 63 64 65 66 67 68 69 6A 6B 6C 6D 6E 6F	00000060	60 61 62 63 64 65 66 67 68 69 6A 6B 6C 6D 6E 6F
00000070	70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7D 7E 7F	00000070	70 71 72 73 74 75 76 77 78 79 7A 7B 7C 7D 7E 7F
00000080	80 81 82 83 84 85 86 87 88 89 8A 8B 8C 8D 8E 8F	00000080	80 81 82 83 84 85 86 87 88 89 8A 8B 8C 8D 8E 8F
00000090	90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9E 9F	00000090	90 91 92 93 94 95 96 97 98 99 9A 9B 9C 9D 9E 9F
000000A0	A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF	000000A0	A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 AA AB AC AD AE AF
000000B0	B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF	000000B0	B0 B1 B2 B3 B4 B5 B6 B7 B8 B9 BA BB BC BD BE BF
000000C0	C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF	000000C0	C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 CA CB CC CD CE CF
000000D0	D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF	000000D0	D0 D1 D2 D3 D4 D5 D6 D7 D8 D9 DA DB DC DD DE DF
000000E0	E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF	000000E0	E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF
000000F0	F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF	000000F0	F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 FA FB FC FD FE FF

(a) 标准测试文件 (b) 读出文件

图 4-20 驱动写入与读出文件

综上，完成了由信号数据源到 DDR3，以及从 DDR3 到 PC 的传输设计。但由于 DDR3 具有不能同时读写的特性，如果交给软核自动分配时序，这必定会造成多余的时序开销，可以自行优化时序逻辑，和前节类似，设置数据缓冲区去解决这个问题。如图 4-21 所示为方案概念图，在 AXI_interconnect IP 核中设置 FIFO 的选项，为实际实施方案。




图 4-21 缓冲区方案概念图




图 4-22 缓冲区实际方案图

在深度选择上有 32 和 512 两个选项，FIFO 深度越小，传输的效率就会越高，但是系统的时序压力就会越大，这与 4.3 节中图 4-9 所提到的时序冗余的

留取息息相关；FIFO 深度越大，可以放宽上行通信和下行通信之间的传输冲突，但会导致此系统下的 PCIE 和 PC 上位机之间的数据通信更为复杂，会增大延迟，降低实时性。由于本文的数据采集系统的实时性要求并未达到“ms”级，所以设置了 512 个数据的数据缓冲区，去应对多变的子模块。

在对方案进行验证的同时，我们执行了测速工作。如图 4-23（a）所示，使用芯骅电子开发的软件进行测速的结果与图 4-23（b）的测速软件结果基本一致。读取速度接近 2GB/s，而写入速度约为 3GB/s。读写速度不一致的原因在于，FPGA 通过 XDMA IP 核发起写请求时，数据直接嵌入 TLP 包发送至主机内存，无需等待确认即可连续发送，从而实现了高带宽利用率。相比之下，读操作需要先发送读请求 TLP，等待主机返回 CPLD 包，这导致了显著的链路往返延迟（Round-Trip Latency）。如果主机响应出现乱序或处理延迟，吞吐量会进一步受限。PCIE 2.0 x8 的理论极限读写速度均为 4GB/s。速度差异的原因包括：Windows 系统下的驱动效率相对 Linux 系统驱动较低；缓冲区的加入导致数据读写多了一次传输过程；以及在协议设计时固有的时序冗余开销。



图 4-23PCIE 测速图

为确保读取的数据既不重复也不遗漏，采用了第 4.3 节描述的数据帧帧头 index。数据帧帧头通过 XDMA IP 核与 AXI_LITE 接口连接的 GPIO_IN 接口发送至 PC 上位机。图 4-24 展示了读写指针的操作时序，当帧头 index 从 page1 切换至 page2 时，便开始读取 page4 中存储的数据。在上位机中，这一状态如图 4-25 所示，一旦检测到 $Val \neq m_lastvalue$ ，fbuf 值将增加一，并执行读取对应地址数据的指令。




图 4-24 帧结构变化图




图 4-25 帧头上位机反馈图

4.7 上位机实现

上位机设计的核心功能在于接收 FPGA 传输的数据，并进行存储与展示。其编程架构和理念如图 4-26 所示，首先进行相关变量参数的初始化。设定 ADC 时钟频率为 65MSPS，数据传输位宽为 16 位。设定每个单元页的存储容量为 8MB，据此计算得出，index 每变动一次大约需要 64.5 毫秒。根据奈奎斯特采样定理，为确保无误采集到变化，至少需要 32.25 毫秒的采样周期，并且为了保证安全冗余，定时器被设置为 30 毫秒。通过第 4.6 节所述方法，循环检测 index（val、m_lastvalue）是否发生变化。一旦检测到变化，数据将被发送至子线程 1 进行存储，同时发送至子线程 2 以展示波形（涉及 UI 界面变化的函数仅限于主线程执行，子线程仅负责数据的提取与处理）。




图 4-26 上位机程序框架图

在此处可以设计对采样率的分频操作以降低采样率，如图 4-27 所示，此刻的采样率即为 ADC 芯片时钟的一半。实现方案有两种，第一种是在 Qt 上位机

中实现对数据的抽取，第二种是通过上位机向 FPGA 中写入分频系数，操作写 FIFO 使能 wr_en 的占空比，从而操作数据采样率。由于软件端的主线程占用比较频繁，再使用上位机软件进行分频会有很大的线程压力，而硬件端由于是前级电路，并不涉及数据传输上的时序压力，所以方案最终采用硬件端实现。根据本文设计方案，图 4-28 (a) 和 (b) 分别给出了单通道数据采集系统上位机和多通道数据采集系统上位机界面。






图 4-27 数据抽取图



(a) 单通道上位机



(b) 多通道上位机

图 4-28 上位机展示图

4.8 本章小结

本章深入探讨了高速数据采集系统的软件架构与实施细节，涵盖了 FPGA 端的程序设计、数据传输协议、上位机程序的实现以及各模块之间的协同工作。系统的核心架构由 FPGA 和上位机软件构成。

针对 AD7606 和 AD9238 两款模数转换器进行了严格的时序验证，确保数据的准确性和时序的稳定性。数据在不同时钟域之间的传输通过异步 FIFO 模块实现，结合动态生成的数据地址，满足不同速率和 AXI 总线协议的要求。系统采用 AXI4 协议以支持高速数据传输，并设计了 DMA 模块来提升数据存取效率，确保 DDR3 内存的读写操作能够高效执行。为了保证数据传输的稳定性，本系统集成了 PCIE 通信模块，并配置了 XDMA IP 核，实现了高带宽数据传输。PC 端驱动与系统协同工作，完成数据交换。在上位机方面，本系统设计了数据存储和波形显示功能，通过定时器和分频机制实现数据的抽取和展示，并通过多线程技术优化了系统的性能。

综上所述，本章通过精心设计与优化各个模块，确保了数据采集系统的高效稳定运行，为后续的实验研究与应用实践奠定了坚实的软件基础。

第 5 章 系统测试

本章开篇即介绍了测试过程中所采用的仪器设备以及测试的具体内容。第二节中，我们对前文仅通过仿真实验的模块进行了实际的硬件测试，包括电源、滤波器等关键组件。第三节首先对本文的核心内容——高速数据采集系统进行了详尽的测试，结果表明系统性能完全达标。随后，通过对超声信号的深入分析，并与超声探伤仪进行对比，本课题验证了该系统在超声探伤功能方面的可靠性。此外，系统还成功实现了激光致声跨介质通信，并通过一系列典型实验完成了对该功能的验证，从而证明了设计方案在多个领域的应用潜力。

5.1 系统测试概述

本章节涉及的测试内容包括：硬件电路测试、基础的高速数据采集系统功能验证，极限带宽的测试，以及钛合金超声检测系统和激光致声跨介质通信系统拓展功能实现。测试所用到的设备以及型号和性能参数如表 5-1 所示

表 5-1 测试仪器型号及参数性能

仪器名称	型号	性能参数
直流电源	RIGOL DP821A	电压源输出最大为 60V，电流源输出最大为 10A
数字万用表	鹿仙子 9205	数字分辨率为 3.5 位
数字示波器	RIGOL DS2102A	采样率为 2GS/s，带宽 100MHz
信号发生器	RIGOL DG5072	频率范围为 1 μ F~70MHz

5.2 系统硬件电路测试

在本实验中，电源测试结果表明，电压设计值与实际值之间的偏差保持在 3%以内，电压纹波均控制在 50mV 以内，满足供电要求，确保系统稳定运行；滤波器测试结果验证了仿真数据的准确性，尽管实际测量与仿真结果存在轻微差异，主要由电容公差引起，但整体偏差较小；核心母板测试确认了 JTAG 连接成功并成功下载程序，硬件适配正常，确保了系统的硬件功能；AD9238 模块的测试显示其在高采样率下能够准确采集信号，波形平稳无干扰，保证了数据采集的精度。整体来看，各模块均表现稳定，符合设计预期，验证了系统的

性能和可靠性，确保了系统能够在实际应用中高效、稳定地运行。

5.2.1 电源测试

电源测试的核心在于验证电源是否达到设计预期，并精确测量电压纹波。在进行实际电压幅值的测试时，采用数字万用表以避免高频噪声的干扰。对于电压纹波的测量，本文遵循了参考文献中^[67]推荐的方法。首先，设置示波器的带宽限制至 20MHz，以排除高频噪声的干扰。接着，使用探头的“短接地弹簧”或接地针直接连接到被测电源的接地端，以减少接地环路引入的噪声。选择“交流耦合”（AC Coupling）模式，以滤除直流分量，专注于交流纹波。调整示波器的垂直灵敏度至合适档位（例如 10mV/div），确保纹波波形清晰可见。利用示波器的“峰-峰值”测量功能，可以直接读取纹波幅值。测量结果如表 5-2 所示，电压设计值与实际值之间的偏差保持在 3%以内（实验表明，电压偏差主要受器件选型的影响，对于高精度电源需求，应选用高精度的电阻和电容）。电压纹波均控制在 50mV 以内（电压纹波与 PCB 布局布线的细节密切相关，应根据具体的布局布线进行测试。若发现纹波不符合芯片供电要求，应及时更换输出电容。在更换电容时，需注意大电容的初始充电电流可能超过 DC-DC 芯片的过流保护阈值）。这些结果表明，电源完全满足供电需求。


表 5-2 电源测量值

被测电压源	设计值 (V)	实际值 (V)	偏差 (%)	电压纹波 (mV)
核心母_12V_DC	12	11.9	-0.8	30
核心母板_5V	5	5.13	2.6	32
核心母板_3.3V	3.3	3.28	0.6	20
滤波器_5V	5	5.14	2.8	45
滤波器_-5V	-5	-5.06	-1.2	35
AD9238_5V	5	4.97	-0.6	30
AD9238_-5V	-5	-5.06	1.2	45
AD9238_3V3	3.3	3.28	-0.6	15
AD7606_3V3	3.3	3.28	-0.6	8


5.2.2 滤波器测试

鉴于本实验室尚未配备频谱分析仪，本研究采用信号发生器与示波器来展示几个关键频率点的数据。信号发生器的峰—峰值设定为 100mV，输出信号为正弦波形。如图 5-1 所示，当信号频率为 300kHz 时，信号的峰—峰值达到 3.12V，增益约为 30dB；而频率为 350kHz 时，峰—峰值为 1.52V，增益约为 24dB。根据这些数据，可以推断滤波器的-3dB 带宽介于 300kHz 至 350kHz 之间，这表明滤波器的工作频率范围与设计预期相符。进一步的测试显示，当信号频率升至 400kHz 时，信号的峰—峰值为 164mV，增益约为 4.5dB，示波器能够清晰地识别该信号。然而，当信号频率提升至 450kHz 时，示波器显示的频率为 74.63kHz，远低于预期值，并且信号呈现出噪声特性。这表明滤波器的衰减作用导致信号无法正确通过，并且受到了显著的噪声干扰。


总体而言，滤波器的仿真结果与实际测试结果高度一致，验证了仿真数据的准确性。不过，在实验过程中也发现实际测量结果与仿真结果之间存在一定的差异。这种差异主要源于所选用的工业标准电容值与设计中心理想电容值之间的偏差，尤其是在实际元件的公差范围内，电容的微小偏差会导致频率响应的轻微变化。




(a) 信号源 300kHz



(b) 信号源 350kHz



(c) 信号源 400kHz



(d) 信号源 450kHz

图 5-1 滤波器单频响应图

5.2.3 核心主板测试

本节的主要测试内容主要包括 JTAG 的识别和程序文件的固化以及下载。测试使用简单的 LED 灯闪烁的代码。如图 5-2 所示，Xilinx 下载器状态灯为红色表示 JTAG 连接成功；核心板两个状态灯正常工作，表示工作状态适配；核心板左侧 LED 灯亮起，说明程序已经下载进 FPGA 芯片之中。




图 5-2 核心主板状态图

5.2.4 ADC 测试

本文在 4.2 节已经使用过 ila 测试过 AD7606 模块，此处测试 AD9238 模块。使用信号发生器产生频率为 6.5MHz、峰-峰值为 5V 的正弦波，如图 5-3 所示 ila 的时钟周期为 65MHz，正弦波周期为 10 个时钟周期，可以明显地观察波形在 10 倍采样率下波形相对比较平滑，无毛刺和尖刺产生。




图 5-3 AD9238 模块测试图

5.2.5 系统底噪测试

本小节的主要目的是使用课题所设计的高速数据采集系统采集整个硬件系统的底纹噪声，以便判断本课题所设计的数据采集系统能够采集的最小信号大小为多少，如图 5-4 所示，展示的是系统采集的地弹噪声。可以观察到最大为 0.0144V（对应 ADC 采集的数值为 6），最小为 -0.0120V（对应 ADC 采集的数值为 -5）。




图 5-4 系统地弹噪声图

5.3 系统功能测试

本实验展示了高速数据采集系统在不同应用场景下的性能表现。在 2MHz 采样率下，系统成功采集了不同频率的正弦波信号，验证了仿真结果。使用 65MHz 采样率采集 6.5MHz 正弦波信号的情况，波形能够被清晰显示，数据传输带宽达到 1.04Gbps，系统能够清晰地显示信号波形。此外，在超声信号采集与分析中，系统通过 32.5MHz 的采样率捕捉到了超声探伤仪的回波信号，并通过信号处理提取了有效信息。在激光致声通信系统中，通过 8-PPM 编码方式，系统成功实现了水声信号的采集与解码，并保证了稳定的信号传输。整体来看，实验验证了高速数据采集系统在不同信号采集和处理任务中的高效性和可靠性。

5.3.1 高速数据采集系统测试

如图 5-5 所示，在约 2MHz 的采样率下，采集了频率为 100kHz、200kHz 和 400kHz 的正弦波信号。观察结果显示，在 20 倍采样率条件下，波形保持得相当良好；而当采样率为 10 倍时，波形出现轻微变化；当采样率仅为 5 倍时，波形则表现出较为明显的失真。这一结果与 2.1.1 节中的仿真结论相吻合。图 5-6 展示了使用多通道数据采集系统捕捉到的四个通道中不同频率、相位和电压偏

置的正弦波。图 5-7 显示了使用 65MHz 采样率采集 6.5MHz 正弦波信号的情况，波形能够被清晰显示，并且采集到的波形信息与之前提到的十倍采样率下的结果相似。采集的数据位深为 16 位，传输带宽达到了 1.04Gbps，即 130MB/s。




图 5-5 系统数据采集波形图




图 5-6 多通道数据采集波形图




图 5-7 系统最大带宽测试图

5.3.2 超声信号采集与分析

可由参考文献[68]得出当超声波在两种不同介质中传播时，会在分界面发生转变，当它垂直射向界面时会同时发生反射和透射。当材料内部存在缺陷时，相当于声波穿过材料本身和空气两种不同的介质，不仅频率特性会发生变化，声波的传播速度（指纵波速度）同样会由于材料内部结构的不均匀性而发生改变，进而导致信号会产生较为严重的衰减^[69]，通过分析超声波在材料内部的反射信号来判断是否存在缺陷。依据实验室现有条件，本文拟采用文献中所提到的脉冲反射法^[70]完成超声信号源采集测试平台，其原理如图 5-8 所示。




图 5-8 脉冲反射法检测缺陷示意图

如图 5-9 所示，展示了超声信号源采集测试平台的搭建过程。该平台利用超声探伤仪发出激励信号，激发超声探头产生始发脉冲信号，并接收来自钛合

金板材裂纹的回波信息。超声探头的频率范围为 2.5MHz，为了观察到更精细的信号波形，采集系统的采样率被设定为 32.5MHz，远高于超声探头的工作频率，从而确保采集到信号的完整性和高精度。






图 5-9 超声信号源测试平台图

图 5-10 呈现了采集到的信号及其相关分析图。在图 5-10（a）中，展示了超声探伤仪发送并接收到的检波波形（只显示始波和缺陷波），该波形展示了回波信号的幅度变化，图像表明探头成功捕捉到钛合金板材的存在表面裂缝时的反弹信息。图 5-10（b）展示了数据采集系统所采集到的数据，100Hz 的始发脉冲信号尤为明显。进一步局部放大图 5-10（b）的细节得到图 5-10（c），显示了脉冲信号的细微变化。最终，在上位机端，经过信号处理后，得到图 5-10（d），该处理结果的信号特征与图 5-10（a）非常相似，证明了信号的完整性和准确性得到了有效保留。整体测试表明，超声信号采集系统具有高精度、高分辨率，能够准确捕捉并分析超声信号，成功应用于钛合金板材缺陷检测的实际需求中。



（a）超声探伤仪显示图



（b）超声信号采集原始图

图 5-10 超声信号源测试结果及分析图




图 5-10 (续图)

可以明显看出，激发脉冲的幅度远超信号本身，且大部分时间信号被噪声所掩盖，这对观察造成了困难。通过设定阈值来确定信号的起始点，并仅展示短时间内的信号图，如图 5-11 所示。在默认的探头频率 2MHz 下，可以清晰地观察到钛合金板材表面裂纹的回波信息。



图 5-11 超声 C 扫在线检测系统

5.3.3 激光致声通信系统

根据参考文献[71]可得，液体中的激光致声是指当高能激光照射到水面上时由于水对于能量的吸收作用，当能量达到一定强度后激发声信号。激发的声信号为脉冲信号，信号的特征会由于传感器的不同而发生改变，但其中的通信本质并不会发生改变。检测在激光脉冲重复频率所对应的周期内是否存在超过所设置的阈值的信号，如果发现此信号，则将此段信息标记为“1”、否则为“0”，按照特定的编码方式，去完成通信系统中信息的调制解调。

如图 5-12 所示,展示了搭建的激光致声通信系统框架图^[72]。发送设备将待发送信息转换为 PPM 编码格式,然后送入调制模块,进而控制激光器产生相应的激光脉冲。这些脉冲被压电式水听器接收,作为传感器将水声信号转换为电信号。随后,电信号通过滤波模块进行增益调整和低通滤波处理。最后,高速数据采集系统将采集到的数据传输至 PC 上位机,进行信号的接收处理和消息的译码工作。




图 5-12 激光致声通信系统

使用示波器采集水声信号,如图 5-13 所示。在图 5-13 (a) 中,展示了原始的水声信号,可以清楚地观察到信号的幅度变化,幅度网格分辨率为 20mV/格,信号在“B”处达到最大,峰-峰值约为 50mV,而在“A”处的信号几乎接近噪声水平,且信号的波动较大,显示了水声信号的复杂性和干扰的影响。图 5-13(b)展示了系统未发送激光脉冲信号时的底噪声情况,峰-峰值为 880mV。该噪声主要来源于传感器的底噪声、滤波器噪声以及滤波器电源噪声的叠加效应,这些噪声会影响信号的准确性,增加系统的不确定性。图 5-13(c)和图 5-13 (d)展示了经过滤波和增益处理后的信号,清晰地显示了 50Hz 脉冲和 100Hz 脉冲的波形,幅度网格分辨率为 1V/格。由于滤波器的作用,底噪声被有效抑制,噪声信号被淹没在有效信号的幅度范围内,保证了系统能够清晰地提取到目标信号。图 5-13 (b)中的噪声在最终信号的处理过程中对系统的影响极小,噪声幅度约为 1V,而信号的峰-峰值则约为 4V。这表明,通过适当的信号处理和噪声滤除,系统能够有效从复杂的水声信号中提取出有效信息,保证了实验结果的准确性和可靠性。




图 5-13 示波器水声信号显示图

激光致声跨介质通信系统使用 8-PPM 的通信方式进行数据传输，数据帧结构中包含 8 bit 前缀码和 8 bit 后缀码，以实现可靠的信息同步与识别。如图 5-14 所示，本系统选用的前缀码为“11110000”，后缀码为“10101010”。在帧结构中间包含一个 8 位信息码，其中第一个脉冲码元的位置表示所传递的信息内容，即信息通过脉冲在 8 个可能位置之一的出现位置进行编码。这种编码方式不仅能提高系统的抗干扰能力和信息传输的准确性，还能有效实现信号的精确定位和帧同步，从而保障跨介质通信系统稳定可靠地运行。




图 5-14 8-PPM 编码示意

激光致声通信系统在 FPGA 处将采样速率定格在 2MSPS，激光脉冲重复频率设定为 100Hz，采集到的数据及其译码如图 5-15 所示，给数据设定阈值“0.75V”（正负均可），大于阈值的判定为“1”，小于阈值的判定为“0”，将信息码第一位为“1”译码设定为“A”，第二位设定为“B”，以此类推。最终得到如图 5-16 所示的激光致声跨介质通信系统。




图 5-15 信息译码示意图




图 5-16 激光致声跨介质通信系统

5.4 本章小结

本章节详细介绍了系统测试的各个环节，包括电源测试、滤波器测试、核心主板测试、ADC 模块测试以及系统功能验证。测试结果表明，电源设计稳定，电压偏差和纹波均在可接受范围内；滤波器性能符合设计规范；核心主板的 JTAG 连接和程序下载正常，ADC 模块的信号采集精度和时序稳定性得到了验证。系统在不同采样率下表现优异，能够支持高带宽数据传输。此外，超声信号采集和激光致声通信系统功能测试也证明了系统能够准确采集并分析信号。最终，系统性能指标符合预设目标。

最终，整个系统的实际性能指标与预设目标的对比详见表 5-3。

表 5-3 系统实际实现指标与预设指标对比图

技术指标类型	设定指标	实际实现指标
单通道采样率	$\geq 62.5\text{MSPS}$	65MSPS
单通道分辨率	$> 8\text{bit}$	12bit
单通道输入电压范围	$\pm 5\text{V}$	$\pm 5\text{V}$ (可根据电阻自由调节)
单通道数据传输带宽	$\geq 1\text{Gbps}$	1.04Gbps
多通道指标	8 通道、16bit 、200kSPS/CH $\pm 5\text{V}$	8 通道、16bit、200kSPS/CH $\pm 5\text{V}/\pm 10\text{V}$

结 论

本文针对声波信号的高速数据采集需求，从系统方案设计、硬件搭建、软件编写以及测试验证入手，实现了一种基于 FPGA—PCIE 架构的高速信号采集系统，主要研究结果如下：

(1) 在系统方案确立阶段，详细阐述了整体架构及其性能指标，为后续工作设定了明确框架。确定了以 FPGA 作为中央处理器、DDR3 作为外部缓存单元的核心配置，选用了特定的 ADC 芯片及驱动芯片，并对滤波器选型进行了深入探讨。同时确立了 PCIE 作为数据传输方式以及上位机开发软件与编程语言，为项目开展奠定了坚实基础。

(2) 在硬件设计部分，首先介绍整体硬件方案，随后对 ADC 子模块、滤波器、母板设计及电源设计进行了详细论述，并通过硬件仿真确保了设计的可行性与准确性。同时，深入分析了信号完整性和电源完整性，为 PCB 设计提供了关键参考，给出了设计注意事项及 PCB 设计图，保障了硬件系统的稳定运行。

(3) 在软件设计部分，以软件系统逻辑框图开篇，逐步介绍了 ADC 驱动模块的实现，数据控制模块与 DMA 模块之间的联动，在 Block Design 中实现了并验证了通过 DMA 模块读写 DDR3 以及使用 PCIE 接口进行通信的功能。通过仿真或实际信号验证，确保了软件功能的正确性。详细阐述了上位机实现过程，并展示了单通道和多通道上位机，为用户提供了一个便捷的数据交互界面。

(4) 在测试验证部分，首先明确了测试所用仪器设备及测试内容，随后对电源、滤波器等仅经过仿真的模块进行了实际硬件测试，确保了硬件性能达标。对高速数据采集系统这一核心部分进行了全面测试，结果显示完全满足预定指标。通过对超声信号的分析并与超声探伤仪进行对比，有力证明了系统功能的可靠性；最终成功完成了激光致声跨介质通信系统，实现了项目预期目标。

通过本项目，成功搭建了一套完整且性能优异的高速数据采集系统，涵盖了从硬件到软件的全方位设计与实现，积累了丰富的实践经验。未来，将基于现有成果，持续关注行业前沿技术，进一步优化系统性能，拓展应用领域，为高速数据采集技术的发展贡献更多力量。

本系统仍有显著的改进潜力，首先在机械设计方面，本研究采用了分离式结构，这虽然赋予了系统较高的灵活性，但同时也限制了采集子板的最大工作频率。在超高速频率条件下，系统可能会遭遇较大的信号反射问题；在软件层

面,如本文 4.3 节所展示的,即便在写时钟频率为 100MHz、数据分辨率为 16bit,即 200MB/s 的带宽下,系统依然存在较大的时序余量。结合 4.6 节的分析,这表明本文设计的软件传输系统实际上拥有更高的传输带宽潜力。然而,由于本文作者的 PCB 设计能力有限,以及实验室对高传输带宽的需求并不迫切,因此并未设计出能够支持这一传输带宽的硬件。这一逻辑系统对于那些需要处理大量数据采集任务的工作场景具有重要的参考价值。至于上位机端,本课题尚未开发出更为精致的用户界面。

参考文献

- [1] 李雄. 基于声震信号融合的地面目标探测识别方法研究[D].国防科技大学, 2021.
- [2] JIANG Y, JIANG G, SUN J, et al. Mechanisms of bubble effects on acoustic propagation characteristics in high-temperature and high-pressure bubble flows[J]. Progress in Nuclear Energy, 2025, 184: 105717-105717.
- [3] J E M, PANAYIOTIS M, LEONARD M, et al.Real-time detection of cerebral artery rebleeding by transcranial doppler ultrasound: hemodynamic changes and response to treatment. [J].Journal of clinical neurology (Seoul, Korea), 2017, 13(1): 109-111 .
- [4] JOOHYOUNG L, JEONGHA A,IN H R, et al.Long-range acoustic communication u sing differential chirp spread spectrum[J].APPLIED SCIENCES-BASEL, 2020, 10(24): 8835-8835.
- [5] ROBBINS A, WILLEY C, MARTINEAU R, et al.BPS2025 - Time-resolved insight into microbially induced biocement formation using non-destructive ultrasound testing[J]. Biophysical Journal, 2025, 124(3S1): 336a-336a.
- [6] BRAUNEDER W .Das erzherzog-spiel als universitäre prüfungs-parodie[J]. Journal der Juristischen Zeitgeschichte, 2025, 19(1): 27 - 29.
- [7] WU S, HUANG J, LIU W, et al. Anti-noise UWFBG hydrophone array enhanced DAS system using optimising SVM based on matched interferometric[J]. Optical Fiber Technology, 2024, 88: 104051-104051.
- [8] 时一峰.基于 PCIe 总线的相控阵超声内镜数据传输系统研究[D].天津大学, 2017.
- [9] SHOHEI M, HIROSHI K, MOTOTAKA A. Speed-of-sound estimation in ultrasound propagation medium by considering size of target scatterer.[J].Journal of medical ultrasonics (2001), 2023, 50(2): 151-165.
- [10] MICHEL B .Fundamentals of acoustics [M]. ISTE: 2006-01-01.
- [11] 王子辰.基于间断有限元方法的海洋流场影响下声传播建模研究[D].天津大学, 2022.
- [12] IMBAULT M, BURGIO D M, FACCINETTO A, et al.Ultrasonic fat fraction quantification using in vivo adaptive sound speed estimation[J].Physics in Medicine & Biology, 2018, 63(21): 215013.
- [13] 前瞻产业研究院. 2025-2030 年中国智能传感器行业市场前瞻与投资战略规划分析报告(2025-2030) [R/OL]. (2025-01-25)[2025-03-29]. <https://bg.qianzhan.com/report/detail/2104251124553297.html>.
- [14] 秦地.4 通道 60GSPS 同步采集模块设计[D].电子科技大学, 2024.
- [15] OPPENHEIM A V, SCHAFER R W. Discrete-time signal processing[M]. 4th ed. Upper Saddle River: Pearson, 2014.
- [16] 武佳慧.基于空气耦合超声的复合材料板表面缺陷检测方法研究[D].哈尔滨工业大学, 2023.
- [17] NAVA K I V, FLORES A M, CEDENÑO S P, et al.Evaluation by nondestructive testing of the effect of the microstructure of a multiphase steel on corrosion resistance[J].MRS Advances, 2024, (prepublish): 1-6.

- [18] ZHOU Z L, YU Y B, LIU Y, et al. Ultrasonic signal transmission performance in bolted connections of wood structures under different preloads[J]. Forests, 2021, 12 (6): 652-652.
- [19] CHEN J, LI Q M .Analysis of the efficacy of prenatal b-ultrasound in diagnosing fetal abnormalities[J]. Journal of Clinical and Nursing Research, 2024, 8(5): 47-51.
- [20] 前瞻产业研究院. 2025-2030 年全球工业数据采集行业市场调研与发展前景预测分析报告(2025-2030) [R/OL].(2025-02-01)[2025-03-29].<https://bg.qianzhan.com/report/detail/2104251124553297.html>.
- [21] Data acquisition[EB/OL].(2024-01-01) [2025-03-29].https://en.wikipedia.org/wiki/Data_acquisition.
- [22] 黎明, 黄如.后摩尔时代大规模集成电路器件与集成技术[J].中国科学: 信息科学, 2018, 48(08): 963-977
- [23] 吴晓晔.高速信号采集系统设计与测试[D].哈尔滨工业大学, 2020.
- [24] NI. PXIe-5774 数字化仪. 国家仪器公司. [2025-03-30]. <https://www.ni.com/zh-cn/shop/model/pxie-5774.html>
- [25] Keysight Technologies. Infiniium UXR 系列示波器: 110 GHz, 2 通道 Keysight Technologies.[2025-03-30].<https://www.keysight.com/cn/zh/product/UXR1102B/infiniium-uxr-series-oscilloscope-110-ghz-2-channels.html>
- [26] ApisSys. AV133 技术数据手册 [EB/OL]. [2025-03-30]. <https://www.aes-eu.com/datasheets/apissys/AV133-datasheet.pdf>
- [27] Teledyne SP Devices. ADQ7DC - 10 GSPS, 14-bit digitizer[EB/OL]. Teledyne SP Devices, 2019.[2025-03-30].<https://www.spdevices.com/what-we-do/products/hardware/14-bit-digitizers/adq7dc>
- [28] SPECTRUM Instrumentation. M5i.33xx PCI Express 数字化仪系列 [EB/OL]. SPECTRUM Instrumentation.[2025-03-30].https://spectrum-instrumentation.com/products/families/33xx_m5i_pcie.php
- [29] 于洋.基于 Zynq 的水下探测采集系统设计与实现[D].哈尔滨工程大学, 2023.
- [30] 徐新辉.基于声传播特性的水下声源被动定深方法研究[D].哈尔滨工程大学, 2024
- [31] 崔文涛.基于时间交替采样的高速采集系统设计与实现[D].中北大学, 2022.
- [32] 蔺红彦.基于 AD7616 的多通道准同步数据采集系统研究[D].中北大学, 2024.
- [33] IAN B D, ABRAHAM S, J L K. A field-programmable gate array (FPGA)-based data acquisition system for closed-loop experiments.[J].The Review of scientific instruments, 2022,93(11): 114712-114712.
- [34] MAURICE B .Digital signal processing: theory and practice[M].John Wiley & Sons, Ltd: 2024-03-22.DOI: 10.1002/9781394182695.
- [35] W L YAN ,C L DU ,C K PANG .A general multirate approach for direct closed-loop identification to the Nyquist frequency and beyond[J].Automatica, 2015, 53: 164-170.
- [36] 东南大学通信原理教学团队, 宋铁成, 刘郁蓉.通信原理[M].人民邮电出版社: 202303.414.
- [37] Analog Devices. AD9238 数据手册和产品信息[EB/OL]. [2025-03-30]. <https://www.analog.com/cn/products/ad9238.html>.

- [38] Analog Devices. AD7606 数据手册和产品信息 [EB/OL]. Analog Devices, 2025. [2025-03-30]. <https://www.analog.com/cn/products/ad7606.html>
- [39] Analog Devices. AD8065 数据手册和产品信息 [EB/OL]. Analog Devices, 2025. [2025-03-30]. <https://www.analog.com/cn/products/ad8065.html>
- [40] Analog Devices. AD8138 数据手册和产品信息 [EB/OL]. Analog Devices, 2025. [2025-03-30]. <https://www.analog.com/cn/products/ad8138.html>
- [41] HINAMOTO T, LU S W .Digital filter design and realization[M].River Publishers: 2022-09-01.
- [42] SUNY. Design of high frequency integrated analogue filters[M].IET Digital Library; IET: 2002-01-01.DOI: 10.1049/PBCS014E.
- [43] International Electrotechnical Commission. IEC 60063:2015 - Preferred number series for resistors and capacitors[EB/OL]. Geneva: International Electrotechnical Commission, 2015. [2025-03-30]. <https://webstore.iec.ch/en/publication/22011>
- [44] VALCHEV C V, BOSSCHE D V A .Inductors and transformers for power electronics[M].CRC Press: 2018-10-03.
- [45] 谭桂林.基于调频连续波雷达的机场异物检测信号处理系统的研究[D].电子科技大学, 2024.
- [46] 郑岩.深海热液可控源电磁探测接收系统研制[D].吉林大学, 2024.
- [47] AMD. Kintex™ 7 FPGA 系列 [EB/OL]. [2025-03-30].<https://www.amd.com/zh-cn/products/adaptive-socs-and-fpgas/fpga/kintex-7.html>
- [48] BUDRUK R, ANDERSON D, SHANLEY T. PCI Express 系统体系结构标准教材 [M]. 田玉敏, 王崧, 张波, 译. 北京: 电子工业出版社, 2005.
- [49] 葛亚炬.基于 PCIE 总线和 FPGA 方案的高速串行工业总线研究与实现[D].南京航空航天大学, 2017.
- [50] AMD. DMA/Bridge Subsystem for PCI Express 产品指南 (PG195)[EB/OL]. 旧金山: AMD 公司, 2022. [2025-03-30].https://www.amd.com/content/dam/xilinx/support/documents/ip_documentation/xdma/v4_1/pg195-pcie-dma.pdf
- [51] 米联客. 米联客 MLK-CK03 AMD FPGA 核心模块硬件手册[EB/OL]. 常州:米联客公司, 2022, [2025-03-30].<https://www.cnblogs.com/milianke/p/17706278.html>
- [52] R. A. Digital signal processing: an introduction[M]. De Gruyter: 2023-07-21. DOI: 10.1515/9781683928010.
- [53] ALLAGUI A, ELWAKIL S A, NAKO J, et al.Analog filters based on the Mittag-Leffler functions[J].Signal Processing, 2025, 233: 109953-109953.
- [54] D D Y, N N P, I Y I, et al. Active sallen-key RC-high-frequency filter based on non-inverting voltage followers[J].Journal of Physics: Conference Series, 2022, 2373(7): 072033
- [55] KUHN K. Sallen-key low-pass filter design[EB/OL]. Highland Heights: Northern Kentucky University, 2015[2025-02-24].https://www.kennethkuhn.com/students/ee431/sallen_key_low_pass_filter.pdf.
- [56] KUHN K. Choosing RC values for active filters[EB/OL]. Highland Heights:Northern Kentucky University,2015[2025-02-24]. <https://www.kennethkuhn.com/students/ee431/c>

hoosing_rc_values_for_active_filter.pdf.

- [57] 陈雨翔.一种高耐压低噪声 LDO 的研究与设计[D].兰州大学, 2024.
- [58] SHI B J, LI Z L, HAO F, et al. Design of a low power LED driver with adjustable LDO[J].Microelectronics Journal, 2025, 159: 106622-106622.
- [59] 王润泽.基于 GaN LCLC 谐振的高升压比 DC/DC 变换器的研究[D].电子科技大学, 2021.
- [60] PAPADOPOULOS N, LOPEZ V M, AMEYS M, et al.11-4: 3.55-watt output power LTPS TFT DC-DC converter for actuators on wearable devices on flexible substrate[J].SID Symposium Digest of Technical Papers, 2023, 54(1):132-135.
- [61] 德州仪器.MC34063A 数据手册[EB/OL].[2025-03-30].<https://www.ti.com.cn/product/cn/MC34063A>
- [62] ETA Solutions.ETA1471 数据手册[EB/OL].[2025-03-30].https://www.eta-semi.com/wp-content/uploads/2022/03/ETA1471_V2.1.pdf
- [63] 捷配. 默认层叠结构.[EB/OL]. 捷配帮助中心售前支持. (2018-08-16)[2025-03-04] <https://www.jiepei.com/faq/292.html>
- [64] 胡庆. 电信传输原理、系统及工程[M]. 西安: 西安电子科技大学出版社, 2021.
- [65] LIU J ZHANG L , CAO Z , et al. Test study on the impact of high-speed signal transmission based on VPX connectors[J]. Journal of Physics: Conference Series, 2024, 2897(1): 012010-012010.
- [66] BRENKUŠ J, STOPJAKOVÁ V, ČERŇANOVÁ V, et al.A novel method towards time-efficient fault analysis of analog and mixed-signal circuits[J].Journal of Circuits, Systems and Computers, 2017, 26(8): 1740005.
- [67] 李桥.基于模型预测的变开关频率脉宽调制技术研究[D].华中科技大学, 2020.
- [68] 朱冬冰.超声检测信号递归分析与深度学习技术研究及应用[D].浙江大学,2024.
- [69] REYNOLDS W N, WILKINSON S J. The analysis of fibre-reinforced porous composite materials by the measurement of ultrasonic wave velocities[J]. Ultrasonics, 1978,16 (4):159-163.
- [70] 杨辰龙. 大型航空复杂形状复合构件自动化超声无损检测研究[D]. 浙江大学: 2005.
- [71] ZHAO Y, CHEN Y N, HUANG J X, et al. Photoacoustic communication system based on detecting laser-generated sound by optical fiber underwater acoustic sensor[J] Optics and Lasers in Engineering, 2024, 177: 10814-10814.
- [72] 黄金鑫.基于激光致声的空水跨介质通信系统设计与实现[D].哈尔滨工业大学, 2023.