



Y3448539

分类号_____

UDC_____

密级_____

编号_____

華中師範大學

硕士学位论文

超高精度频率计的研究与设计

学位申请人姓名: 王肖君

申请学位学生类别: 全日制硕士

申请学位学科专业: 电子与通信工程

指导教师姓名: 黄光明 教授

王东 副教授



硕士学位论文
MASTER'S THESIS



Y3448539

硕士学位论文

超高精度频率计的研究与设计

论文作者：王肖君

指导教师：黄光明 教授

学科专业：电子与通信工程

研究方向：嵌入式系统与应用

华中师范大学物理科学与技术学院

2018 年 5 月



硕士学位论文
MASTER'S THESIS

Research and Design of Ultra-high precision Frequency Meter

A Thesis

Submitted in Partial Fulfillment of the Requirement *For the M.S*
Degree in Electronics and Communication Engineering

By

Wang Xiaojun

Postgraduate Program

College of Physical Science and Technology

Central China Normal University

Supervisor: Huang Guangming

Academic Title: Professor

Signature 王东

Approved

May.2018



硕士学位论文
MASTER'S THESIS

华中师范大学学位论文原创性声明和使用授权说明

原创性声明

本人郑重声明：所呈交的学位论文，是本人在导师指导下，独立进行研究工作所取得的研究成果。除文中已经标明引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。本声明的法律结果由本人承担。

作者签名：王月君

日期：2018年6月4日

学位论文授权使用授权书

学位论文作者完全了解华中师范大学有关保留、使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属华中师范大学。学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许学位论文被查阅和借阅；学校可以公布学位论文的全部或部分内容，可以允许采用影印、缩印或其它复制手段保存、汇编学位论文。（保密的学位论文在解密后遵守此规定）

保密论文注释：本学位论文属于保密，在年解密后适用本授权书。

非保密论文注释：本学位论文不属于保密范围，适用本授权书。

作者签名：王月君

导师签名：王东

日期：2018年6月4日

日期：2018年6月4日

本人已经认真阅读“CALIS 高校学位论文全文数据库发布章程”，同意将本人的学位论文提交“CALIS 高校学位论文全文数据库”中全文发布，并可按“章程”中的规定享受相关权益。同意论文提交后滞后：☒半年；☐一年；☐二年发布。

作者签名：王月君

导师签名：王东

日期：2018年6月4日

日期：2018年6月4日



摘 要

频率是电信号的特征之一，与振幅、平均电流或电压等特性相比，它的测量值是最简单且最准确的，故许多高精度传感器是基于将测量的物理值转换为频率值的原理。但传统的频率测量方法，譬如直接计数法难以满足原子磁力仪测频技术中对于采集速度和采集精度的要求。

本文的目的是设计一款频率计，用于采集高灵敏度标量原子磁力仪输出的频率信号，测量的频率范围约为 70kHz 至 350kHz，分辨率优于 0.35mHz，同时能够保证比较理想的数据更新率。测量方案基于测周期法，利用时间内插原理将时间间隔的测量分为粗测与细测两个过程。系统采用 STM32 作为整个电路的控制中心，完成 TDC 寄存器配置、数据处理、SPI 通信以及 LCD 显示等功能；FPGA 用于提供触发 TDC 启动/停止测量的 HIT 信号，同时在门限时间内做粗计数，扩大了时间测量的范围；TDC-GP22 精确测量在起始和结束段存在的时间偏差以消除±1 参考信号的计数误差。

论文首先阐述了高分辨率频率测量系统的应用背景及近代测频技术的发展现状；然后介绍了多种时频测量方法，分析其各自的优缺点，并以 TDC-GP22 为例做重点说明；最后给出该系统的硬件设计思路和软件实现方法，详细描述了设计过程中的两种测量方案，其中改进方案解决了 TDC 时间-数字转换芯片普遍存在的“死时间”的问题。测试结果表明，当门限时间为 50ms 时，频率测量的 RMS 值小于 0.003Hz，相当于磁场值 0.0008575nT，若选用稳定度更优的晶振，则可以满足更高精度的频率测量需求，设计是可行的，并且还有进一步改善的可能。

关键词：TDC-GP22； FPGA； SPI 通信； 高精度



Abstract

The frequency is one of the characteristics of the electrical signal. Compared with the amplitude, average current or voltage, its measurement value is the simplest and the most accurate. Therefore, the physical value of many high-precision sensors is based on the principle of converting the measurement value to the frequency value. However, the traditional frequency measurement methods, such as the direct counting method, are difficult to meet the requirements of the acquisition speed and acquisition accuracy in the frequency measurement technology of atomic magnetometers.

The purpose of this thesis is to design a frequency meter for the acquisition of frequency signal output from a high-sensitivity scalar atomic magnetometer. The measurement frequency range is approximately 70kHz to 350kHz with a resolution better than 0.35mHz. At the same time, it can guarantee an ideal rate of data update. The scheme is based on the measuring period method, which uses the principle of time-interpolation to divide the time interval measurement into two processes: coarse measurement and fine measurement. The system uses STM32 as the control center of the entire circuit to complete functions such as TDC register configuration, data processing, SPI communication, and LCD display. The FPGA is used to provide the hit signal that triggers the start/stop measurement of the TDC, and to make the coarse count within the threshold time, which expands the time measurement range. And the TDC is used to measure the time deviation existing in the two ends to eliminate the ± 1 reference signal counting error.

The thesis, first of all, describes the application background of the high resolution frequency measurement system and the development of modern frequency measurement technology; then introduces a variety of time-frequency measurement methods, analysis of their respective advantages and disadvantages, and takes the TDC-GP22 as an example; finally, gives the hardware design idea and software implementation method. Two measurement schemes are described in detail and the improved one solves the problem of the “dead time” that exists in TDC. The result shows that the design is feasible and there is a possibility of further improvement.

Key words: TDC-GP22; FPGA; SPI; High precision frequency measurement



目 录

摘 要.....	I
Abstract.....	II
第一章 绪论.....	1
1.1 研究背景及意义.....	1
1.2 近代测频技术的发展.....	2
1.3 论文研究内容及结构.....	3
第二章 高精度频率测量技术的研究.....	5
2.1 示波法.....	5
2.2 差频法.....	6
2.3 直接计数法.....	6
2.4 游标法.....	7
2.5 延迟线内插技术.....	8
第三章 基于 TDC 与 FPGA 高精度频率测量方法的原理.....	12
3.1 TDC-GP22 原理简介.....	12
3.1.1 TDC-GP22 概述.....	12
3.1.2 TDC-GP22 时间数字变换原理及功能简介.....	13
3.1.3 芯片配置及数据读出.....	16
3.2 测量方案选择及可行性分析.....	17
3.2.1 精密时间间隔测量方案.....	17
3.2.2 系统精度分析.....	19
第四章 高精度频率测量系统硬件设计.....	22
4.1 系统硬件设计方案.....	22
4.2 电源电路.....	23
4.3 前端调理电路设计.....	25
4.3.1 前端放大电路.....	25
4.3.2 甄别电路.....	26
4.4 TDC-GP22 时间测量电路设计.....	28
4.5 PCB 布局设计.....	31
第五章 系统控制固件及软件设计.....	32
5.1 系统固件设计.....	32
5.2 系统软件设计.....	34
5.2.1 MCU 软件部分.....	34
5.2.2 数据分析软件部分.....	35
第六章 系统性能测试及分析.....	37
参考文献.....	41
攻读学位期间相关项目获奖情况.....	44
致 谢.....	45



第一章 绪论

1.1 研究背景及意义

高精度时频测控技术对其它各种物理量的测控发展起着至关重要的作用，因此，关于信号的产生、测量、变换与控制也是各发达国家研究的重点。特别是近年来，高精度时频率测量在众多领域扮演着愈来愈重要的角色，尤其在诸如空间科学、地质勘测、计量技术、邮电与通信、国防建设等领域表现出不可估量的作用。

磁力仪是一种用于磁场测量的仪器，利用原子磁力仪^[1]测量磁场的准确度取决于取决于光电探测器（PD）输出信号频率的测量分辨率，如图 1.1 所示，因此提高频率测量精度可以提高测量磁场的准确度。




图 1.1 自激式原子磁力仪结构图

关于磁力仪很早之前人们就开始有研究，这是因为磁场广泛地存在于自由空间中，地球本身就是一个巨大的磁体，磁场方向在两极附近是竖直的，在赤道上是水平的，其它纬度上与水平面有一定夹角，地磁场在赤道附近最小（约 40000nT），在两极附近最强（约 70000nT），可以利用天然磁石制成的磁针来指明方向，这是最早对磁场的利用。此外还有很多物质具有特征的磁场信号，随着科学技术的发展，这些磁场信号能够得到探测，并且在很多领域得到应用，例如在工业生产方面的无损检测技术；在地质学里用于地质调查和矿藏勘探^[2]；在医疗诊断方面，核磁共振成像（MRI），超导量子干涉磁力仪（SQUID）已经在临床上有很多的应用；此外，军事领域里，磁力仪可用于隐蔽性很好的导航系统，可以探测水下或者地下磁场异常信号。总之，磁力仪在工业、医学、生命科学、国防等方面有着广泛地应用。

磁力仪发展到今天已经有很多种类，其大体分为矢量磁力仪和标量磁力仪，也可分为经典磁力仪和量子磁力仪，近年来出现了无自旋交换弛豫磁力仪(SERF)，CPT 磁力仪等新型磁力仪。目前技术比较成熟的磁力仪的磁测灵敏度从 1nT（1nT=10⁻⁹Tesla）到 1fT（1fT=10⁻¹⁵Tesla）不等，基本上符合当今多数实践的需求^[3]。



通常情况下, 磁场强度的范围是 $20000\text{nT} \sim 100000\text{nT}$, 磁场信号和频率信号之间相应的拉莫尔系数是 3.49857Hz/nT , 因此磁力仪输出的频率范围是 $70\text{kHz} \sim 350\text{kHz}$, 例如: 武汉地磁场数据约为 49000nT , 对应频率为 170kHz 左右。在自激式原子磁力仪项目中要求做到磁测分辨率达到 0.1pT , 就要求在 $70\text{kHz} \sim 350\text{kHz}$ 范围内测频分辨率均能做到 0.35mHz , 同时需要保证一定的数据更新率。但是传统的频率测量方法, 都难以同时满足采集速度和采集精度的要求。本设计通过周期测频法间接测量信号频率, 先测得门限值时间内 N 个周期的时间, 再将单个周期的时间值取倒数即信号频率, 所以在此关于时间的精密测量显得尤为重要。而在时差测量中, 我们面对的主要问题在于: 若使用 FPGA 做直接计数, 则只能满足宽时间域的测量需求, 而达不到高分辨率的指标; 若使用 TDC 时间数字转换芯片, 其时间测量范围远小于我们要求的数据更新率对应的门限值时间(各种 TDC 芯片普遍存在该问题), 但其测时分辨率可达皮秒量级。我们使用 FPGA 做粗计数, 在起始测量和结束测量时, 通过 TDC-GP22 细测待测信号与粗测时间之间的细时间差, 从而扩大了时间测量的范围, 又可满足其精度指标。

1.2 近代测频技术的发展

频率是电信号的特征之一, 与振幅、平均电流或电压等特性相比, 它的测量值是最简单且最准确的。由于测量频率比测量电信号的其他参数更容易可靠, 故许多高精度传感器物理值的测量是基于将测量值转换为频率值的原理, 提高不同测量系统的准确度也是影响相关测频方法和手段的重要因素^[4]。

传统上, 测量频率的方法是直接计数法, 分为测频法和测周期法^[5]。测频法是测量单位时间内被测信号重复周期数来计算的, 当频率较低时, 测量时间内的周期数变少, 误差所占的比例会变大, 所以测频法宜测量高频; 测周期法是测量相邻两个上升沿/下降沿之间的时间换算成周期然后进而得到频率, 频率较高时, 误差所占的比例较大, 所以测周期法宜测量低频。但不管是测周期法还是测频法, 它们在测量过程中都会存在 ± 1 个字的计数误差, 不适合应用于测量准确度要求较高的场合。

为了克服这种“不确定性原理”, 出现了例如游标法^[6]、基于延迟链技术的时频测量法^[7]、等精度测频法^[8]及频率测量的其他方法。游标法, 需要两个高稳定度振荡器, 在待测时间间隔开始时, 周期 T_1 的门控振荡器启动, 结束时周期 T_2 的门控振荡器启动, $T_1 > T_2$, 接着对其分别计数, 直至两者重合时。待测时间间隔即为周期 T_1 的振荡器持续时间与周期 T_2 的振荡器持续时间的差值。但由于其不容易设计, 高精度只能在短时间内保持, 成本高, 故应用局限, 不适合量产。基于延迟链技术的时



频测量法首先将计数门的上升沿和下降沿分别与待测时间间隔的开始信号和停止信号同步,参考频率信号是采用延迟链由 N 个延迟单元生成,理论上每个延迟单元都为相等的时延 τ ,通过使用结束信号对经过延迟线传输的开始信号进行采样,能够计算出待测时间间隔。等精度测频法^[8],即待测信号在预置闸门时间内进行计数,并以该计数周期时间为实际闸门信号对时基脉冲进行计数,待测信号与时基脉冲的计数值之比即为它们的频率比。

随着科技进步,精密时频测量技术不断改良。TDC (Time to Digital Conversion) 是一种将时间量转换成数字量的电路,通常采用全定制专用集成电路 (ASIC) 或者现场可编程逻辑阵列 (FPGA) 来实现,通过延迟链、游标时钟、时钟倍频、时间放大等方法能够得到皮秒量级甚至更高的精度,获得了更好的测量性能^[9]。2006 年,中国科学技术大学 Jian Song 等人使用 FPGA 的专用进位线作为延迟单元,在系统时钟周期内进行时间插值,实现精确的时间测量;又设计了两个分别处理同相和异相系统时钟的格雷码计数器,以获得粗时间测量的稳定值,其校准后 TDC 分辨率可以达到 50 ps^[11]。2008 年, Fermilab 实验室的 Zonghan Shi 与 Jinyuan Wu 等人研究了基于 FPGA TDC 的进位链延迟的一些改进创新出“Wave Union Launchers”设计,使得在多种低成本的 FPGA 中实现 TDC 分辨率在 10ps~20ps 范围内的方案^[12]。但在要求严格的大型核子实验中,目前基本没有利用 FPGA 实现高分辨率和高精度 TDC 的时间测量要求,一般高精度的 TDC 设计都是基于专用的 TDC 芯片,如西欧粒子物理研究中心 (CERN) 开发的 HPTDC,有 32 个通道,甚高分辨率达 25ps,被用于其建造的高能物理实验中^[8~9],但其成本较高且限制出口,故应用范围甚小。德国 ACAM 公司推出的时间数字转换芯片 TDC-GP22,具有可用性、灵活性、高集成性等特点,其双精度模式可达 45ps^[13]。

基于专用集成电路 (ASIC) 及现场可编程逻辑阵列 (FPGA) 的特点,可将其二者结合,实现宽量程高分辨率的时间频率测量。本设计在时间内插技术的基础上,选用 ACAM 公司的 TDC-GP22 芯片完成“细”时间测量,Altera 公司 Cyclone IV 系列 EP4CE6F17C8N FPGA 芯片完成“粗”时间测量。两款芯片成本低,性能优良,完全能够满足设计需求。

1.3 论文研究内容及结构

本课题源自于实验室磁力仪项目的需求,研究基于 FPGA 与时间数字转换 (TDC) 芯片的高分辨率频率测量技术。该方案采用 FPGA 作为信号处理中心,TDC 用于精确测量两端存在的时间偏差,能够有效消除±1 参考信号计数误差。



论文各章内容如下：第一章介绍了论文的研究背景和科研意义，回顾了近代测频技术的发展，对主要研究内容做简单描述；第二章分析了包括示波法、差频法、直接计数法、游标法和延迟线内插技术在内的各种时频测量技术的方法及理论，简述其各自的优缺点，并详细解释了 TDC-GP22 芯片的测量原理和其两种不同的工作模式；第三章关于高分辨率频率计相关的硬件设计，在充分考虑设计要求的前提下，给出系统的整体设计方案，主要包括前端调理电路部分和 TDC-GP22 时间测量电路部分，完成 PCB 布局布线；第四章关于高分辨率频率计相关的固件设计，描述了两通过 FPGA 逻辑实现的基于时间内插原理的测量方案；第五章系统软件设计，包括 STM32 嵌入式软件部分及 PC 端离线数据分析软件部分；第六章系统性能分析及测试部分。



第二章 高精度频率测量技术的研究

随着高分辨率和高灵敏度磁力仪的出现,关于地质和资源勘测的航磁测量引起越来越多的关注。标量原子磁力仪对收集磁异常场起着关键作用。但是,一般情况下磁传感器不直接给出磁场值,而是输出拉莫尔进动频率^[26],因此不断研究和发展新的时频测控原理对于科学技术的发展具有非常重要的意义和应用价值。在时频测控技术漫漫研究历史中,国内外获得不断进步,测量精度大大提高,目前已有多种测量方法。本章依次介绍了示波法、差频法、直接计数法、游标法和延迟线内插法等主要方法,并简述其优缺点。

2.1 示波法

示波器是一种广泛应用于各个研究领域的电子测量仪器,其不仅可以测量电信号的波形,还可以测量幅度、周期、频率和相位等参数^[6]。用示波器测量信号频率的方法有很多,其中最主要的是李沙育图形法^[28]。

李沙育图形法测频即将被测信号输入 Y 轴,标准频率信号加至 X 轴,慢慢改变标准频率,直至被测信号频率与标准信号频率成整数倍时,在屏幕上会形成稳定的李沙育图形。其图形的形状与输入信号的频率、相位、幅度有关。为读出频率值,我们通过李沙育图形分别引一条水平线和垂直线。所引的水平线及垂直线既不可以通过图形的交点也不可以与其相切。若水平线与图形的交点数为 m,垂直线与图形的交点数为 n,用 f_y 表示被测信号频率, f_x 表示标准信号频率,则:

$$\frac{f_y}{f_x} = \frac{m}{n} \quad (2-1)$$

使用该方法时,必须满足李沙育图形是固定不变的,若荧光屏上的图形是不断转动的,即两个信号的比值不是严格的整数比,应该调整 X 轴输入的标准频率值,待波形稳定后求被测信号频率。

当两信号频率比很大时,屏幕上的图形将变得十分复杂,光点的径迹线密集,难以确定图形与垂直或水平直线的交点数。所以一般要求被测频率和已知频率之比最大不超过 10:1,最小不低于 1:10,此外还需要 f_x 和 f_y 都十分稳定才便于测量操作,使得测量精确度达到一个比较高的水平。



2.2 差频法

差频法就是将待测信号与参考频率信号进行混频处理，得到待测信号相对于参考信号的频差信号，然后经低通滤波器后用计数器测量周期^[33]，如图 2.1 所示：




图 2.1 差频法测频原理框图

利用非线性器件，将待测频率信号 f_x 与标准频率信号 f_l 进行混频，输出信号中不仅包括原有的频率分量 f_x 、 f_l ，还包括它们的谐波 mf_x 、 nf_l 与组合频率 $mf_x \pm nf_l$ ，其中 m 、 n 为整数；调节标准频率 f_l 使差频为零，即：

$$mf_x \pm nf_l = 0 \quad (2-2)$$

故被测频率为：

$$f_x = \frac{n}{m} f_l \quad (2-3)$$

差频法测量频率的误差是很小的，可以达到 10^{-5} 量级，特别是采用有恒温装置的晶振作基准信号并用双重差拍，测量误差还可以大大减小。但由于是通过两个振荡器之间相互比对进行稳定度的测量，所以测量精度将受到参考振荡器的频率稳定度等因素的限制。

2.3 直接计数法

传统上，测量频率的方法是直接计数法^[30]。其分为 M 法（测频法）和 T 法（测周期法），M 法是测量单位时间内被测信号重复周期数来计算的，其频率被定义为周期数除以测量间隔的持续时间，例如，如果使用一秒的时间间隔，计算的周期数等于测量的频率，当频率较低时，因测量时间内的周期数变少，误差所占的比例会变大，所以 M 法宜测量高频；T 法是测量相邻两个上升沿/下降沿之间的时间换算成周期然后进而得到频率，频率较高时，误差所占的比例变大，所以 T 法宜测量低频。

如图 2.2 所示，晶振经分频后作为时间基准，用于时间闸门的启动及关停。当



给出时间闸门启动信号时，计数器开始计数，当给出时间闸门关停信号时，计数停止^[15]，令 T 为闸门时间， N 为计数器计数值，则待测频率 f 为：

$$f = \frac{N}{T} \quad (2-4)$$




图 2.2 M 法测频原理图

如图 2.3 所示， T 法和 M 法几乎相同。在测周期法中，待测信号即闸门信号，标准频率信号为频率较高的信号作为计数脉冲，令 T 为标准频率信号周期， N 为计数器计数值，则待测频率 f 为：

$$f = \frac{1}{NT} \quad (2-5)$$




图 2.3 T 法测频原理图

直接计数法的测量精度与测量间隔的持续时间成反比。在测量过程中会存在 ± 1 个字的计数误差，不适合应用于测量准确度要求较高的场合。但在实际应用中，直接计数法是高分辨率测量的一个基础，如为提高分辨率可利用插值原理，粗计数测量也是使用该方法^[14]。

2.4 游标法

游标法测频中需要两个高稳定度振荡器，在待测时间间隔开始时，周期 T_1 的门控振荡器启动，结束时周期 T_2 的门控振荡器启动， $T_1 > T_2$ 。接着对两个振荡器分别计数，直至两者重合时，假设结束时 T_1 计数至 n_1 ， T_2 计数至 n_2 。待测时间间隔即为周期 T_1 的振荡器持续时间与周期 T_2 的振荡器持续时间的差值，如图 2.4(b)所示，时间间隔 Δt 为：

$$\Delta t = (n_1 - 1)T_1 - (n_2 - 1)T_2 \quad (2-6)$$



其中, T_1-T_2 为游标卡尺的时间分辨。




图 2.4(a) 游标法测频功能框图




图 2.4(b) 游标法测频原理图

一种采用游标法制成的芯片,可在 312.5MHz 下达到 50ps 的分辨率^[16];HP5370B 时间计数器即应用游标法测量,精度能够达到 20ps^[17],目前为止其性能最为优良,但因为其成本高,一般测量不能承担,不适合量产,现已停售。在游标法测频中,要提高测量分辨率的基础是保证两个门控振荡器的高精度与高稳定性,而其往往只能在短时间内保持高精度的特性,且该方法技术复杂,应用受到极大局限。

2.5 延迟线内插技术

时间内插中最典型的应用是抽头延迟线内插,原理如图 2.5 所示:每个单元的时延为 τ ,再配合一个上升沿触发的触发器。START 信号经过 N 个延迟单元,当 STOP



信号到来时触发器得到一个锁存信号，触发器的最高位决定了测量结果，然后通过译码将时间转换到数字^[21]。




图 2.5 抽头延迟线法原理图

由抽头延迟线法演化而来的差分延迟线法，其相比结构更加复杂，它包括延迟时间为 τ_2 的延迟线及延迟时间为 τ_1 的触发器^[14]，如图 2.6 所示。触发器既起到时间延迟 τ_1 的作用又能够输出采样结果。START 信号与 STOP 信号在时延为 τ_1 、 τ_2 不同的延迟线中传输。该系统的分辨率即 $\tau = \tau_1 - \tau_2$ ，其中 $\tau_1 > \tau_2$ 。




图 2.6 差分延迟线法原理图

从上面描述可知，延迟链技术作为一种容易高效的测量方式，它既可以进行高精度的短时间间隔的测量，又可以进行频率的测量。在描述利用延迟链技术进行频率测量之前，首先介绍一种多周期同步法的频率测量方案^[37]。如图 2.7 所示，以 f_x 待测频率信号的 N_x 个周期为闸门时间，同时在闸门时间内对 f_r 参考频率信号进行计数，设计数值为 N_r ，则待测频率值 f_x 为：



$$f_x = \frac{f_r N_x}{N_r} \quad (2-7)$$




图 2.7 多周期同步法测频原理图

图 2.8 即为基于延迟链的测频原理图，该方法就是将 n 个多周期同步法测量模块按照一定原则并行测量。在 2.3 节的描述中可知，直接计数法存在 ± 1 个字的计数误差，而基于延迟链的频率测量法将该问题减小为 ± 1 个延时单元的时延误差，也就是说测量分辨率由单位延时单元的延迟时间决定。参考频率通过一系列延时单元，得到规律性顺延的 n 个参考频率，在由待测频率产生计数闸门下对 n 个参考频率和待测频率分别计数，得到计数值 N_{r-i} , $i=0,1, \dots, n-1$ 和 N_x ，然后用式 (2-8) 计算待测频率^[6]：

$$f_x = \frac{f_r N_x}{\frac{1}{n} \sum_{i=0}^{n-1} N_{r-i}} = \frac{N_x}{\frac{1}{n} \sum_{i=0}^{n-1} \tau_i} \quad (2-8)$$

插值法运用灵活，能够跟其他测频方法相结合。例如，将插值法与游标法结合使用得到 Baron 法^[18]，进一步改进可得到双游标法^[19]，将插值法与时间扩展法、时间幅度转换法混合应用得到 Nutt 法^[20]。




图 2.8 基于延迟链的测频原理图



第三章 基于 TDC 与 FPGA 高精度频率测量方法的原理

欧美等发达国家发展了大量精准的成熟的时间测量技术，用集成电路 IC（Integrated Circuit）方式实现 TDC（Time To Digital Converter），在本章首先以主芯片 TDC-GP22 为例，简述其结构及功能；然后详细描述了设计过程中的两种测量方案，其中改进方案解决了 TDC 时间-数字转换芯片普遍存在的“死时间”的问题。

3.1 TDC-GP22 原理简介

3.1.1 TDC-GP22 概述

ACAM 公司的 TDC（Time To Digital Converter）芯片是基于信号通过传输延迟的内部门进行高精度时间间隔测量的，其可用性、灵活性、高集成性等特点使得它成为许多用户都能方便使用的时间测量芯片。




图 3.1 TDC-GP22 内部结构

图 3.1 描述了 TDC-GP22 的内部结构，其包括时间测量核心单元 TDC（Time To Digital Converter），数据处理单元 ALU（Arithmetic Logic Unit），温度测量单元 TU（Temperature Unit），脉冲发生器（Fire Pulse Generator），模拟信号部分（Analog Section），以及其他控制单元、寄存器配置等^[34]。TDC 芯片的各种功能由外部的微



控制单元通过 SPI 接口对内部的 7 个 32 位寄存器进行配置，其中高 24 位只能写入不能读出，用于配置不同测量功能，如测量模式的选择、STOP 通道允许触发脉冲数、是否进行校准测量等。此外，测量结果也由外部的微控制单元通过 SPI 进行读取。时间测量的原始值储存在芯片内部，能够通过发送操作码 0xBX 读取，其中读寄存器地址 0~3 分别用于存储测量结果。

TDC-GP22 根据工作的不同模式，可选择 4MHz 高速时钟或 32.768KHz 参考时钟。高速时钟不仅用于校准和 EEPROM 的操作，而且是测量模式二下测量单元的粗值计数器。32.768KHz 振荡器作为参考时钟用于启动高速时钟以及校准时钟，其须持续运行，不可以被关闭^[22]。

3.1.2 TDC-GP22 时间数字变换原理及功能简介

该 TDC 芯片采用抽头延迟线法，通过首尾相连构成环形振荡器，一般情况下，在 IC 设计时可用反相器或者缓冲器作为延迟单元，该延迟单元决定了最小测量分辨率，也就是说测量分辨率是依赖于内部信号通过逻辑门的延迟时间的，这种绝对时间 TDC 的主要结构如图 3.2 所示。芯片设计了两组采样电路，即一个 START 信号可以对应两个 STOP 信号，而且每个通道中的 STOP 信号可以采样多次^[23]。在测量模式一中，每个 STOP 通道最多能够设置四个 STOP 脉冲；而在测量模式二中，最多能够设置三个 STOP 脉冲，因为 START 也看作一次采样计数。




图 3.2 TDC 门电路延迟结构

3.1.2.1 测量模式一

在测量范围一中，分为校准测量和不校准测量两种。不校准测量中，只使用传输延迟的内部门来进行测量，利用环形振荡器对信号通过的逻辑门个数做精细计数，



而在一定的温度和电压条件下，传输时延是一定的，故能够高精度的计算出时间间隔值。在供电 3.3V 和 25°C 的条件下，逻辑门的传输延迟时间为 90ps。该 TDC 芯片由环形振荡器的位置和粗值计数器的计数值可以计算出 START 信号和 STOP 信号之间时间间隔，测量范围可达 20 位，即在测量中，START 信号（HIT 1）经过 N 个单位延迟，当 STOP 信号（HIT 2）来到时截止，在该时间间隔内通过的延迟单元数为 $RES_X = HIT\ 1 - HIT\ 2$ ，待测时间间隔为：

$$Time = RES_X * LSB = RES_X * 90ps \quad (3-1)$$

虽然每个 STOP 通道能够设置四个 STOP 脉冲，但是用户能够通过配置 Register 1 自由定义数据处理单元 ALU 计算哪两个 HIT 信号之间的时间。

传播的延迟时间跟温度及电压有很大关系，在校准测量情况下，一般通过 TDC 测量一两个参考时钟（Cal 1 和 Cal 2）来校准这种情况下引起的误差值（通常校准值将写进输出寄存器中），如图 3.3 所示。

$$RES_X = \frac{HIT1 - HIT2}{Cal2 - Cal1} \quad (3-2)$$

$$Time = RES_X * T_{ref} * 2^{ClkHSDiv} = RES_X * T_{ref} * N \quad (N = 1, 2, \text{or } 4) \quad (3-3)$$




图 3.3 TDC 校准测量



在非校准测量情况下得到的数据值为 16 位有符号整数，储存在结果寄存器的高字节，低 16 位是 0。在校准测量情况下得到的数据值为 32 位，占一个结果寄存器，高 16 位为整数部分（最高位 2^{15} ），低 16 位为小数部分（最低位 2^{-16} ），接着对寄存器数据进行 16 次或 32 次循环就能将测量值读出。

3.1.2.2 测量模式二

在测量范围二中不仅使用了环形振荡器做精细计数，还使用了高速时钟（一般为 4MHz）做粗计数，故测量范围较大，不分频时为 500ns~4ms，但分辨率仍为 90ps。该模式中，TDC 做“细测”，即用于测量 START 信号上升沿到下一个相邻基准时钟上升沿的时间间隔（FineCount 1）以及 STOP 信号上升沿到下一个相邻基准时钟上升沿的时间间隔（FineCount 2），二者之间的时间间隔由参考时钟做粗计数给出（CoarseCount）^[35]，故待测时间间隔为：

$$\text{Time} = T_{\text{ref}} * \frac{C_c + (F_{c1} - F_{c2})}{\text{Cal2} - \text{Cal1}} \quad (3-4)$$




图 3.4 测量模式二测量原理时序图

在该模式中，由于 TDC 进行时间间隔测量时需要高速时钟做周期计数，故对振荡器的精度具有较高要求。TDC 以 32.768KHz 时钟为基准来校准高速时钟可能出现的频率误差^[29]。因此在测量范围二中必须采用校准测量。ALU 计算公式如下：

$$\text{RES_X} = \text{CoarseCount} + \frac{\text{HIT1} - \text{HIT2}}{\text{Cal2} - \text{Cal1}} \quad (3-5)$$

$$\text{Time} = \text{RES_X} * T_{\text{ref}} * 2^{\text{ClkHSDiv}} \quad (3-6)$$



3.1.3 芯片配置及数据读出

TDC 芯片的各种功能由外部的微控制单元通过 SPI 接口对内部的 7 个 32 位寄存器进行配置，其中高 24 位只能写入不能读出，用于配置不同测量功能，低 8 位常被用于 ID，可以读回。此外，测量结果也由外部的微控制单元通过 SPI 进行读取，时间测量的原始值储存在芯片内部，能够通过发送操作码 0xBX 读取。

TDC-GP22 的串行接口与 4 线制 SPI 兼容，除时钟信号 SCK、数据输入端 SI 和数据输出端 SO 外，它还包括一个 SSN (SerialSelectNot) 用于从机选择。当 SSN 为低电平时，可以为不同的操作分配地址；当 SSN 为高电平时，有效复位接口。该 TDC 仅能工作于时钟相位为 1，时钟极性为 0 的 SPI 模式。




图 3.5 SPI 写时序




图 3.6 SPI 读时序



3.2 测量方案选择及可行性分析

3.2.1 精密时间间隔测量方案

本文的目的是设计一个能够满足原子磁力仪测频要求的频率计，我们通过周期测频法间接测量信号频率，先测得门限值时间内 N 个周期的时间，再将单个周期的时间值取倒数即信号频率，所以在此关于时间间隔的精密测量显得尤为重要。

设计基于 TDC 时间数字转换芯片和 FPGA，其中采用 FPGA 作为信号处理与计数中心，TDC 用于精确测量起始端和结束端存在的时间偏差，该方法能够有效消除 ± 1 个计数误差，而且测量精度及测量速度基本都能满足要求。

时间测量方案基于时间内插原理，如图 3.7 所示即为插值法的波形图。被测时间间隔 Δt 由 Δt_1 、 Δt_2 及 M 个基准时钟组成，其中 $\Delta t_1/\Delta t_2$ 分别为 start 信号/stop 信号上升沿到下一个相邻基准时钟上升沿的时间间隔，同时对周期为 T 的基准时钟进行计数，计数值为 M ，故被测时间间隔为：

$$\Delta t = \Delta t_1 + M * T - \Delta t_2 \quad (3-7)$$




图 3.7 插值法波形图

时间内插原理就是将时间间隔的测量分为“粗”计数与“细”计数相结合的两个过程。通过“粗”计数计算整数部分，扩展测量范围；通过“细”计数计算小数部分，可以得到超短时间间隔，提高测量分辨率。

根据上述原理，提出第一种测时方案，如图 3.8 所示。参考时钟信号由 FPGA 40MHz 外部时钟提供，当门信号的上升沿到达时，TDC 触发 START 信号，在 START 信号之后，当被测信号的第一个上升沿到达时，TDC 触发 STOP 信号；同样的，当门信号的下降沿到达时，TDC 再次触发 START 信号，当被测信号的第一个上升沿



到达时，TDC 触发 STOP 信号，它们之间的相应时间差分别表示为 Δt_1 和 Δt_2 。相应的两被测信号上升沿之间的时间间隔为 $N \cdot T$ ，M 由直接计数法获得，T 为被测信号的周期时间，其可由以下公式计算得出：

$$\Delta t = \Delta t_1 + N \cdot T - \Delta t_2 \quad (3-8)$$




图 3.8 测量方案一波形图

但是“死时间”是各种 TDC 时间数字转换芯片普遍存在的问题，以 TDC-GP22 为例，测量模式一中的“死时间”为 3.5ns，测量模式二中的“死时间”为 500ns (@4MHz)，也就是说当待测时间小于“死时间”时，TDC 无法正确测量，导致结果中存在无效数据。由于以上原因，故提出了第二种改进的时间间隔测量方案，即使得 TDC 进行“细计数”模块的待测时间间隔可控，如图 3.9 所示。我们以被测信号的 M 个周期为实际门信号，将被测信号的第 1 个和第 M 个上升沿作为 START 信号送入 TDC，同时对 FPGA 的时钟 (40MHz) 进行计数，几个周期后（可视情况自由设置），作为 STOP 信号送入 TDC，此时要保证 TDC 测得的时间间隔 Δt_1 、 Δt_2 大于“死时间”。同时由上述可知实际门时间要稍大于预置门时间。被测信号的周期时间 T 可由以下公式计算得出：

$$M \cdot T = \Delta t_1 + \Delta t + n \cdot \text{CLK}_{\text{FPGA}} - \Delta t_2 \quad (3-9)$$




图 3.9 改进方案波形图



3.2.2 系统精度分析

我们以 1s 门限时间为例，测频范围为 70kHz 至 350kHz，当分辨率为 0.35mHz 时，通过计算 $N * [1/f_A - 1/(f_A + 0.35\text{mHz})]$ 分析在不同频率值下测时分辨率需求，其中 N 为待测频率信号在闸门时间内的计数个数，如表 3.1 所示。观察可知待测频率越大，对时间测量分辨率的要求越高。

表 3.1 1s 门限值下频率-分辨率需求计算

$f_A(\text{Hz})$	$f_B(\text{Hz})$ [$f_A+0.35\text{mHz}$]	$1/f_A$ (ps)	$1/f_B$ (ps)	$1/f_A-1/f_B$ (ps)	N in 1s	$N*[1/f_A-1/f_B]$ (ps)
70000	70000.000350	14285714.285714	14285714.214286	0.071429	70000	5000.00
90000	90000.000350	11111111.111111	11111111.067901	0.043210	90000	3888.89
110000	110000.000350	9090909.090909	9090909.061983	0.028926	110000	3181.82
130000	130000.000350	7692307.692308	7692307.671598	0.020710	130000	2692.31
150000	150000.000350	6666666.666667	6666666.651111	0.015556	150000	2333.33
170000	170000.000350	5882352.941176	5882352.929066	0.012111	170000	2058.82
190000	190000.000350	5263157.894737	5263157.885042	0.009695	190000	1842.11
210000	210000.000350	4761904.761905	4761904.753968	0.007937	210000	1666.67
230000	230000.000350	4347826.086957	4347826.080340	0.006616	230000	1521.74
250000	250000.000350	4000000.000000	3999999.994400	0.005600	250000	1400.00
270000	270000.000350	3703703.703704	3703703.698903	0.004801	270000	1296.30
290000	290000.000350	3448275.862069	3448275.857907	0.004162	290000	1206.90
310000	310000.000350	3225806.451613	3225806.447971	0.003642	310000	1129.03
330000	330000.000350	3030303.030303	3030303.027089	0.003214	330000	1060.61
350000	350000.000350	2857142.857143	2857142.854286	0.002857	350000	1000.00




图 3.10 1s 门限值下频率-分辨率需求曲线图

再以频率点 350KHz 为例，计算不同门限值下测时分辨率需求，如表 3.2 所示，观察可知设置闸门时间越长，对时间测量分辨率的要求越低。

表 3.2 不同门限值下测时分辨率需求计算

闸门时间 (ms)	N	$N*[1/f_A-1/f_B]$ (ps)
50	17500	50.00
100	35000	100.00
150	52500	149.99
200	70000	199.99
250	87500	249.99
300	105000	299.99
350	122500	349.98
400	140000	399.98
450	157500	449.98
500	175000	499.98
550	192500	549.97
600	210000	599.97




图 3.11 不同门限值下测时分辨率需求折线图

综上所述，测量范围的提升是以牺牲测时分辨率为代价，测时分辨率的提升是以牺牲刷新率为代价；故只要门限时间足够长，就可以满足更高精度的频率测量需求。

在第二种改进的精密时间间隔测量方案中，测量结果是由 FPGA 的粗测值和 TDC 的细测值两部分组成的，系统的测量精度主要受二者影响。作为专用的时间-数字转换芯片，TDC-GP22 芯片分辨率可达 45ps。粗测模块需要利用 FPGA 的时钟（40MHz）进行计数，因此为了保证系统的测量精度，要尽量使用高稳定度的晶振作为时钟信号。如表 3.1 和表 3.2 分析所示：当更新率为 1Hz 时，测时分辨率需做到 1ns；当更新率大于 20Hz 时，测时分辨率需做到 50ps。

根据公式（3-9）及误差传递定理，我们对测频系统的系统时钟（晶振）精度作需求分析：按照 40MHz（周期时间为 $2.5 \times 10^{-8}s$ ）的晶振，1ppb 频率稳定性，频率变化 Δf 为 0.04Hz，时间变化 Δt 为 $2.5 \times 10^{-18}s$ 。以测时门限值 1s（更新率 1Hz）为例：门限值时间内，频率差 0.04Hz，对应的时间差为 $(2.5 \times 10^{-8} \pm 2.5 \times 10^{-18})s \times 40M$ ，约等于 1ns。而此时，我们在 350kHz 时门限值为 1s 的测时分辨率要求即 1ns。也即说明，为使得我们的频率计测频的稳定性满足需求，如果系统时钟源使用 40MHz 的频率，应该采用频率稳定性优于 1ppb 的时钟源。而由于条件所限，我们的系统时钟源目前使用的是 $\pm 0.5ppm$ 的温补晶振 TCXO，较之数量级上差 3，那么理论上，我们系统的测试结果在稳定性上也会在 350mHz 以内波动，不够稳定。这种不稳定是相对的，是温度和时间的函数，在短时间内温度可以视为恒定的，所以实际测试中观察到的测频结果并不会会有较大的变动。



第四章 高精度频率测量系统硬件设计

4.1 系统硬件设计方案

利用原子磁力仪测量磁场的准确度取决于光电探测器 (Photodetector) 输出信号频率的测量分辨率, 因此高分辨率高精度的频率测量对于原子磁力仪起着至关重要的作用。高分辨率频率测量系统的硬件设计考虑以下原则: (1) 模块之间利用 LVDS 低压差分信号传输。LVDS 信号电流驱动, 低电压摆幅 350mV, 功耗低, 具备很强的抗干扰能力, 易于匹配; 差分的特征是减小电磁干扰, 消除共模噪声, 优点众多; (2) 采用现场可编程门阵列 FPGA 作为信号处理中心, 与 TDC-GP22 芯片一起实现时间的精细测量; (3) STM32 微控制器完成系统控制、数据处理、SPI 通信功能以及 LCD 显示功能; (4) 在满足设计要求的前提下, 尽量提高整体的稳定性和集成度, 采用低压供电, 减小功耗; (5) 在 PCB 布板时, 要充分考虑信号完整性的问题, 主要包括四种: 串扰、反射与失真、电源的轨道塌陷和 EMI/EMC^[36]。




图 4.1 高分辨率频率测量系统的设计原理框图



高分辨率频率测量系统的设计原理框图如图 4.1 所示，TDC-GP22 包含三通道，一个 START 通道，两个 STOP 通道。待测周期性信号送入某一 STOP 通道后，通过前端调理电路完成信号的放大和甄别，得到的低压差分信号再经差分转单端芯片将其转换为 3V CMOS 输出电平送入 FPGA，由 FPGA 给出触发 TDC 进行时间测量的 HIT 信号。STM32 微控制器完成系统控制、处理数据、SPI 通信功能以及 LCD 显示等功能。处理后的数据经 STM32 串口上传到上位机，进行后续的分析。

4.2 电源电路

电源是系统运行的基础。在设计硬件电路时，常见的主要有两种，线性稳压电源和开关电源。其中线性稳压电源稳定性高，输出纹波/噪声较小，但缺点是效率相对较低，发热量大；开关电源效率高，既可升压又可降压，输出功率大，但由于电路工作在开关状态，故噪声高，相对于线性电源来说纹波较大。在设计时，要根据对电流电压大小、纹波和功耗的分析，选择正确的电源方案。本设计中系统各器件需要的电压包括+5V、+3.3V、+1.2V、+2.5V 和-5V。表 4.1 所示给出了各芯片工作时所需的最大电流，本系统由程控电源给出+3.3V 和+5V 的供电，芯片所需的其他电压由电压转换芯片提供。

表 4.1 芯片的工作电压和电流

电压 芯片	稳压电源+3.3V			稳压电源+5V	
	+1.2V	+2.5V	+3.3V	+5V	-5V
THS4500				544mA	544mA
LMH7322		400mA		192mA	192mA
FPGA	118mA		54mA		
TDC-GP22			96mA		
其他			200mA		
总电流	118mA	400mA	350mA	736mA	736mA

Altera 公司生产的 FPGA EP4CE6F17C8N 核心电压为+1.2V。LT3021 是一款低压差线性稳压芯片，该器件可提供 500mA 的输出电流和一个 160mV 的典型压差电压，非常适合用于低输入电压至低输出电压的应用，并提供了可与开关稳压电源相媲美的电效率，故用该芯片完成+3.3V 至+1.2V 的电压转换。




图 4.2 +3.3V 转+1.2V 线性稳压电路

FPGA 锁相环电压及 LMH7322 的 V_{CCO} 引脚需+2.5V 电源供电。Linear 公司推出的 LT1764A 能提供 3A 输出电流和 340mV 压差电压，是一款稳定的低输出噪声的低压差线性稳压芯片，用其完成+3.3V 至+2.5V 的电压转换。




图 4.3 +3.3V 转+2.5V 线性稳压电路

从表中我们可以看出+5V 及-5V 电源功耗较大。PTN04050AAH 是一款可调节输出、正极至负极的集成式开关稳压电源模块，效率高，可利用其完成+5V 至-7V 的电压转换，此时有近 1A 的输出电流。LM2990 是 1A 负电压低压差线性稳压芯片，1A 负载电流下的压差电压通常为 0.6V，由其再实现-7V 至-5V 的电压转换。以上设计均能满足各器件的工作要求，符合系统供电所需的最大电流。




图 4.4 +5V 转-5V 电源转换电路

4.3 前端调理电路设计

在前端调理电路中，以 TDC-GP22 45ps 精度为基准进行设计。待测周期性信号单端输入差分放大器芯片 THS4500 的反向输入端，得到放大两倍的差分模拟信号，然后经双路比较器 LMH7233 后输出低压差分信号，DS90LV012A 差分线路接收器将其转换为单端 3V CMOS 输出电平。经过前端调理后的信号，同时送入 TDC-GP22 和 FPGA，处理后进行高分辨率的时间测量。

4.3.1 前端放大电路

为保证光电探测器输出信号在测频时的传输质量，选择抗干扰能力较强的差分信号进行传输。差分信号具有很高的信噪比因而能够提供更高的性能，并且由于 PCB 走线时两根信号线平行且近、信号大小相等，可以有效抑制电磁干扰。在该前端调理电路中，选择了具有良好线性度的全差分放大器 THS4500，其压摆率为 2800V/us，带宽为 370MHz。

由芯片手册知，当信号单端输入差分放大器时，信号的输入范围约为 -5.7V~2.6V，而待测信号的幅值约为 2V~8V（待定），因此有必要利用 MA3J147 对待测信号进行限幅，防止超出输入范围，限幅电路如图 4.5（b）所示，MA3J147 的封装中包含两个串联二极管，其二极管的正向导通电压（DC）为 1.2V，基于 THS4500 的放大电路如图 4.5（a）所示。




图 4.5(a) THS4500 放大电路




图 4.5(b) 限幅电路

全差分放大器的功能可以想象为两个共享同相端的反相放大器（尽管电压不一定是固定不变的），基于 THS4500 的放大电路中，利双电源 $\pm 5\text{V}$ 单端至全差分转化是全差分放大器较为普遍的应用。在设计放大电路时，反馈电阻和增益电阻的选择亦影响着电路的性能，因此选用合适的阻值可以使其失真最小、频率响应最平坦。选择反馈电阻的阻值时应考虑三个设计参数，包括放大器负载大小、噪声以及频率响应的平坦度，较大的阻值可能会导致放大器在低增益时的噪声峰化；而阻值越小，信噪比越高，失真减小。然后再与增益要求相结合，便可确定增益电阻的阻值。

信号经差分放大器 THS4500 后，通过两倍放大，为了减少直流偏置的影响，其差分输出通过交流耦合送入比较器。

4.3.2 甄别电路

甄别电路中使用的主要芯片为高速双通道比较器 LMH7233，具有 700ps 传播延迟和 75ps 的低色散，可以在 2.7V 至 12V 的宽电源电压范围内工作，其可调迟滞能有效防止振荡并增加了芯片的灵活性，与 2.5V 的 V_{cco} 电源电压配合使用时 LMH7322 可输出 LVDS 电平，LMH7322 甄别电路的设计如图 4.6 所示。




图 4.6 甄别电路

LMH7233 可以配置成输入差分模拟信号输出 LVDS 信号,输出电平为 $V_{cc0}-1.1V$ (逻辑 1) 和 $V_{cc0}-1.5V$ (逻辑 0)。在该芯片中, LE (Latch Enable) 引脚控制其锁存功能,旨在停止比较两个输入引脚上的信号。如果使能了锁存引脚,则输出被冻结,并保持当前输出引脚上的逻辑电平,直到锁存功能被禁止。通过电阻将 LE 引脚连接到电源上可将锁存功能设置为稳定状态,如 LE 引脚通过 $10k\Omega$ 的电阻连接到 V_{EE} , LE-NOT 引脚通过 $10k\Omega$ 连接到 V_{cc0} ,则该部分功能将呈持续开启状态。

DS90LV012A 芯片是将低压差分信号(典型值为 $350mV$)转化为低压 3V CMOS 输出电平,具有低功耗、低噪声和高数据传输速率等优点。该芯片利用低压差分摆幅 (Low Voltage Differential Swing) 技术,可支持超过 400Mbps (200MHz) 的数据速率,如图 4.7 所示即为差分信号转单端信号的电平转换电路图。




图 4.7 电平转换电路

在该部分甄别电路中,比较器的反相端接入 12bit 串行 DAC 芯片 AD7394 的输出端进行阈值电压的控制,可提供 $0.6mV$ 的阈值分辨。输出的单端 TTL 电平信号分为两路,一路进入 FPGA 作为通道击中信息处理,另一路则进入 TDC-GP22 高精度时间间隔测量模块。



4.4 TDC-GP22 时间测量电路设计

在该部分电路中，由 FPGA 给出 HIT 信号，以触发 TDC-GP22 进行时间间隔的测量，STM32 微控制器完成系统控制、处理数据、SPI 通信以及 LCD 显示等功能，其中 FPGA 及 TDC-GP22 都通过 SPI 接口与 STM32 微控制器进行通信。处理后的数据经 STM32 串口上传到上位机，进行后续的分析。本设计中，FPGA 采用 Altera 公司生产的 cyclone IV 系列 EP4CE6F17C8N。

Cyclone IV 系列的 FPGA 具有功耗低、成本低的特点，芯片可以提供 9Kbits 的嵌入式 SRAM 存储器，可以将 M9K 模块配置为单端口/双端口 RAM、FIFO 缓冲区或者 ROM^[24]。FPGA 芯片使用 SRAM 单元存储配置数据，每次设备启动时，配置数据都会下载到 FPGA 中，但系统掉电之后，SRAM 中的数据丢失。在本设计中，使用 Altera EPCS16 串行闪存器件，将配置数据写入其中，系统每次上电自动将数据引入 SRAM 中。表 4.2 为 EP4CE6F17C8N 型号的 FPGA 资源列表。

表 4.2 EP4CE6F17C8N 资源

资源名称	资源数量
逻辑单元 (LEs)	6272
嵌入式内存	270Kbits
18*18 嵌入式乘法器	15
通用 PLL	2
全局时钟网络	10
I/O 口	179

外部的微控制单元通过 TDC-GP22 的 SPI 接口对其 7 个内部寄存器进行配置，用于设置不同的测量方式。此外，细计数模块的测量结果也由外部的微控制单元通过 SPI 接口进行读取，时间测量的原始数据均储存在 TDC 的 4 个 32 位的结果寄存器中。关于 TDC-GP22 的芯片介绍已在 3.1 节讲述，其有两种测量方式，表 4.3 即为二者的特性对比。



表 4.3 TDC-GP22 两种测量范围的参数对图@3.3V&25°C

特性	测量范围一	测量范围二
测量范围	3.5 ns~2.5 us	2*Tref~4 ms@4MHz
测量分辨率(BIN-Size)	双通道 90ps; 单通道 45ps	22ps/45ps/90ps
STOP 通道数	两个	一个
STOP 通道允许触发脉冲数	四个	三个
RMS 噪声	60ps(0.7LSB)	
寄存器配置方式	SPI 接口	
INL	<0.1LSB	
DNL	<0.8LSB	
通道的边沿敏感性	可选择每个通道的上升/下降沿敏感	
典型应用	激光测量, ToF, ATE	超声波热量表

SPI 通信模块实现了 FPGA 与 MCU 之间的类 SPI 通信功能, 其接口定义如图 4.8 所示。电路中, MCU 模拟主 SPI, FPGA 模拟从 SPI, 其一帧数据有 32+12 位, 其中粗计数值 M 为 32 位, 计数值 n 为 12 位。当粗计数模块更新发送寄存器中数据后, 从 SPI 通过 INIT 产生一个读始能信号给主 SPI, 主 SPI 通过置低 READ_EN 选中从 SPI, 从 SPI 就会根据主 SPI 提供的 CLK 信号在其下降沿发送有效数据, 而主 SPI 则会同步地在上升沿读取 MISO 上的数据。




图 4.8 接口定义



MCU 采用的是 ST 公司生产的 STM32F103RC，其使用高性能的 ARM® Cortex™-M3 32 位的 RISC 内核，工作频率为 72MHz，低电压低功耗，同时具有高集成度和开发简易的优点，表 4.4 为型号 STM32F103RC 的功能和配置列表。

表 4.4 STM32F103RC 的功能和配置

外设	STM32F103RC
闪存	256Kbytes
SRAM	48Kbytes
定时器	4 个通用定时器，2 个高级控制定时器，2 个基本定时器
GPIO 口	51
通信接口	SPI, I ² C, UART, USB, CAN, SDIO

粗计数模块与细计数模块的数据经 STM32 处理后，通过 RS-232 串行通信接口上传到上位机，进行后续分析。已知 USB 接口电压为 5V 左右，在此使用 MAX3232 收发器，其采用专有的低压差发送器输出级，利用双电荷泵在 3.0V 至 5.5V 电源供电时能够实现真正的 RS-232 性能，它的数据速率高达 250kbit/s，最差情况下也可达到 120 kbit/s。3.3V 供电时，电荷泵电容只需要 0.1uF 即可。 USART1 为 STM32F103RC 内置的通用同步/异步收发器，其通信速率可达 4.5 兆位/秒。STM32 的 USART1_TX 和 USART1_RX 分别与 MAX3232 的 TTL/CMOS 发送器输入级 T1IN 和 TTL/CMOS 接收器输出级 R1OUT 相连，如图 4.9 所示。STM32 内嵌 ARM 的 SWJ-DP 接口，能够实现 JTAG 接口或串行单线调试接口的连接，可通过 ST-Link 或 J-Link 将程序烧写进去。




图 4.9 串口设计原理图



4.5 PCB 布局设计

高分辨率频率测量系统的 PCB 采用 4 层 FR4 的层叠结构，从下到上依次为底层 (BOTTOM)、电源层 (POWER)、地层 (GND) 和顶层 (TOP)，如图 4.10 所示。在布板时，充分考虑了串扰、阻抗突变引起的反射与失真、电源的轨道塌陷和 EMI/EMC 等信号完整性的问题。由于 FPGA 采用的是 BGA 球栅阵列封装，引脚数目多，故走线时需要先行扇出。在前端调理电路中，进入 FPGA 及 TDC-GP22 的 HIT 信号采用的是差分走线的方式，布线时要注意两线要尽量等长和保持平行。在该系统中，涉及了 +5V、+3.3V、+1.2V、+2.5V 和 -5V 电源电压，因此在电源层要进行分块划分。PCB 布线时，差分线为 6mil，其他信号线为 8mil，电源线地线尽量宽，约为 40mil 左右，注意特征阻抗的匹配问题。在信号输入端，为保证信号质量，在电路中使用 SMA 接头，其能够提供良好的驻波比，对于信号反射小，可以有效地传输信号。




图 4.10 高分辨率频率测量系统 PCB 板



第五章 系统控制固件及软件设计

5.1 系统固件设计

FPGA (Field-Programmable Gate Array) 作为一种现场可编程逻辑器件, 具有低成本、低功耗、体积小、集成度高、性能优良等特点, 它的出现极大提高了数字电路的重复利用性, 通过可编程的方式实现各种不同的电路逻辑功能, 推动了复杂数字电路的设计。高分辨率频率测量系统采用了 Altera 公司的 Cyclone IV E FPGA, 器件中含有丰富的触发器资源, 易于实现各种时序逻辑, 能够满足设计需求。

FPGA 应用技术是一门包含很多领域知识的综合技术, 包括硬件电路、软件设计、数据通信、数据处理算法、逻辑控制等, 在硬件语言方面需要掌握 Verilog HDL 或 VHDL, 本设计就是基于 Verilog HDL 代码来实现的, 开发环境为 QuartusII 12.1。

如图 5.1 所示, FPGA 作为信号处理中心, 用于提供触发 TDC 启动/停止测量的 START 和 STOP 信号, 同时 FPGA 在门限时间内对待测频率信号和用于“粗计数”模块的时钟信号 (40MHz) 进行计数, 以获得 M 值 (SignalCnt 值) 和 n 值 (T0Cnt 值), 然后通过与 STM32 之间的类 SPI 通信功能, 将粗计数值传给 STM32, 为了完成上述任务, FPGA 资源利用率如图 4.7 所示。在改进的时间间隔测量方案中, START 信号与待测频率信号同步。信号延时模块是利用 D 触发器实现的, N 个 D 触发器可以实现 $N \sim (N+1)$ 个时钟周期的延时; D 触发器的输出与时钟是同步的, 信号经过多个 D 触发器后, 将得到相应延时量的同步信号, 在此作为 STOP 信号送入 TDC^[27]。




图 5.1 精密时间间隔测量模块

Flow Status	Successful - Tue Mar 13 20:52:09 2018
Quartus II 64-Bit Version	12.1 Build 243 01/31/2013 SP 1 SJ Full Version
Revision Name	solve_deadtime
Top-level Entity Name	solve_deadtime
Family	Cyclone IV E
Device	EP4CE6F17C8
Timing Models	Final
Total logic elements	2,675 / 6,272 (43 %)
Total combinational functions	1,372 / 6,272 (22 %)
Dedicated logic registers	2,175 / 6,272 (35 %)
Total registers	2175
Total pins	10 / 180 (6 %)
Total virtual pins	0
Total memory bits	268,288 / 276,480 (97 %)
Embedded Multiplier 9-bit elements	0 / 30 (0 %)
Total PLLs	0 / 2 (0 %)

图 5.2 FPGA 资源利用率

Mentor 公司的 ModelSim 仿真软件是 FPGA/ASIC 设计时常用的仿真软件，它能提供良好的仿真环境，利用 ModelSim 仿真工具与 Quartus II 开发工具配合使用，进行对 FPGA 的开发。

时序设计中 rst_n 为系统复位信号，低电平有效；clk_40 模拟 FPGA 40MHz 时钟信号，signal 模拟外部输入待测信号，tdc_start 与 tdc_stop 的上升沿触发 TDC-GP22 的时间间隔测量；gate_cnt 为预置闸门信号时间计数值，delaycnt0 与 delaycnt1 为信号延时模块计数值。



逻辑设计时，FPGA 需要两个不同的时钟域信号进行通信，利用握手方式进行跨时钟域的信号传输是比较常用的处理手段，即通信双方使用了专用控制信号进行状态指示。在本设计中，有以 FPGA 40MHz 外部时钟为基准时钟的时钟域一，和以输入待测信号为基准时钟的时钟域二，具体实现时，时钟域一的 Gate_signal 信号及时钟域二的 t_start 和 h_start 信号即为双方的握手信。

5.2 系统软件设计

高分辨率频率测量系统除了实现功能的硬件电路外，还有软件设计部分，其主要包括 STM32 嵌入式软件部分及 PC 端离线数据分析软件部分，以下做详细介绍。

5.2.1 MCU 软件部分

STM32 作为整个电路的控制中心，主要有四方面作用：(1)通过与 FPGA 的类 SPI 通信功能，获得粗测模块数据；(2)对 TDC-GP22 的寄存器进行配置，以实现不同的测量模式，同时读出细测模块数据；(3)按照对应公式将粗、细计数值转换成实际时间间隔，并得出对应信号的频率值；(4)LCD 显示所测频率值。

系统初始化后，STM32 通过 SPI 接口对 TDC 芯片内部的 7 个 32 位寄存器进行配置，在此我们选择了测量模式一，校准测量，单通道 (STOPA) 典型精度 45ps，每个通道上升沿触发，ALU 空闲作为中断源。采样数据存储在结果寄存器 REG_0 中，通过 32 次循环将校准数据读出，将其精确到小数点后 8 位。TDC 在进行下一次测量之前必须通过 STM32 发送代码 “init” (其操作码为 0x70) 再次初始化，以便 TDC 可以接收新的 START 和 STOP 信号。由于在门信号起始段和结束段有两个细计数数值需要读出，故设置了一个使能信号 EN，TDC 每次测量完，STM32 会将相应的标志位置 1，读取 TDC 中更新的细计数数值，将其储存在双精度浮点数数组中。此时粗计数模块数据更新，STM32 通过置低 READ_EN，FPGA 就会根据 STM32 提供的时钟信号在其下降沿发送有效数据，而 STM32 则会同步地在上升沿读取 MISO 上的数据。当两个细计数值和两个粗计数值都更新完毕后，按照公式 (3-9) 将其转换成被测信号的周期时间 T，并得出相应的频率值，最后在 LCD 显示，流程如图 5.3 所示。




图 5.3 软件流程图

5.2.2 数据分析软件部分

PC 端的 TDC 离线数据分析软件可以对采集到的 N 包数据进行分析,从而对该测评系统的性能进行评估,在此我们利用 MATLAB 软件对所得频率值数据进行统计绘图。

MATLAB 作为一种科学计算工程软件,凭借在科学计算、数据分析处理的强大功能,目前已成为很多专业人士的首选软件之一,它作为一款交互式软件系统,输入一条命令就可以立刻得出该命令结果,其包含大量计算算法,拥有众多数值计算函数,可简化用户工作量,提高效率;除此之外, MATLAB 还具备十分丰富的绘图命令,很方便实现数据的可视化,将向量和矩阵用图形表示出来。

通过高分辨率频率测量系统所测信号频率值数据多达上万组,正确的数据统计方式可从整体上反映和分析数据的特征。常用的数据统计量有均值和方差^[25],均值是数据的平均值,在 MATLAB 中可用 `mean()` 函数来计算;标准差是描述数据取值分散性的度量,可用 `std()` 函数来计算。对于数据分布,一般情况下用直方图进行描述,这种直方图可以估计总体的概率密度,在 MATLAB 中可用函数 `ecdf()` 及 `ecdfhist()` 画出样本的直方图。其可以把获取的数据直观形象的表示出来,能够让我们更好的了解数据的分布情况,但是直方图展示的分布曲线并不平滑,在一个区间中的样本具有相等的概率密度,显然,这一点往往并不合适。因此与直方图相配合的是核密度估计函数 `kdensity()`,目的是用已知样本估计其密度,即对每个样本点的概率密度



函数进行叠加，得到整个样本集的概率密度函数，在此所用的核函数是 Gaussian 核函数。最后利用 MATLAB 中的绘图函数，如 plot()函数、legend()函数及 string()函数等绘出统计图。



第六章 系统性能测试及分析

自激式原子磁力仪项目要求磁测分辨率达到 0.1pT ，就要求光电探测器输出信号频率即 $70\text{kHz}\sim 350\text{kHz}$ 范围内测频分辨率均能做到 0.35mHz ，同时要保证一定的数据更新率。

首先为了解 TDC-GP22 的时间精度，采用“延迟线”法测试其性能^[32]，如图 6.1 所示。信号源输出的触发信号通过同轴电缆分为两路，一路送入 TDC-GP22 的 START 通道，另外一路通过 ORTEC 公司生产的 DB463 DELAY BOX 延迟箱加延迟后，送入 TDC-GP22 的 STOPA 通道。




图 6.1 线延迟法测试 RMS

在此利用延迟箱给出 START 和 STOP 之间的延迟时间为 190ns ，但是由于同轴线缆的存在所以待测时间要大于 190ns ，测试万组数据，数据统计如图 6.2 所示。已知待测时间间隔 $\text{Time}=\text{RES_X}\times 90\text{ps}$ ，计算可知， $\text{rms}\approx 0.64857\times 90\text{ps}=58\text{ps}$ ，满足 TDC-GP22 用户手册中提到的 RMS 值约为 0.7LSB 。




图 6.2 TDC-GP22 RMS 精度测试



温补晶振即温度补偿晶体振荡器^[38] (TCXO)，是通过附加温度补偿电路，减小由于周围温度变化而产生振荡频率变化的一种石英晶体振荡器，达到提高产品的稳定度的作用。温补晶振属于有源晶振，它是由石英晶体振荡电路和温度补偿网络两部分构成，如图 6.3 所示，这种温补晶振结构简单、功耗小、成本低，因而得到大规模应用。




图 6.3 TCXO 典型原理图

在本设计中，我们采用的是亿晶公司生产的温补晶振，产生频率固定为 40 MHz，其抖动 (Jitter) 为 3ps，频率稳定度为 $\pm 0.5\text{ppm}$ ，用 500M KEYSIGHT 示波器对该晶振进行测量统计，其测量指标中频率为 40MHz，占空比在 50%左右，周期时间的 RMS 值约为 14.146ps。

频率计根据上文描述设计并制造，配置 TDC-GP22 寄存器，选择测量模式一，校准测量，双精度 45ps，每个通道的上升沿触发；由 FPGA 出的 START 信号送入 TDC-GP22 的 START 通道，STOP 信号送入 TDC-GP22 的 STOPA 通道。

当门限值为 50ms 时，选择 100KHz 和 300KHz 两个频率点进行测量，通过串口接收到万组测试数据。如图 6.4(a)(b) 所示，即为利用 MATLAB 软件对所得频率值数据进行的统计绘图，包括直方图及核密度估计图。当输入信号频率为 100KHz 时，其频率值数据分布在 100000.120005Hz 至 100000.139978Hz，均值 $\text{mean} \approx 100000.1276\text{Hz}$ ，均方根 $\text{rms} \approx 0.002739\text{Hz}$ ；当输入信号频率为 300KHz 时，其频率值数据分布在 299999.052161Hz 至 299999.062506Hz，均值 $\text{mean} \approx 299999.0579\text{Hz}$ ，均方根 $\text{rms} \approx 0.001093\text{Hz}$ 。




图 6.4(a) 100KHz 信号频率值数据统计图




图 6.4(b) 300KHz 信号频率值数据统计图

若将门限时间延长至 2s，对 100KHz 频率信号重新测量，结果如图 6.5 所示，其频率值数据分布在 100000.056396Hz 至 100000.074939Hz，均值 $\text{mean} \approx 100000.0668\text{Hz}$ ，均方根 $\text{rms} \approx 0.0033806\text{Hz}$ ，对比图 6.4 (a) 发现，虽然门限时间延长，但是受 FPGA 40MHz 时钟源粗计数的影响，测量精度都约为 0.003Hz 左右，基本无变化。




图 6.5 门限时间 2s 时 100kHz 信号频率值数据统计图

从测量结果中我们可以看出，当门限时间为 50ms 时，最大频率误差约小于 0.02Hz，相当于 0.0057nT 的磁场误差。可以估计，均方根 RMS 值小于 0.003Hz，相当于磁场值 0.0008575nT。若选用稳定度更优的晶振，则可以满足更高精度的频率测量需求。

综上所述，该频率计适用于 70kHz~350kHz 信号的频率测量，但在许多细节上依然存在有待深入和完善之处，在今后的研究和实验工作中，可在以下方面继续探讨：采用具有优良稳定度的频率源，譬如原子钟，测试观察系统测频的稳定性是否满足理论推测。



参考文献

- [1]晋芳, 杨宇山, 郑振宇. 原子磁力仪研究进展[J]. 地球物理学进展, 2011, 26(3): 1131-1136
- [2]熊盛青. 我国航空重磁勘探技术现状与发展趋势[J]. 地球物理学进展, 2009, 24(1): 113-117
- [3]杨爱林. 地磁环境下光学原子磁力仪的研究[D]. 浙江大学. 2013
- [4]Vadim Arkadyevich Zhmud, Anatoly Mikhailovich Goncharenko. Modern Ways of High-Precision Frequency Measurements: 2016 13th International Scientific-Technical Conference[C], 2016 IEEE
- [5]刘晨光. 新型高精度频率测量仪的实现[D]. 西安电子科技大学. 2009
- [6]王海. 精密时频测量和控制技术研究[D]. 西安电子科技大学. 2007
- [7]Hai Wang, Wei Zhou, Zhiqi Li. A time and frequency measurement method based on delay-chain technique[J]. International Frequency Control Symposium, 2008, (10): 484-486
- [8]潘明, 龚然礼. 等精度测频仪的低成本微控制器实现[J]. 广西科学院学报, 2004, 20(4): 261-263
- [9]杜念通, 周斌. 一种基于 TDC 的相对频差测量方法[J]. 传感器与微系统, 2016, 35(2): 140-146
- [10]韩春龙. 基于 PXIe 总线高精度时间测置的关键技术研究[D]. 华中师范大学. 2017
- [11] Jian Song, Qi An, and, Shubin Liu. A High-Resolution Time-to-Digital Converter Implemented in Field-Programmable-Gate-Arrays[J]. IEEE TRANSACTIONS ON NUCLEAR SCIENCE, 2006, 53(1): 236-241
- [12]Jinyuan Wu, Zonghan Shi. The 10-ps Wave Union TDC Improving FPGA TDC Resolution Beyond Its Cell Delay: Nuclear Science Symposium Conference Record[C], 2008 IEEE
- [13]ACAM Corporation, TDC-GP22 Time To Digital Converter Preliminary Datasheet [Z]. Germany: ACAM Corporation, 2011
- [14]张延, 黄佩诚. 高精度时间间隔测量技术与方法[J]. 天文学进展, 2006, 24(1): 1-15
- [15]熊潇. 高精度频率计的设计与研究[D]. 武汉科技大学. 2014



- [16]Gorbics M, Roberts K. M. A high resolution multihit time to digital converter integrated circuit[J]. IEEE Transactions on Nuclear Science, 1997, 44(3): 379~384
- [17]Hewlett Packard Inc. HP5370B Universal Time Interval Counter Manual, 1987
- [18]Robert G. Baron. The Vernier time-measuring technique[J]. Proceedings of the IRE, 1957, 45(1): 21-30
- [19]R.D Barton, M.E King. Two vernier time-interval digitizers[J]. Nuclear Instruments and Methods, 1971, 97(2): 359-370
- [20]Ronald Nutt. Digital Time Intervalometer[J]. Review of Scientific Instruments, 1968, 39(9): 1342-1345
- [21]黄海舰. 基于 FPGA 时间内插技术的 TDC 设计[D]. 华中师范大学. 2013
- [22]季勇, 仇国富. 最新时间数字转换器 TDC-GP22 原理与应用经验[J]. 电子制作, 2016, (10): 9-10
- [23]蒋安平, 牛砚波, 胡文瑞. 一种基于环振的高精度时间测量芯片设计实现[J]. 微电子技术, 2016, 43(1): 64-67
- [24]Altera Corporation. Cyclone IV Device Handbook[EB/OL]. <https://www.altera.com.cn/products/fpga/cyclone-series.html>
- [25]薛毅, 陈立萍. 统计建模[M]. 北京:清华大学出版社, 2007
- [26]Y. H. Ge, Q. Y. Chen, Y. F. Zhang. Frequency signal acquisition of scalar atomic magnetometer based on using TDC and FPGA[C]. Materials Science and Engineering: IOP, 2017
- [27]杨俊. 基于 TDC 与 FPGA 精密时间测量技术的研究与应用[D]. 中国科学院研究生院. 2012
- [28]管莉. 李沙育图形在测量中的意义[J]. 郑州铁路职业技术学院学报, 2004, 16(1): 55-56
- [29]邓星部, 陈勇. 时间间隔测量芯片 TDC-GP1 在频率测量系统中的应用[J]. 新特器件应用, 2008, 10(9): 7-14
- [30]徐江丰, 陈曦, 刘克刚. 相关计数法数字频率计的研究与实现[J]. 电子技术, 2003, (4): 16-19
- [31]江晓山, 盛华义. BESIII主漂移室时间测量中 HPTDC 的应用研究[J]. 核电子学与探测技术, 2004, (4): 335-337
- [32]Christiansen J, MarchioroA, MoreiraP, et al. A data driven high performance Time to Digital Converter : Proceedings of the 6th Workshop on Electronics for LHC



Experiments[C]. Krakow, Poland, 2000

[33]朱祥维, 龚航, 黄新明. 全数字差拍频率测量方法[J]. 中南大学学报, 2015, 46(4): 1296-1301

[34]张彬彬. 基于时差法的高精度超声波热量表设计[D]. 中北大学. 2017

[35]邵慧. TDC-GP21 在时差法超声波流量计中的应用[J]. 现代电子技术, 2012, 35(12): 134-136

[36]王娟, 杨明武. 传输线上反射与串扰的仿真分析[J]. 合肥工业大学学报, 2012, 35(2): 197-200

[37]宋立新, 薛栋, 郗朝辉. 准等精度多周期同步测频法及实现[J]. 哈尔滨理工大学学报, 1999, 4(4): 19-22

[38]王利平, 杨三波. 温补晶振补偿电压自动测试系统[J]. 现代电子技术, 2008, (23): 181-183



攻读学位期间相关项目获奖情况





致 谢

时日平淡而又温情如水，匆匆七年，我在桂子山上度过了人生中最重要这段求学时光。当初一个人从济南到武汉，由起初的孤单不适应，到后来爱上这座城，直至现在决定在这里生根发芽。七年的时间，足以改变很多。感恩我能够来到华师，感恩大学中尽心尽力一丝不苟的老师，感恩身边所有关心我帮助我的朋友们。

首先也是最重要的是感谢黄光明教授对我研究生学习中的教诲，您治学严禁细心，对待学生认真负责，帮助我在课题中找到问题、解决问题，在整个设计中提出许多宝贵意见，开拓了研究思路，师恩如山，使人崇敬。同时感谢我的导师王东老师，在 Verilog HDL 课程学习中的指导，能够让我更好地完成毕业课题中 FPGA 固件设计部分。

感谢读研以来在焊接坊认识的朋友们，在这里我感受到大家的齐心协力互帮互助的团体精神，感受到认真钻研追根究底的科研精神。感谢韩春龙学长在整个毕业设计中的指导，亦友亦师，教会我的不只是科研技能还有很多生活道理；感谢胡守峰、黄燕、陈君玲、邓文静、毛惊涛、石汶奇、刘思汝这些饭团里的伙伴们，带给我研究生生活特别的体验感，优秀的你们让我了解到不一样的学习生活方式；感谢敏姐、张伟学长、刘工、天涯、金恺、陈林园、李雅淑、任伟平、孙晗晗在实验室中提供的各种帮助，让我得以顺利毕业；同时也要感谢男朋友的关心和一路陪伴。感谢每个在我生命里出现过的朋友，我知道你们都是我的一部分，让我变成了现在的自己。还陪伴在身边的，常来常往，保持联系。在路上走散的，原谅我只能在心底里和你说声再见。到了路口，就要分道扬镳，虽然我会舍不得，但我们都不能停留在原地，地球是圆的路却是直的，如果还能相遇，就让我们彼此都更好一点。愿我们在彼此看不到的岁月里，熠熠生辉。

最后感谢我的父母和家人们对我的爱护，无论遇到什么事情，只要我决定的，从不阻拦，在我求学路上予以最大的支持，家庭永远是我最温馨最坚实的港湾。

白云苍狗，终将走出学校这座象牙塔，时光荏苒，从不肯为谁多停留一秒。“人学始知道，不学非自然。万事须己运，他得非我贤。”未来的日子里我将珍惜，再珍惜，努力，更努力。