


Närliggande allokering



• Problem: Minnet blir fragmenterat



Paging


 Dela upp primärminnet i ramar (frames) och program i sidor (pages)

		SIDTABELL			Primä	rminne	
Sida	"Program"		S	R		Ram (R)	Data
(S)			0	3		0	
0	WORD.0		1	5	0 \$	≯	WORD.3
1	WORD.1		2	6	^	2	
2	WORD.2	o S	3	1	R	3	WORD.0
3	WORD.3	\$				4	WORD.0
1			004	044		4	
	111 01	4	001 (P)	011		5	WORD.1
Logis	k adress (S) (o)		(R)	(o)	3	6	WORD.2
	CPU (2)		Fysisk	adress		7	
		P	RIMÄR	MINNE			UNIVERSITET

Demand paging

Ladda endast de pages som behövs till primärminnet

CPU utnyttjande



Grad av multiprogrammering (hur många program som är aktiva)




Virtuellt minne

- Använd primärminne som "cache" för sekundärminne (hårddisk)
 - Hanteras med hårdvara och operativsystem
- Program delar primärminnet
 - Varje program får sin virtuella adressrymd
 - Skyddas från andra program
- CPU och OS översätter virtuella adresser till fysiska adresser
 - Ett "block" kallas för sida (page)
 - "Miss" kallas för sidfel (page fault)




Memory Management Unit (MMU)

Virtuellt minne




Dator





Programexekvering



Fetch-Execute

• Utan pipelining:

Tid: 1 2 3 4 5
Instruktion 1 Fetch Execute
Instruktion 2 Fetch Execute
Instruktion 3 Fetch Execute

Med pipelining:

- Tid: 1 2 3 4

Instruktion 1 Fetch Execute
Instruktion 2 Fetch Execute
Instruktion 3 Fetch Execute



Pipelining

- 6-stegs pipeline:
 - Fetch instruction (FI)
 - Decode instruction (DI)
 - Calculate operand address (CO)
 - Fetch operand (FO)
 - Execute instruction (EI)
 - Write operand (WO)
- Tid: 1 2 3 4 5 6 7 8

Instruktion	1
Instruktion	2
Instruktion	3

FI	DI	co	FO	EI	wo		
	FI	DI	CO	FO	EI	wo	
		FI	DI	CO	FO	EI	WO




Pipelining

- Fler pipeline steg ger bättre prestanda, men
 - Mer overhead att hålla koll på pipeline
 - Komplexare processor
 - Svårt att hålla pipelinen full pga pipeline hazards
- 80486 och Pentium:
 - Fem-stegs pipeline för heltal (integer) instruktioner
 - Åtta-stegs pipeline för flyttals (float) instruktioner
- PowerPC:
 - Fyra-stegs pipeline f
 ör heltal (integer)
 - Sex-stegs pipeline f
 ör flyttal (float)



Pipeline diagram (vid en viss tidpunkt)






Pipeline diagram

Time (in clock cycles)

CC 1 CC 2 CC 3 CC 4



CC 5

CC 6

CC 7

CC 8

CC 9


Program execution order (in instructions)

						,			
lw \$10, 20(\$1)	Instruction fetch	Instruction decode	Execution	Data access	Write back				
sub \$11, \$2, \$3		Instruction fetch	Instruction decode	Execution	Data access	Write back			
add \$12, \$3, \$4			Instruction fetch	Instruction decode	Execution	Data access	Write back		
lw \$13, 24(\$1)				Instruction fetch	Instruction decode	Execution	Data access	Write back	
add \$14, \$5, \$6					Instruction fetch	Instruction decode	Execution	Data access	Write back




Pipeline kontroll

Kontrollsignaler fås från instruktion





Kontrollenhet utan pipeline (FÖ1)




Kontrollenhet utan pipeline (FÖ1)

- Instruktion:
 - ADD R1, R3 // R1 <- R1 + R3
- Kontrollsteg:
 - 1. PC_{out}, MAR_{in}, Read, Clear Y, Carry-in, Add, Z_{in}
 - 2. Z_{out}, PC_{in}
 - 3. MBR_{out}, IR_{in}
 - 4. R1_{out}, Y_{in}
 - 5. R3_{out}, Add, Z_{in}
 - 6. Z_{out}, R1_{in}, End




Strukturella hazards

- Resurs (minne, funktionell enhet) behövs av fler än en instruktion samtidigt
- Instruktionen ADD R4, X R4 <- R4 + X
 - I steget FO hämtas operanden X från minnet. Minnen accepterar en läsning i taget
- Tid: 1 2 3 4 5 6 7 8




Strukturella hazards



UNIVERSITET


Strukturella hazards

- För att minska strukturella hazards öka antalet resurser.
- Ett klassiskt sätt att undvika hazards vid minnesaccess är att ha separat data och instruktions cache




Data hazards

 Antag två instruktioner, I1 och I2. Utan pipeline, så är I1 helt färdig innan I2 startar. Men, så är det inte med pipelines. Det kan bli så att I2 behöver resultat från I1 men I1 är inte klar



Data Hazards

- För att minska "penalty" kan forwarding/bypassing användas
- Resultat från ALUn kopplas direkt (forward/bypass) till ingångar. Man behöver alltså inte vänta på WO-steget




MUL R2, R3	FI	DI	CO	FO	EI	WO		
ADD R1, R2		FI	DI	CO	Stall	FO	EI	wo



Data Hazards

 Ändra ordning på instruktioner (re-schedule) för att undvika att använda resultat från load i direkt följande instruktion

• C kod: A=B+E; C=B+F;




- Kontroll hazards uppkommer på grund av hopp (branch) instruktioner
- Ovillkorliga hopp (unconditional branch)

```
Adress Instruktion Kommentar

01011 Instruktion 29 //Instruktion 29, PC=PC+1
01100 BR 10101 // PC = 10101, PC=PC+1
01101 Instruktion 31 //Instruktion 31, PC=PC+1
.....
10101: Instruktion 89 //Instruktion 89, PC=PC+1
```





Villkorliga hopp (conditional branch)

ADD R1, R2//R1 <- R1 + R2 BEZ Target //Branch if zero instruktion 31

.

Target: instruktion 89

Alternativ: Hoppet görs (Branch taker)

ADD R1, R2 FI DI CO FO EI
BEZ Target FI DI CO FO
instruktion 31

Penalty: 3 cykler

Här vet vi att det är en hoppinstruktion Instruktion 31 kan vara fel

MO

ΕI

FI

WO

DI

Kan hämta instruktion 89

CO

FO

ΕI

LUNDS INIVERSITET

WO

Här görs additionen som påverkar Z-flaggan (om hoppet ska göras eller inte.

> Här är hoppadressen känd

Villkorliga hopp (conditional branch)

ADD R1, R2//R1 <- R1 + R2 BEZ Target //Branch if zero instruktion 31

Target: instruktion 89

Alternativ: Hoppet görs inte (Branch nof taker)

ADD R1, R2 **BEZ Target** instruktion 31 FΙ DI CO FO ΕI FI DI CO FO ΕI WO FΙ CO Stall Stall DI

Penalty: 2 cykler

Här vet vi att det är en hoppinstruktion **Instruktion 31** kan vara rätt

Instruktion 31 är rätt.....

FO

ΕI

Här görs additionen som

hoppet ska göras eller inte.

Här är hopp-

adressen känd

påverkar Z-flaggan (om

DS ITET

WO

Minska penalties vid hopp

- Hoppinstruktioner påverkar prestandan av en pipeline
- Vanligt med hoppinstruktioner:
 - 20%-35% av alla instruktioner är hoppinstruktioner (villkorliga och ovillkorliga)
 - Villkorliga hopp är vanligare än ovillkorliga hopp (mer än dubbelt så många villkorliga hopp som ovillkorliga hopp)
 - Mer än 50% av villkorliga hopp tas
- Viktigt att minska penalties som uppstår pga hoppinstruktioner



- Vid villkorliga hopp undersökte vi fallen: hopp görs och görs inte (se tidigare exempel)
- Alternativ: Hoppet görs (Branch taken)

ADD R1, R2	FI	DI	СО	FO	EI	WO					
BEZ Target		FI	DI	CO	FO	EI	wo				
instruktion 31			FI	Stall	Stall	FI	DI	CO	FO	EI	wo

Penalty: 3 cykler

Alternativ: Hoppet g\u00f6rs inte (Branch not taken)

ADD R1, R2	FI	DI	CO	FO	EI	wo				
BEZ Target		FI	DI	CO	FO	EI	wo			RVM QUAL
instruktion 31			FI	Stall	Stall	DI	СО	FO	EI	WO

Penalty: 2 cykler

- Tanken med delayed branching är att låta processorn göra något istället för att göra stalls
- Med delayed branching så exekverar processorn alltid den instruktion som kommer efter hoppinstruktionen, och sedan kan programflödet ändra riktning (om nödvändigt)
- Instruktionen som hamnar efter ett hopp men som exekveras oavsett utgången av hoppet, sägs ligga i branch delay slot



Den här instruktionen påverkar inte det som händer fram till hoppet

Detta har programmeraren skrivit;

MUL R3, R4 R3<-R3*R4

SUB #1, R2 R2<-R2-1 ADD R1, R2 R1<-R1+R2

BEZ TAR Branch om zero

MOVE #10, R1 R1<-10

Den här instruktionen exekveras bara om hoppet inte tas

Detta är det som kompilatorn (assemblatorn) genererar:

SUB #1, R2 R2<-R2-1

ADD R1, R2 R1<-R1+R2

BEZ TAR Branch om ze

MUL R3, R4 R3<-R3*R4

MOVE #10, R1 R1<-10

Den här instruktionen kommer exekveras oavsett om hoppet tas eller ej

Den här instruktionen kommer exekveras bara om hoppet inte tas

Här görs additionen som påverkar Z-flaggan (om hoppet ska göras eller inte).

Alternativ: Hoppet görs (Branch taker)

Här är hoppadressen känd

EI

ADD R1, R2	FI	DI	CO	FO	EI	WO					
BEZ Target		FI	DI	CO	FO	El	wo				
MUL R3, R4	4	FI	DI	CO	FO	EI	wo				
Instruktion vid	ıarg	get		FI	Stall	FI	DI	CO	FO	EI	wo

• Penalty 2 cykler (innan 3)

• Alternativ: Hoppet görs inte (Branch not take vi ska fortsätta

ADD R1, R2	FI	DI	CO	FO	El -	WU	me	d MO\	/E
BEZ Target		FI	DI	CO	FO	EI	WO		
MUL R3, R4	·		FI	DI	СО	FO	EI	wo	
MOVE #10, R	21			FI	Stall	DI	CO	FO	

Penalty: 1 cykler (innan 2)

 Om kompilatorn inte hittar en instruktion att flytta till branch delay slot, så läggs en NOP (no operation) instruktion in.

Nu kan inte MUL

flyttas eftersom

instruktionerna

efter

resultatet påverkar

MUL **R2**, R4 R2<-R2*R4 SUB #1, R2 R2<-R2-1 ADD R1, R2 R1<-R1+R2

BEZ TAR Branch om zero

MOVE #10, R1 R1<-10

 I 60%-85% av fallen med hoppinstruktioner, kan en kompilator hitta en instruktion som kan flyttas till branch delay slot

Instruction fetch unit och instruktionskö

- De flesta processorer har fetch unit som hämtar instruktioner innan de behövs
- Dessa instruktioner lagras i en instruktionskö



- Fetch unit kan känna igen hoppinstruktioner och generera hoppadress. "Penalty" för ovillkorliga hopp minskar. Fetch unit kan alltså hämta instruktion enligt hopp.
- För villkorliga hopp är det svårare då man måste veta om hopp ska tas eller inte

Branch prediction

- I förra exemplet såg vi att i fallet <u>branch not taken</u> där vi fortsatte med nästa instruktion fick följande:
 - Branch penalty:
 - » 1 om branch not taken (prediction fullfilled)
 - » 2 om branch is taken (prediction is not fullfilled)
- Vi kan anta motsatsen, dvs <u>branch taken</u>. Då gäller följande (se detaljer på nästa slide):
 - Branch penalty:
 - » 1 om branch is taken (prediction fullfilled)
 - » 2 om branch is **not** taken (prediction is not fullfilled)



Branch prediction

- Antagande (prediction): Nästa instruktion exekveras (inget hopp)
- Alternativ: Hoppet g\u00f6rs inte (Branch not taken) (om vi gissat r\u00e4tt!)

ADD R1, R2	FI	DI	CO	FO	El	wo				
BEZ Target		FI	DI	CO	FO	EI	wo			
MUL R3, R4			FI	DI	CO	FO	EI	wo		
MOVE #10, R	1			FI	Stall	DI	CO	FO	El	wo

- Penalty 1 cykler
- Alternativ: Hoppet görs (Branch taken)(om vi gissat fel!)

ADD R1, R2	FI	DI	CO	FO	EI	WO		_			
BEZ Target		FI	DI	CO	FO	EI	wo				
MUL R3, R4	·		FI	DI	CO	FO	EI	WO		RVMG	STATE OF THE STATE
Instruktion vid	targe	et		FI	Stall	FI	DI	СО	FO	EI	WO

Penalty: 2 cykler

Branch prediction

- Antagande (prediction): Instruktion vid target exekveras (hopp görs)
- Alternativ: Hoppet görs (Branch taken)(Om vi gissar rätt)

ADD R1, R2	FI	DI	CO	FO	EI	WO		1		
BEZ Target		FI	DI	CO	FO	El	WO			
MUL R3, R4			FI	DI	CO	FO	EI	WO		
Instruktion vid	Targ	et		FI	Stall	DI	CO	FO	EI	wo

- Penalty 1 cykler
- Alternativ: Hoppet g\u00f6rs inte (Branch not taken)(Om vi gissar fel)

ADD R1, R2	FI	DI	CO	FO	EI	WO					
BEZ Target		FI	DI	CO	FO	EI	WO			NAR * SI	
MUL R3, R4			FI	DI	CO	FO	El	wo		1000	NIVIVI WALLEY
MOVE #10, R	1			FI	Stall	FI	DI	CO	FO	EI	WO

Penalty: 2 cykler

Branch prediction

- Rätt branch prediction är viktigt
- Baserat på prediction, kan respektive instruktion hämtas (och näst följande) för att placeras i instruktionskön.
- När hoppvillkoret är bestämt, kan exekveringen fortsätta (enligt gissningen (prediktering).
- Om gissningen är fel, måste hämtning av "rätt" instruktioner göras.
- För att utnyttja branch prediction maximalt, kan vi påbörja exekveraing – innan hoppvillkoret är bestämt – spekulativ exekvering

Speculative execution

- Med speculativ exekvering menas att instruktioner exekveras innan processorn vet om det är rätt instruktion som ska exekveras.
- Om gissningen (spekuleringen) var rätt, kan processorn fortsätta. Annars, för man göra om (hämta rätt instruktion)
- Branch prediction strategies:
 - Statisk prediktering
 - Dynamisk prediktering



Static branch prediction

- I statisk branch prediktering tas ingen hänsyn till exekverings historiken
- Statiska tekniker:
 - Predict never taken antar att hoppet inte kommer tas (Motorola 68020)
 - Predict always taken antar att hoppet alltid kommer tas
 - Predict beroende på riktning (Power PC 601):
 - » Predict branch taken för tillbaka hopp
 - » Predict branch not taken för framåt hopp



Dynamisk branch prediction

- I dynamisk branch prediction tas hänsyn till exekverings historik
- En bit f


 ör prediktion
 - Sparar utfall från förra gången hoppinstruktionen användes och man predikterar (gissar) att samma sak ska hända som förra gången. Om hoppet inte togs förra gången, gissar man att man inte tar det (och vice versa)
- Nackdel: LOOP

BNZ LOOP

- När loopen exekverades förra gången, noterades att hoppet inte
 - ska tas. Vid ny exekvering, tas inte hoppet (det är fel gissat). Sedan gissas rätt, fram tills slutvillkor är uppfyllt. Totalt 2 fel.
- · Vid statisk prediction (backwards tas alltid) ges ett fel

Tvåbitars prediktering

- Med tvåbitars prediktering görs gissning baserat på de senaste två fallen av en instruktion.
- Vanligt att ändra "gissning" (prediction) när man gissat fel två gånger.




LOOP

BNZ LOOP...

Antag: 11 för BNZ. Så
länge hopp tas är det rätt.
Sista gången tas ej
hoppet. Tillstånd
flyttas till 01 (men
prediction samma)

Branch history table (branch target buffer)



Intel 80486 pipeline

- Intel 80486 är den sista icke-superscalar processorn från Intel.
 80486 är exempel på avancerad non-superscalar pipeline
- Fem pipeline steg och ingen branch prediction (always not taken)
 - Fetch: Instruktioner hämtas från cache och placeras i instruktionskö. Instruktionskön organiserad som två pre-fetch buffrar som opererar operoende av varandra för att hålla prefetch buffert full)
 - Decode1: Tar de 3 första byten i en instruktion avkodar: opkod, adresserings mode och instruktionslängd
 - Decode2: Avkodar resten av instruktionen och producerar kontrollsignaler. Gör adressberäkning.
 - Execute: ALU operations. Cache access f
 ör operande
 - Write back: Updaterar register, status flaggor.

ARM pipeline

- ARM7 pipeline (3-steg)
 - Fetch: hämtar instruktioner från cache
 - Decode: Avkodar
 - Execute: Läser register, gör ALU beräkningar och skriver tillbaka svar
- ARM9 pipeline (5-steg):
 - Fetch: hämtar instruktioner från cache
 - Decode: Avkodar
 - Execute: Läser register, gör ALU beräkningar
 - Data memory access: skriver tillbaka svar till/från D-cache
 - Register write: Skriver till register

Fallgropar

- Pipelining är enkelt
 - Principen är enkel, problemen finns i detaljerna:
 - » T ex detektera kontroll hazards
- Pipelining är teknologioberoende
 - Varför inte använt pipelining innan?
 - » Mer transistorer gör det möjligt med mer avancerade tekniker
- Dålig design av instruktionsuppsättning (ISA) kan göra pipelining svårare
 - Komplex instruktionsuppsättning
 - Komplexa adresseringsmöjligheter

Karaktärsdrag hos RISC processorer (FÖ2)

- Enkla och få instruktioner
- Enkla och få adresseringsmöjligheter
- Fixt (fast) instruktionsformat
- Stort antal register
- Load-and-store architecture



Karaktärsdrag hos RISC processorer

- Load-and-store architecture:
 - Endast LOAD och STORE instruktioner refererar data i minnet (primärminnet). Alla andra instruktioner opererar enbart på register (register-till-register instruktioner). Alltså, endast ett fåtal instruktioner behöver mer än en klockcykel för att exekvera (efter fetch och decode)
 - Pipeline vid minnesreferenser:




– CA: Compute adress, TR: Transfer



- LOAD och STORE instruktioner refererar data i minnet (primärminnet). Alla andra instruktioner opererar enbart på register (register-till-register instruktioner).
- LOAD och STORE instruktioner hinner inte bli exekverade på en klockcykel.


LOAD R1, X ADD R2, R1 ADD R4, R3







- Två alternativ:
 - Hårdvaran gör delay (stall) av instruktioner som följer efter LOAD
 - Kompilatorn ändrar ordningen genom delayed load (jämför med delayed branching)
- Med delayed load exekveras alltid instruktionen som följer en LOAD instruktion (inget stall). Det är programmerarens (kompilatorns) ansvar att se till att instruktionen direkt efter LOAD inte behöver just det värde som laddas.





Genererar kompilatorn:





DI CA TR LOAD R1, X NOP FΙ EI DI Här används R1 ADD R2, R1 ΕI FΙ DI ADD R4, R2 ΕI FΙ DI STORE R4, X FΙ DI CA

 Om kompilatorn inte hittar en instruktion, tas en NOP (no operation) instruktion

Sammanfattning

- Instruktioner exekveras som en sekvens av steg; t ex Fetch instruction (FI), Decode instruction (DI), Calculate operand address (CO), Fetch operand (FO), Execute instruction (EI) och Write operand (WO)
- En pipeline består av N steg. Vid ett visst ögonblick kan N instruktioner vara aktiva. Om 6-steg används (FI, DI, CO, FO, EI, WO) kan 6 instruktioner vara aktiva
- Att hålla piplinen full med instruktioner är svårt pga pipeline hazards.
 - Strukturella hazards beror på resurskonflikter.
 - Data hazards beror på detaberoende mellan instruktioner
 - Control hazards beror på hoppinstruktioner

Sammanfattning

- Hoppinstruktioner påverkar pipelinen mycket. Viktigt att minska penalties
- Instruktion fetch unit kan känna igen hoppinstruktioner och ta fram vart hoppet går. Genom att hämta snabbt från instruktions cachen och hålla instruktionskön full så kan penalties för ovillkorliga hopp reduceras till noll. För villkorliga hopp är det svårare då man måste veta om hoppet ska tas eller ej
- Delayed branching är en kompilator-baserad teknik för att minska branch penalty genom att flytta instruktioner till branch delay slot
- Viktigt f\u00f6r att minska branch penalty \u00e4r att ha bra branch prediction teknik. Statiska tekniker tar inte h\u00e4nsyn till exekverings historik, vilket dynamiska tekniker g\u00f6r
- Branch history tables används för att lagra utfall av ett hoppigght target adress (vart hoppet går)

