



# Datorteknik







# Filsystem - Inode




# Minnets komponenter



### Programexekvering




# Programexekvering



### Minnet från processorns sida

 Processorn ger kommandon/instruktioner med en adress och förväntar sig data.




### Minneshantering

- Vid multiprogrammering kommer flera olika program finnas i primärminnet. Kostar för mycket tid att flytta program till hårddisk vid kontext byte.
- T ex, två program ska exekveras "samtidigt":










# Filsystem - Inode




#### Minnet

- Minnet kan delas upp i primärminne och sekundärminne
- Primärminnet förlorar sitt innehåll när strömmen stängs av. Minnet är flyktigt (volatile)
  - Random-Access Memory (RAM)
    - » Dynamiska RAM (DRAM) och statiska RAM (SRAM)
- Sekundärminnet behåller sitt innehåll när strömmen slås av. Minnet är icke-flyktigt (non-volitile)
  - Hårddisk, flashminne, magnetband
- Andra: CD, DVD




### Primärminne







- A track, (B geometrisk sektor)
   C sektor, D cluster
- En sektor kan vara 512-4096 bytes och består av sektor header, data area, error korrektion kod (ECC)





- Vill lagra en fil som är 1500 bytes
- Hårddisk
  - Antag sektor = 512, cluster = 2\*512
- Lösning:
  - Ta 2 stycken cluster (2048 bytes)






byte 0 byte 2

byte 1023 2\*512 bytes




# Filsystem - Inode





- Problem 1
  - Intern fragmentering
- Problem 2
  - Vilka cluster på hårddisk ska användas?




- Närliggande:
- Välj cluster som ligger bredvid varandra
- Problem när många filer av olika storlek lagras kan det vara svårt att få plats med en stor fil trots att det finns plats.
  - Extern fragmentering:
     Exempel: Finns 13 lediga cluster (block). Vill lagra en fil som behöver 5 block men hur?









- Små cluster (blocks) ger liten intern fragmentering
  - Antag sector = 512, cluster = 2\*512
  - Vill lagra en fil som är 1500 bytes
  - Ta 2 stycken cluster (~2000 bytes)
- Men, kräver mer hantering (fler kluster på hårddisken)
- Vad innebär det att ta bort en fil?
  - Kan man återskapa information från en hårddisk?



- Schemaläggning (hårddisk)
  - Läs och skrivtid på hårddisk kritiskt
  - Var/hur filer lagras
  - Olika schemaläggare:
    - » shortest-seek time from head
    - » elevator algorithm move back and forth
    - » one-way elevator move in one direction





- Flashminne
  - Utvecklat av Dr. Fujio Masuoka (Toshiba) kring 1980
- Mobiltelefoner, kameror, MP3-spelare och i datorer
  - Non-volatile och random access
- Kapacitet: mindre än en "hårddisk"
- Begränsat antal skrivningar
  - Block 0: bad blocks
  - Block 1: bootable block



- Lågnivåformatering
  - Dela in hårddisk i tracks och sectors
    - » En sector är 512-4098 bytes
- Partitioning
  - Dela in en fysisk hårddisk i en eller flera logiska hårddiskar, t ex C:, D:, E:
- Högnivåformatering
  - Bestäm för vilket operativ system hårddisken ska användas



### Design av minnesystem

- Vad vill vi ha?
  - Ett minne som får plats med stora program och som fungerar i hastighet som processorn

» Fetch – execute (MHz/GHz/Multi-core race)


Primärminne

**CPU** 


- Grundproblem:
  - Processorer arbetar i hög hastighet och behöver stora minnen
  - Minnen är mycket långsammare än processorer
- Fakta:
  - Större minnen är långsammare än mindre minnen
  - Snabbare minnen kostar med per bit



# Minne-processor hastighet



### Minneshierarki





#### Minneshierarki


Processor registers:

```
8-32 registers (32 bitar -> 32-128 bytes) accesstid: få ns, 0-1 klockcykler
```

- On-chip cache memory (L1):
   32 till 128 Kbytes
   accesstid = ~10 ns, 3 klockcykler
- Off-chip cache memory (L2):
   128 Kbytes till 12 Mbytes
   accesstid = 10-tal ns, 10 klockcykler
- Main memory:
   256 Mbytes till 4Gbytes
   accesstid = ~100 ns, 100 klockcykler
- Hard disk:

1Gbyte tid 1Tbyte accesstid = 10-tal milliseconds, 10 000 000 klockcykler

#### Cacheminne



Accesstid: 100ns Accesstid: 10ns



#### Cacheminne

- Ett cacheminne är mindre och snabbare än primärminnet
  - Hela program får inte plats
  - Men, data och instruktioner ska vara tillgängliga när de behövs
- Om man <u>inte</u> har cacheminne:
  - Accesstid f\u00f6r att h\u00e4mta en instruktion=100ns
- Om man har cacheminne:
  - Accesstid f\u00f6r att h\u00e4mta en instruktion=100+10=110 ns
    - » Först ska instruktionen hämtas till cacheminne och sedan hämtas instruktionen från cacheminnet till CPU

### Cache – exempel 1

Program: Assemblyinstruktioner

```
x=x+1; Instruktion1: x=x+1;
y=x+5; Instruktion2: y=x+5;
z=y+x; Instruktion3: z=y+x;
```


- Om man inte har cacheminne:
  - Accesstid f\u00f6r att h\u00e4mta en instruktion=100ns
    - » Tid för att hämta instruktioner: 3\*100=300ns
- Om man har cacheminne:
  - Accesstid f\u00f6r att h\u00e4mta en instruktion=100+10=110ns
    - » Tid för hämta instruktioner: 3\*110=330ns

### Cache – exempel 2

- Antag:
  - 1 maskininstruktion per rad
  - 100 ns för minnesaccess till primärminnet
  - 10 ns för minnesaccess till cacheminnet
- Programmet och dess maskininstruktioner.

#### 

### Utan cache – exempel 2



### Med cache – exempel 2

• Antal instruktioner Instruktioner som exekveras:

Minne+cache (100+10 ns)

Cache (10 ns)

Minne+cache (100+10 ns)

Cache (10 ns)

Total tid för minnesaccesser: 6\*100 + 4500\*10= 45600ns (~10% jmf med "utan cache")

1	Instruktion1:while1000
2	Instruktion2:x=x+1
3	Instruktion3:printx
	•
2998	Instruktion1:while1000
2999	Instruktion2:x=x+1
3000	Instruktion3:printx}
3001	Instruktion4:while500
3002	Instruktion5:y=y+1
3003	Instruktion6:printy
	•
4498	Instruktion4:while500
4499	Instruktion5:y=y+1
4500	Instruktion6:printy

INIVERSITET

#### Cacheminne

- Minnesreferenser tenderar att gruppera sig under exekvering
  - både instruktioner (t ex loopar) och data (datastrukturer)
- Lokalitet av referenser (locality of references):
  - Temporal lokalitet lokalitet i tid
    - » om en instruktion/data blivit refererat nu, så är sannolikheten stor att samma referens görs inom kort
  - Rumslokalitet
    - » om instruktion/data blivit refererat nu, så är sannolikheten stor att instruktioner/data vid adresser i närheten kommer användas inom kort


## Utnyttja lokalitet

- Minneshierarki
  - Lagra allt på hårddisk
  - Kopiera "recently accessed (and nearby) items" från disk till mindre primärminne
  - Kopiera mer "recently accessed (and nearby) items"
     från primärminne till cacheminne
    - » Cacheminne kopplat till CPU



#### Minneshierarki - nivåer

- Block (line): enhet som kopieras
  - Kan vara flera "words"
- Om "accessed data" finns i högsta nivån (upper level)
  - Hit: access ges av högsta nivå
    - » Hit ratio: hits/accesses
- Om "accessed data" inte finns på aktuell nivå
  - Miss: block kopieras från lägre nivå
  - Tid: miss penalty, Miss ratio: antal missar/accesses
    - = 1 hit ratio
  - Sedan kan data nås från högre nivå



# Exempel: Cacheminne

• Cacheminne med 8 block. 1 ord (word) per block

Valid data

Rätt data?

**Cache line** 



Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	N		
111	N		

(1) Processorn läser på adress 22 (2) Data på adress 22 finns ej i cache

# Exempel: Cacheminn

Word a	ddr	Bi	nary ad	dr	Hit/miss	cache block		
22	<	<b>&gt;</b>	10 110		Miss	110		
Index	V	Tag	9	Dat	a			
000	N							
001	N /							
010	N							
011	N							
100	N							
101	N	<b>1</b>						
110	Υ	10		Mei	m[10110]			
111	N							

Minnesdata på plats 22



Valid data

#### (1) Processorn läser på adress 26

# Exempel: Cacheminn

Word addr	Binary addr	Hit/miss	Cache block
26	11 010	Miss	010

Index	V	Tag	Data	
000	N			
001	N			
010	Υ	11	Mem[11010]	
011	N			
100	N			
101	N			
110	Y	10	Mem[10110]	
111	N			



# (1) Processorn läser på adress 22 - hit

# Exempel: Cacheminne

Word addr	Binary addr	Hit/miss	Cache block
22	10 110	Hit	110
26	11 010	Hit	010

Index		V	Tag	Data	(2) Pr adres
000		N			aures
001		N	2		
010	K	Y	11	Mem[11010]	
011		N			
100		N			
101		N			
110		Υ	10	Mem[10110]	
111		N			_

(2) Processorn läser på adress 26 - hit



# Exempel: Cacheminne

Word addr	Binary addr	Hit/miss	Cache block
16	10 000	Miss	000
3	00 011	Miss	011
16	10 000	Hit	000

	Index	V	Tag	Data
>	000	Υ	10	Mem[10000]
	001	Ν		
	010	Y	11	Mem[11010]
>	011	Y	00	Mem[00011]
	100	N		
	101	N		
	110	Y	10	Mem[10110]
	111	N		



# (1) Processorn läser på adress 18 – miss och annan data fanns där

# Exempel: Cacheminne

Word addr	Binary addr	Hit/miss	Cache block
18	10 010	Miss	010

Index	V	Tag	Data
000	Υ	10	Mem[10000]
001	N		
010	Υ	10	Mem[10010]
011	Υ	00	Mem[00011]
100	N		
101	N		
110	Υ	10	Mem[10110]
111	N		



### Cacheminne - direktmappning

- Cache: 64K (2<sup>16)</sup> bytes
- Primärminne: 16M (2<sup>24</sup>) bytes
  - Adressrymd: 24 bitar
- Överföring primärminne och cache i block om 4 (2²) bytes
  - Antal block i primärminnet: 16M/4 (2<sup>24</sup>/2<sup>2</sup>=2<sup>22</sup>)
  - Antal cachelines: 64K/4 (2<sup>16</sup>/2<sup>2</sup>=2<sup>14</sup>)






# Cacheminne – direktmappning

Adress: 24 bitar

24 bitar



	22 bitar			2 b	itar		
\	Line (22 bitar)	Byte (00)	B (	9yte 01)	Byte (10)	)	Byte (11)
>	0	A1		A2	A3		A4
	1	C1		C2	C3		C4
		A9	1	A0	B1		B2
	2 <sup>22</sup> -1	B3		B4	B5		B6

Primärminne



### Cacheminne - associative mapping

- Cache: 64K (2<sup>16)</sup> bytes
- Primärminne: 16M (2<sup>24</sup>) bytes
  - Adressrymd: 24 bitar
- Överföring primärminne och cache i block om 4 (2²) bytes
- Antal cachelines: 64K/4 (2<sup>16</sup>/2<sup>2</sup>=2<sup>14</sup>)
- Antal block i minnet: 16M/4 (2<sup>24</sup>/2<sup>2</sup>=2<sup>22</sup>)






# Cacheminne – associative mappning

Adress: 24 bitar

24 bitar



		Ditai	20	ııaı	
_		)	•		
\	Line (22 bitar)	Byte (00)	Byte (01)	Byte (10)	Byte (11)
>	0	A1	A2	A3	A4
	1	C1	C2	C3	C4
		A9	A0	B1	B2
	2 <sup>22</sup> -1	B3	B4	B5	B6

22 hitar

2 hitar





### Cacheminne (2-way set associative)

- Primärminne: 16M (2<sup>24</sup>) bytes
  - Adressrymd: 24 bitar
- Cache: 64K (2<sup>16)</sup> bytes
- Överföring primärminne och cache och i block om 4 (2²) bytes
- 2-way associative mapping
  - Antal block i minnet: 16M/4 (2<sup>24</sup>/2<sup>2</sup>=2<sup>22</sup>)
  - Antal set:  $64K/4 (2^{16}/(2^{2*}2)=2^{13})$






# Cacheminne – set associative mappning

Adress: 24 bitar

24 bitar



Hit/Miss

Jämför

	22	bitar	2 b	2 bitar		
/		)				
	Line (22 bitar)	Byte (00)	Byte (01)	Byte (10)	Byte (11)	
>	0	A1	A2	A3	A4	
	1	C1	C2	C3	C4	
		A9	A0	B1	B2	
	2 <sup>22</sup> -1	B3	B4	B5	B6	



#### Jämför cacheminnen

- Direct mapped, 2-way set associative, fully associative
- Block access sequence: 0, 8, 0, 6, 8
- Direct mapped:

Block 0 vill till cache line 0

Block 8 vill till cache line 0 (8 modulo 4)

Block 6 vill till cache line 2 (6 modulo 4)

Block	Cache	Hit/miss	Cache content after access			
address	index		0	1	2	3
0	0	miss	Mem[0]			
8	0	miss	Mem[8]			
0	0	miss	Mem[0]			
6	2	miss	Mem[0]		Mem[6]	
8	0	miss	Mem[8]		Mem[6]	

**CACHERAD** 

TID

#### Jämför cacheminnen

- Direct mapped, 2-way set associative, fully associative
- Block access sequence: 0, 8, 0, 6, 8
- 2-way set associative:

TID

Block 0 vill till set 0 (0 modulo 2)

Block 8 vill till set 0 (0 modulo 2)

Block 6 vill till set 0 (0 modulo 2)

Block	Cache	Hit/miss	Cache content after access		
address	index		Set 0		Set 1
0	0	miss	Mem[0]		
8	0	miss	Mem[0]	Mem[8]	
0	0	hit	Mem[0]	Mem[8]	
6	0	miss	Mem[0]	Mem[6]	
8	0	miss	Mem[8]	Mem[6]	

#### Jämför cacheminnen

- Direct mapped, 2-way set associative, fully associative
- Block access sequence: 0, 8, 0, 6, 8
- Fully associative: Block kan placeras var som helst

Block address	Hit/miss	(	Cache conter	it after acces	S
0	miss	Mem[0]			
8	miss	Mem[0]	Mem[8]		
0	hit	Mem[0]	Mem[8]		
6	miss	Mem[0]	Mem[8]	Mem[6]	
8	hit	Mem[0]	Mem[8]	Mem[6]	





### Design av cache

- Om cachemiss, hur välja cacherad som ska ersättas?
- Hur hålla minnet konsistent(skrivstrategi)?
- Hur många cacheminnen?
  - Nivåer Levels (L1, L2, L3)
    - » större cache ger högre hit-rate men är långsammare
  - Unifierad eller separata cacheminnen f\u00f6r instruktioner och data



### Ersättningsalgoritmer

- Slumpmässigt val en av kandidaterna väljs slumpmässigt
- Least recently used (LRU) kandidat är den cacherad vilken varit i cachen men som inte blivit refererad (läst/ skriven) på länge
- First-In First Out (FIFO) kandidat är den som varit längst i cacheminnet
- Least frequently used (LFU) kandidat är den cacherad som refererats mest sällan
- Ersättningsalgoritmer implementeras i hårdvara prestanda viktigt.



### Skrivstrategier

- Problem: håll minnet konsistent
- Exempel:

```
x=0;
while (x<1000)
    x=x+1;</pre>
```

- Variablen x kommer "finnas" i primärminnet och i cacheminnet
- I primärminnet är x=0 medan i cacheminnet är x=0,1,2... och till sist 1000



### Skrivstrategier

- Write-through
  - skrivningar i cache görs också direkt i primärminnet
- Write-through with buffers
  - skrivningar buffras och görs periodiskt
- Write (Copy)-back
  - primärminnet uppdateras först när en cacherad byts ut (ofta används en bit som markerar om en cacherad blivit modifierad (dirty)).
- (Omodifierade cacherader behöver inte skrivas i primärminnet)




### Skrivstrategier

- Skilj på write-hit och write-miss
  - Write-hit: se ovan
  - Write-miss: Vill skriva på plats som inte finns i cacheminne
    - » Alternativ:
      - Allokera vid miss: hämta block från primärminne
      - Write around: hämta inte in block från primärminne, skriv direkt i primärminne
    - » (För write-back: vanligen fetch block)




# Antal cachenivåer (levels)





### Separat instruktion/data cache



- CPU tid påverkas av:
  - Cykler för programexekvering
    - » Inklusive cache hit tid
  - Tid f\u00f6r access i prim\u00e4rminne (Memory stall cycles)

Hur mycket läses i minnet? » I huvudsak från cachemissar Hur ofta saknas

data i cache?

Memory stall cycles

Vad kostar en miss (tid)?

Memory accesses ×Miss rate ×Miss penalty Program

$$= \frac{Instructions}{Program} \times \frac{Misses}{Instruction} \times Miss penalty$$



- Givet:
  - I-cache miss rate = 2%
  - D-cache miss rate = 4%
  - Miss penalty = 100 cycles
  - Base CPI (ideal cache) = 2 (Clocks per instruction)
  - Load & stores är 36% av instruktionerna
- Misscykler per instruktion
  - I-cache: 0.02 × 100 = 2
  - D-cache: 0.36 × 0.04 × 100 = 1.44
  - Actual CPI = 2 + 2 + 1.44 = 5.44

Optimal CPU är 5.44/2 =2.72 gånger snabbare

Antag att bara load och store används för access till minnet

Om man bortser från

minnesaccesser, så här

snabbt går processorn

Tid för verklig processor



- Average memory access time (AMAT)
  - AMAT = Hit time + Miss rate × Miss penalty
- Exempel:
  - CPU med 1ns klocktid, hit tid = 1 cykel, miss penalty = 20 cykler, l-cache miss rate = 5%
  - $AMAT = 1 + 0.05 \times 20 = 2ns$
  - Vilket är 2 klockcykler per instruktion



#### Prestanda – multilevel cache

Om man bortser från minnesaccesser, så här snabbt går processorn

- Givet:
  - CPU med CPI=1, klockfrekvens = 4GHz (0.25 ns)
  - Miss rate/instruktion = 2%
  - Accesstid till primärminnet=100ns

Så här mycket kostar en miss

- Med 1 cache nivå (L1)
  - Miss penalty =  $\frac{100}{0.25}$ ns= $\frac{400}{0.25}$ cykler
- Effektiv CPI=1+0.02\*400=9



#### Prestanda – multilevel cache

- Lägg till L2 cache:
  - Accesstid = 5 ns
  - Global miss rate till primärminnet = 0.5%
- Med 1 cache nivå (L1)
  - Miss penalty = 5ns/0.25ns=20 cykler
- Effektiv CPI=1+0.02\*20+0.005\*400=3.4
- Jämför 1-nivå cache och 2-nivå cache: 9/3.4=2.6

Förra slide


Förra slide




- När CPU prestanda ökar, så blir miss penalty viktig att minimera
- För att undersöka prestanda måste man ta hänsyn till cacheminne
- Cachemissar beror på algoritm(implementation) och kompilatorns optimering




#### AMD Athlon 64 CPU



# Minnets komponenter



### Minnets innehåll över tiden






# Paging


Program A	
byte 0 byte 1	SIDA A0
	SIDA A1
	SIDA A2
byte n	SIDA A3

(lagring på hårddisk ej sammanhängande – se tidigare)






# Filsystem - Inode



# **Paging**





### Demand paging

Ladda endast de pages som behövs till primärminnet

#### **CPU** utnyttjande




Grad av multiprogrammering (hur många program som är aktiva)



- Använd primärminne som "cache" för sekundärminne (hårddisk)
  - Hanteras med hårdvara och operativsystem
- Program delar primärminnet
  - Varje program får sin virtuella adressrymd
  - Skyddas från andra program
- CPU och OS översätter virtuella adresser till fysiska adresser
  - Ett "block" kallas för sida (page)
  - "Miss" kallas för sidfel (page fault)








- Exempel
  - Storlek på virtuellt minne: 2G (2<sup>31</sup>) bytes
  - Primärminne: 16M (2<sup>24</sup>) bytes
  - Sidstorlek (page): 2K (2<sup>11</sup>) bytes



- Antal sidor (pages):  $2G/2K = 1M (2^{31}/2^{11}=2^{20})$
- Antal ramar (frames):  $16M/2K = 8K (2^{24}/2^{11}=2^{13})$




Memory Management Unit (MMU)



- Problem med sidtabell
  - Tid vid läsning av adress:
    - » 1 läs sidtabell
    - » 2 läs data
  - Stora sidtabeller
- Lösning: använd cache Translation Look-Aside Buffer (TLB) – för sidtabeller



# Translation Look-Aside Buffer (TLB)





### Sammanfattning

- Snabba minnen är små, stora minnen är långsamma
  - Vi vill ha snabba och stora minnen
  - Cacheminnen och virtuellt minne ger oss den illusionen
- Lokalitet viktigt f\u00f6r att cacheminnen och virtuellt minne ska fungera
  - Program använder vid varje tidpunkt en liten del av sitt minne ofta
- Minneshierarki
  - L1 cache <->L2 cache .... Primärminne Sekundärminne

