



LUNDS  
UNIVERSITET


# Datorteknik

---

ERIK LARSSON




# Filsystem - Inode




# Minnets komponenter


---



# Programmekvering




# Programexekvering



# Minnet från processorns sida


- Processorn ger kommandon/instruktioner med en adress och förväntar sig data.
  - Exempel: READ(ADR) -> DATA




# Minneshantering

---

- Vid multiprogrammering kommer flera olika program finnas i primärminnet. Kostar för mycket tid att flytta program till hårddisk vid kontext byte.
- T ex, två program ska exekveras “samtidigt”:



# Filsystem - Inode






# Minnet

---

- Minnet kan delas upp i primärminne och sekundärminne
- Primärminnet förlorar sitt innehåll när strömmen stängs av. Minnet är flyktigt (volatile)
  - Random-Access Memory (RAM)
    - » Dynamiska RAM (DRAM) och statiska RAM (SRAM)
- Sekundärminnet behåller sitt innehåll när strömmen slås av. Minnet är icke-flyktigt (non-volatile)
  - Hårddisk, flashminne, magnetband
- Andra: CD, DVD




# Primärminne



# Sekundärminne






- A – track, (B – geometrisk sektor)  
C – sektor, D – cluster
- En sektor kan vara 512-4096 bytes och består av sektor header, data area, error korrektion kod (ECC)




# Sekundärminne

- Vill lagra en fil som är 1500 bytes
- Hårddisk
  - Antag sektor = 512, cluster =  $2 \times 512$
- Lösning:
  - Ta 2 stycken cluster (2048 bytes)



# Filsystem - Inode



# Sekundärminne

---


- Problem 1
  - Intern fragmentering
- Problem 2
  - Vilka cluster på hårddisk ska användas?



# Sekundärminne



- Närliggande: ☐
- Välj cluster som ligger bredvid varandra
- Problem – när många filer av olika storlek lagras kan det vara svårt att få plats med en stor fil trots att det finns plats.
  - Extern fragmentering:  
Exempel: Finns 13 lediga cluster (block). Vill lagra en fil som behöver 5 block – men hur?



# Sekundärminne

- Länkad lista:




- Fördel:

- extern fragmentering försvinner
- kan lagra stora filer

- Nackdel:


- För att hämta något i slutet av en fil måste hela filen sökas igenom.





# Sekundärminne

- Block med pekare:





- Fördel:
  - extern fragmentering försvinner
- Nackdel:
  - begränsad lagring



# Sekundärminne

- Unix (inode):
  - Snabb access för många block
  - Kan hantera stora filer



# Sekundärminne

---

- Små cluster (blocks) ger liten intern fragmentering
  - Antag sector = 512, cluster =  $2 \cdot 512$
  - Vill lagra en fil som är 1500 bytes
  - Ta 2 stycken cluster (~2000 bytes)
- Men, kräver mer hantering (fler kluster på hårddisken)
- Vad innebär det att ta bort en fil?
  - Kan man återskapa information från en hårddisk?



# Sekundärminne

---

- Schemaläggning (hårddisk)
  - Läs och skrivtid på hårddisk kritiskt
  - Var/hur filer lagras
  - Olika schemaläggare:
    - » shortest-seek time - from head
    - » elevator algorithm - move back and forth
    - » one-way elevator - move in one direction



# Sekundärminne

---

- Flashminne
  - Utvecklat av Dr. Fujio Masuoka (Toshiba) kring 1980
- Mobiltelefoner, kameror, MP3-spelare och i datorer
  - Non-volatile och random access
- Kapacitet: mindre än en “hårddisk”
- Begränsat antal skrivningar
  - Block 0: bad blocks
  - Block 1: bootable block



# Sekundärminne

---

- Lågnivåformatering
  - Dela in hårddisk i tracks och sectors
    - » En sector är 512-4098 bytes
- Partitioning
  - Dela in en fysisk hårddisk i en eller flera logiska hårddiskar, t ex C:, D:, E:
- Högnivåformatering
  - Bestäm för vilket operativ system hårddisken ska användas



# Design av minnesystem

---

- Vad vill vi ha?
  - Ett minne som får plats med stora program och som fungerar i hastighet som processorn
    - » Fetch – execute (MHz/GHz/Multi-core race)

**Primärminne**

**CPU**


- Grundproblem:
  - Processorer arbetar i hög hastighet och behöver stora minnen
  - Minnen är mycket långsammare än processorer
- Fakta:
  - Större minnen är långsammare än mindre minnen
  - Snabbare minnen kostar mer per bit



**LUNDS**  
UNIVERSITET

# Minne-processor hastighet


---





# Minneshierarki

---




# Minneshierarki

- Processor registers:  
8-32 registers (32 bitar -> 32-128 bytes)  
accesstid: få ns, 0-1 klockcykler
- On-chip cache memory (L1):  
32 till 128 Kbytes  
accesstid = ~10 ns, 3 klockcykler
- Off-chip cache memory (L2):  
128 Kbytes till 12 Mbytes  
accesstid = 10-tal ns, 10 klockcykler
- Main memory:  
256 Mbytes till 4Gbytes  
accesstid = ~100 ns, 100 klockcykler
- Hard disk:  
1Gbyte till 1Tbyte  
accesstid = 10-tal milliseconds, 10 000 000 klockcykler



# Cacheminne

---



**Accesstid: 100ns**

**Accesstid: 10ns**



**LUNDS**  
UNIVERSITET

# Cacheminne

---

- Ett cacheminne är mindre och snabbare än primärminnet
  - Hela program får inte plats
  - Men, data och instruktioner ska vara tillgängliga när de behövs
- Om man inte har cacheminne:
  - Accesstid för att hämta en instruktion=100ns
- Om man har cacheminne:
  - Accesstid för att hämta en instruktion=100+10=110 ns
    - » Först ska instruktionen hämtas till cacheminne och sedan hämtas instruktionen från cacheminnet till CPU



# Cache – exempel 1

---

- Program:      Assemblyinstruktioner  
     $x=x+1$ ;      Instruktion1:  $x=x+1$ ;  
     $y=x+5$ ;      Instruktion2:  $y=x+5$ ;  
     $z=y+x$ ;      Instruktion3:  $z=y+x$ ;
- Om man inte har cacheminne:
  - Accesstid för att hämta en instruktion=100ns
    - » Tid för att hämta instruktioner:  $3*100=$ 300ns
- Om man har cacheminne:
  - Accesstid för att hämta en instruktion= $100+10=110$ ns
    - » Tid för hämta instruktioner:  $3*110=$ 330ns



# Cache – exempel 2

---

- Antag:
  - 1 maskininstruktion per rad
  - 100 ns för minnesaccess till primärminnet
  - 10 ns för minnesaccess till cacheminnet
- Programmet och dess maskininstruktioner.

## Exempel program:

```
while (x<1000) {  
    x=x+1;  
    printf("x=%i", x) ;  
while (y<500) {  
    y=y+1;  
    printf("y=%i", y) ;  
}
```

## Assembly

```
Instruktion1: while1000  
Instruktion2: x=x+1  
Instruktion3: print x}  
Instruktion4: while500  
Instruktion5: y=y+1  
Instruktion6: print y
```



**LUNDS**  
UNIVERSITET

## Utan cache – exempel 2

- Antal instruktioner    Instruktioner som exekveras:

**Minnesaccess  
för 1 instruktion:  
100 ns**

1  
2  
3

Instruktion1:while1000  
Instruktion2:x=x+1  
Instruktion3:printx

•  
•

2998  
2999  
3000  
3001  
3002  
3003

Instruktion1:while1000  
Instruktion2:x=x+1  
Instruktion3:printx}  
Instruktion4:while500  
Instruktion5:y=y+1  
Instruktion6:printy

•  
•

**Totalt 4500  
instruktioner.**

**Tid för  
minnesaccesser:  
 $4500 \cdot 100 = 450000 \text{ ns}$**

4498  
4499  
4500

Instruktion4:while500  
Instruktion5:y=y+1  
Instruktion6:printy



**LUNDS**  
UNIVERSITET

## Med cache – exempel 2

- Antal instruktioner    Instruktioner som exekveras:

Minne+cache (100+10 ns)	1	Instruktion1:while1000
	2	Instruktion2:x=x+1
	3	Instruktion3:printx
		•
Cache (10 ns)	2998	Instruktion1:while1000
	2999	Instruktion2:x=x+1
Minne+cache (100+10 ns)	3000	Instruktion3:printx}
	3001	Instruktion4:while500
Cache (10 ns)	3002	Instruktion5:y=y+1
	3003	Instruktion6:printy
		•
Total tid för minnesaccesser: $6 \cdot 100 + 4500 \cdot 10 =$ <b>45600ns (~10% jmf med “utan cache”)</b>	4498	Instruktion4:while500
	4499	Instruktion5:y=y+1
	4500	Instruktion6:printy





# Cacheminne

---

- Minnesreferenser tenderar att gruppera sig under exekvering
  - både instruktioner (t ex loopar) och data (datastrukturer)
- Lokalitet av referenser (locality of references):
  - Temporal lokalitet – lokalitet i tid –
    - » om en instruktion/data blivit refererat nu, så är sannolikheten stor att samma referens görs inom kort
  - Rumslokalitet –
    - » om instruktion/data blivit refererat nu, så är sannolikheten stor att instruktioner/data vid adresser i närheten kommer användas inom kort



# Utnyttja lokalitet


---

- Minneshierarki
  - Lagra allt på hårddisk
  - Kopiera "recently accessed (and nearby) items" från disk till mindre primärminne
  - Kopiera mer "recently accessed (and nearby) items" från primärminne till cacheminne
    - » Cacheminne kopplat till CPU



# Minneshierarki - nivåer

- Block (line): enhet som kopieras
  - Kan vara flera "words"
- Om "accessed data" finns i högsta nivån (upper level)
  - Hit: access ges av högsta nivå
    - » Hit ratio: hits/accesses
- Om "accessed data" inte finns på aktuell nivå
  - Miss: block kopieras från lägre nivå
  - Tid: miss penalty, Miss ratio: antal missar/accesses =  $1 - \text{hit ratio}$
  - Sedan kan data nås från högre nivå



# Exempel: Cacheminne

---

- Cacheminne med 8 block. 1 ord (word) per block

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	N		
111	N		

**Valid data**

**Rätt data?**

**Cache line**



**LUNDS**  
UNIVERSITET

# Exempel: Cachelinje

(1) Processorn  
läser på adress 22

(2) Data på  
adress 22  
finns ej i  
cache

Word addr	Binary addr	Hit/miss	Cache block
22	10 110	Miss	110

Index	V	Tag	Data
000	N		
001	N		
010	N		
011	N		
100	N		
101	N		
110	Y	10	Mem[10110]
111	N		

Minnesdata  
på plats 22

Valid data



LUNDS  
UNIVERSITET

(1) Processorn  
läser på adress 26

## Exempel: Cacheminne

Word addr	Binary addr	Hit/miss	Cache block
26	11 010	Miss	010

Index	V	Tag	Data
000	N		
001	N		
<b>010</b>	<b>Y</b>	<b>11</b>	<b>Mem[11010]</b>
011	N		
100	N		
101	N		
110	Y	10	Mem[10110]
111	N		



**(1) Processorn läser på adress 22 - hit**

## Exempel: Cacheminne

Word addr	Binary addr	Hit/miss	Cache block
22	10 110	Hit	110
26	11 010	Hit	010

**(2) Processorn läser på adress 26 - hit**

**1**

Index	V	Tag	Data
000	N		
001	N		
010	Y	11	Mem[11010]
011	N		
100	N		
101	N		
110	Y	10	Mem[10110]
111	N		

**2**



**LUNDS**  
UNIVERSITET

# Exempel: Cacheminne

Word addr	Binary addr	Hit/miss	Cache block
16	10 000	Miss	000
3	00 011	Miss	011
16	10 000	Hit	000

Index	V	Tag	Data
<b>000</b>	<b>Y</b>	<b>10</b>	<b>Mem[10000]</b>
001	N		
010	Y	11	Mem[11010]
<b>011</b>	<b>Y</b>	<b>00</b>	<b>Mem[00011]</b>
100	N		
101	N		
110	Y	10	Mem[10110]
111	N		





# Exempel: Cacheminne

(1) Processorn läser på adress 18 – miss och annan data fanns där

Word addr	Binary addr	Hit/miss	Cache block
18	10 010	Miss	010

Index	V	Tag	Data
000	Y	10	Mem[10000]
001	N		
<b>010</b>	<b>Y</b>	<b>10</b>	<b>Mem[10010]</b>
011	Y	00	Mem[00011]
100	N		
101	N		
110	Y	10	Mem[10110]
111	N		



# Cacheminne - direktmappning

---

- Cache: 64K ( $2^{16}$ ) bytes
- Primärminne: 16M ( $2^{24}$ ) bytes
  - Adressrymd: 24 bitar
- Överföring primärminne och cache i block om 4 ( $2^2$ ) bytes
  - Antal block i primärminnet:  $16\text{M}/4$  ( $2^{24}/2^2=2^{22}$ )
  - Antal cachelines:  $64\text{K}/4$  ( $2^{16}/2^2=2^{14}$ )

24-2-14=8 bitar



# Cacheminne – direktmappning

- Adress: 24 bitar

24 bitar

8 bitar    14 bitar    2 bitar

Tag (8 bitar)	Line (14 bitar)	Byte (00)	Byte (01)	Byte (10)	Byte (11)
	0	A1	A2	A3	A4
	1	C1	C2	C3	C4
		A9	A0	B1	B2
	$2^{14}-1$	B3	B4	B5	B6

Cache

Jämför → Hit/Miss

22 bitar    2 bitar

Line (22 bitar)	Byte (00)	Byte (01)	Byte (10)	Byte (11)
0	A1	A2	A3	A4
1	C1	C2	C3	C4
	A9	A0	B1	B2
$2^{22}-1$	B3	B4	B5	B6

Primärminne



LUNDS  
UNIVERSITET

# Cacheminne - associative mapping

---

- Cache: 64K ( $2^{16}$ ) bytes
- Primärminne: 16M ( $2^{24}$ ) bytes
  - Adressrymd: 24 bitar
- Överföring primärminne och cache i block om 4 ( $2^2$ ) bytes
- Antal cachelines:  $64K/4$  ( $2^{16}/2^2=2^{14}$ )
- Antal block i minnet:  $16M/4$  ( $2^{24}/2^2=2^{22}$ )


$$24-2=22$$



# Cacheminne – associative mappning

- Adress: 24 bitar

24 bitar



LUNDS  
UNIVERSITET

# Cacheminne (2-way set associative)

---

- Primärminne: 16M ( $2^{24}$ ) bytes
  - Adressrymd: 24 bitar
- Cache: 64K ( $2^{16}$ ) bytes
- Överföring primärminne och cache och i block om 4 ( $2^2$ ) bytes
- 2-way associative mapping
  - Antal block i minnet:  $16\text{M}/4$  ( $2^{24}/2^2=2^{22}$ )
  - Antal set:  $64\text{K}/4$  ( $2^{16}/(2^2*2)=2^{13}$ )

$$24-2-13=9$$



# Cacheminne – set associative mappning

- Adress: 24 bitar

24 bitar

9 bitar    13 bitar    2 bitar

Tag (9 bitar)	Set (13 bitar)	Byte (00)	Byte (01)	Byte (10)	Byte (11)
	0	A1	A2	A3	A4
	0	C1	C2	C3	C4
		A9	A0	B1	B2
	$2^{13}-1$	B3	B4	B5	B6

22 bitar    2 bitar

Line (22 bitar)	Byte (00)	Byte (01)	Byte (10)	Byte (11)
0	A1	A2	A3	A4
1	C1	C2	C3	C4
	A9	A0	B1	B2
$2^{22}-1$	B3	B4	B5	B6

Jämför → Hit/Miss



LUNDS  
UNIVERSITET

# Jämför cacheminnen

- Direct mapped, 2-way set associative, fully associative
- Block access sequence: 0, 8, 0, 6, 8
- Direct mapped:

Block 0 vill till cache line 0

Block 8 vill till cache line 0 (8 modulo 4)

Block 6 vill till cache line 2 (6 modulo 4)

TID  
↓

Block address	Cache index	Hit/miss	Cache content after access			
			0	1	2	3
0	0	miss	Mem[0]			
8	0	miss	Mem[8]			
0	0	miss	Mem[0]			
6	2	miss	Mem[0]		Mem[6]	
8	0	miss	Mem[8]		Mem[6]	

CACHERAD





# Jämför cacheminnen

- Direct mapped, 2-way set associative, fully associative
- Block access sequence: 0, 8, 0, 6, 8
- 2-way set associative:

Block 0 vill till set 0 (0 modulo 2)

Block 8 vill till set 0 (0 modulo 2)

Block 6 vill till set 0 (0 modulo 2)

TID  
↓

Block address	Cache index	Hit/miss	Cache content after access			
			Set 0		Set 1	
0	0	miss	<b>Mem[0]</b>			
8	0	miss	Mem[0]	<b>Mem[8]</b>		
0	0	hit	<b>Mem[0]</b>	Mem[8]		
6	0	miss	Mem[0]	<b>Mem[6]</b>		
8	0	miss	<b>Mem[8]</b>	Mem[6]		



# Jämför cacheminnen

- Direct mapped, 2-way set associative, fully associative
- Block access sequence: 0, 8, 0, 6, 8
- Fully associative: Block kan placeras var som helst

TID ↓

Block address		Hit/miss	Cache content after access			
0		miss	<b>Mem[0]</b>			
8		miss	Mem[0]	<b>Mem[8]</b>		
0		hit	<b>Mem[0]</b>	Mem[8]		
6		miss	Mem[0]	Mem[8]	<b>Mem[6]</b>	
8		hit	Mem[0]	<b>Mem[8]</b>	Mem[6]	



# Design av cache

---

- Om cachemiss, hur välja cacherad som ska ersättas?
- Hur hålla minnet konsistent(skrivstrategi)?
- Hur många cacheminnen?
  - Nivåer - Levels (L1, L2, L3)
    - » större cache ger högre hit-rate men är långsammare
  - Unifierad eller separata cacheminnen för instruktioner och data



# Ersättningsalgoritmer

---

- Slumpmässigt val – en av kandidaterna väljs slumpmässigt
- Least recently used (LRU) – kandidat är den cacherad vilken varit i cachén men som inte blivit refererad (läst/skriven) på länge
- First-In First Out (FIFO) – kandidat är den som varit längst i cacheminnet
- Least frequently used (LFU) – kandidat är den cacherad som refererats mest sällan
- Ersättningsalgoritmer implementeras i hårdvara – prestanda viktigt.



# Skrivstrategier

---

- Problem: håll minnet konsistent
- Exempel:

```
x=0;  
while (x<1000)  
    x=x+1;
```

- Variablen x kommer “finnas” i primärminnet och i cacheminnet
- I primärminnet är  $x=0$  medan i cacheminnet är  $x=0,1,2,\dots$  och till sist 1000



# Skrivstrategier

---

- Write-through
  - skrivningar i cache görs också direkt i primärminnet
- Write-through with buffers
  - skrivningar buffras och görs periodiskt
- Write (Copy)-back
  - primärminnet uppdateras först när en cacherad byts ut (ofta används en bit som markerar om en cacherad blivit modifierad (dirty)).
- (Omodifierade cacherader behöver inte skrivas i primärminnet)



# Skrivstrategier


---

- Skilj på write-hit och write-miss
  - Write-hit: se ovan
  - Write-miss: Vill skriva på plats som inte finns i cacheminne
    - » Alternativ:
      - Allokera vid miss: hämta block från primärminne
      - Write around: hämta inte in block från primärminne, skriv direkt i primärminne
    - » (För write-back: vanligen fetch block)



# Antal cachennivåer (levels)


---





# Separat instruktion/data cache

---



# Prestanda

---

- CPU tid påverkas av:
  - Cykler för programexekvering
    - » Inklusive cache hit tid
  - Tid för access i primärminne (Memory stall cycles)
    - » I huvudsak från cachemissar

Hur  
mycket  
läses i  
minnet?

Memory stall cycles

Hur ofta saknas  
data i cache?

Vad kostar en  
miss (tid)?

$$= \frac{\text{Memory accesses}}{\text{Program}} \times \text{Miss rate} \times \text{Miss penalty}$$

$$= \frac{\text{Instructions}}{\text{Program}} \times \frac{\text{Misses}}{\text{Instruction}} \times \text{Miss penalty}$$



# Prestanda

- Givet:

- I-cache miss rate = 2%
- D-cache miss rate = 4%
- Miss penalty = 100 cycles
- Base CPI (ideal cache) = 2 (Clocks per instruction)
- Load & stores är 36% av instruktionerna

Om man bortser från minnesaccesser, så här snabbt går processorn

- Misscykler per instruktion

- I-cache:  $0.02 \times 100 = 2$
- D-cache:  $0.36 \times 0.04 \times 100 = 1.44$
- Actual CPI =  $2 + 2 + 1.44 = 5.44$

Antag att bara load och store används för access till minnet

Tid för verklig processor

Optimal CPU är  $5.44/2 = 2.72$  gånger snabbare

# Prestanda

---

- Average memory access time (AMAT)
  - $AMAT = \text{Hit time} + \text{Miss rate} \times \text{Miss penalty}$
- Exempel:
  - CPU med 1ns klocktid, hit tid = 1 cykel, miss penalty = 20 cykler, l-cache miss rate = 5%
  - $AMAT = 1 + 0.05 \times 20 = 2\text{ns}$
  - Vilket är 2 klockcykler per instruktion



# Prestanda – multilevel cache

Om man bortser från minnesaccesser, så här snabbt går processorn

- Givet:

- CPU med  $CPI=1$ , klockfrekvens = 4GHz (0.25 ns)
- Miss rate/instruktion = 2%
- Accesstid till primärminnet = 100ns

Så här mycket kostar en miss

- Med 1 cache nivå (L1)

- Miss penalty =  $100\text{ns} / 0.25\text{ns} = 400$  cykler

- Effektiv  $CPI = 1 + 0.02 * 400 = 9$



# Prestanda – multilevel cache

---

- Lägg till L2 cache:
  - Accesstid = 5 ns
  - Global miss rate till primärminnet = 0.5%
- Med 1 cache nivå (L1)
  - Miss penalty =  $5\text{ns}/0.25\text{ns}=20$  cykler
- Effektiv CPI =  $1 + 0.02 * 20 + 0.005 * 400 = 3.4$
- Jämför 1-nivå cache och 2-nivå cache:  $9/3.4 = 2.6$

Förra slide

Förra slide




# Prestanda

---

- När CPU prestanda ökar, så blir miss penalty viktig att minimera
- För att undersöka prestanda måste man ta hänsyn till cacheminne
- Cachemissar beror på algoritm(implementation) och kompilatorns optimering




# AMD Athlon 64 CPU






# Minnets komponenter

---




# Minnets innehåll över tiden




# Paging

Program A	
byte 0	SIDA A0
byte 1	
....	
	SIDA A1
	SIDA A2
byte n	SIDA A3


(lagring på hårddisk  
ej sammanhängande –  
se tidigare)



# Filsystem - Inode



# Paging




# Demand paging

---

- Ladda endast de pages som behövs till primärminnet

**CPU utnyttjande**



**Grad av multiprogrammering  
(hur många program som är aktiva)**



**LUNDS**  
UNIVERSITET

# Virtuellt minne


---

- Använd primärminne som “cache” för sekundärminne (hårddisk)
  - Hanteras med hårdvara och operativsystem
- Program delar primärminnet
  - Varje program får sin virtuella adressrymd
  - Skyddas från andra program
- CPU och OS översätter virtuella adresser till fysiska adresser
  - Ett “block” kallas för sida (page)
  - “Miss” kallas för sidfel (page fault)



# Virtuellt minne

---





# Virtuellt minne

---

- Exempel
  - Storlek på virtuellt minne: 2G ( $2^{31}$ ) bytes
  - Primärminne: 16M ( $2^{24}$ ) bytes
  - Sidstorlek (page): 2K ( $2^{11}$ ) bytes



- Antal sidor (pages):  $2G/2K = 1M$  ( $2^{31}/2^{11}=2^{20}$ )
- Antal ramar (frames):  $16M/2K = 8K$  ( $2^{24}/2^{11}=2^{13}$ )




# Virtuellt minne

Memory  
Management Unit  
(MMU)

• Virtuellt adress: 31 bitar

Fysisk adress: 24 bitar



LUNDS  
UNIVERSITET


# Virtuellt minne

---

- Problem med sidtabell
  - Tid vid läsning av adress:
    - » 1 läs sidtabell
    - » 2 läs data
  - Stora sidtabeller
- Lösning: använd cache - Translation Look-Aside Buffer (TLB) – för sidtabeller



# Translation Look-Aside Buffer (TLB)



# Sammanfattning

---

- Snabba minnen är små, stora minnen är långsamma
  - Vi vill ha snabba och stora minnen
  - Cacheminnen och virtuellt minne ger oss den illusionen
- Lokalitet viktigt för att cacheminnen och virtuellt minne ska fungera
  - Program använder vid varje tidpunkt en liten del av sitt minne ofta
- Minneshierarki
  - L1 cache <-> L2 cache .... Primärminne - Sekundärminne





LUNDS  
UNIVERSITET