

1. 某32位计算机系统采用半导体存储器,其地址码是32位,若使用512M×8位的DRAM芯片组成4GB主存,并采用内存条的形式,问:

- (1) 若每个内存条为1G×32位, 共需要多少内存条?
- (2) 每个内存条内共有多少片DRAM芯片?
- (3) 主存需要多少DRAM芯片?

【解】: (1) 每个内存条为: 1G×32位=4GB 则4GB主存需要4/4=1条。

(2) 每个内存条有DRAM芯片: (1G×32)/(512M×8)=8片

(3) 主存需要DRAM芯片数: =1×8=**8**片



第2页

2. 设主存储器容量为256M字,字长为64位,模块数m=8,分别用顺序方式和交叉方式进行组织。主存储器的存储周期T=400ns,数据总线宽度为64位,总线传送周期τ=50ns。若按地址顺序连续读取16个字,问顺序存储器和交叉存储器的带宽各是多少?

【解】: 顺序存储器和交叉存储器按地址顺序连续读出16个字的信息总量都

是: q=64b×16=1024b

顺序存储器和交叉存储器连续读出16个字所需的时间分别是:

 $t_{\text{M}} = nT = 16 \times 400 \text{ ns} = 6400 \text{ ns}$ 

 $t_{x}=T+(n-1)\tau=400ns+15\times50ns=1150ns$ 

顺序存储器和交叉存储器的带宽分别是:

 $W_{m} = q/t_{m} = 1024b \div 6400 \text{ns} = 160 \text{Mb/s}$ 

 $W_{\hat{x}} = q/t_{\hat{x}} = 1024b \div 1150ns \approx 890.4Mb/s$ 



第3页

3. CPU执行一段程序时,Cache完成存取的次数为48000次,主存完成存取的次数为2000次,已知Cache存取周期为40ns,主存存取周期为240ns,求Cache/主存系统的效率和平均访问时间。

【解】: 命中率: h=48000/(48000+2000)=96%

倍率r: r=tm/tc=240/40=6

平均访问时间:

ta=tc\*h+(1-h)\*tm = 40\*0.96+0.04\*240=48ns

效率: e=tc/ta=40/48=83.3%




第4页

4. 某存储器与CPU的连接如图所示; ROM区域1片ROM芯片, 其大小为128KB; RAM区域大小为256KB, RAM芯片使用128K×4位的SRAM芯片, 有WE#和CS#信号控制端。CPU地址总线为20位, 数据总线为8位, 读/写控制信号为R/W#, 访存允许信号为MREQ#。问:

- (1) RAM区域需要几片SRAM? 分为几组?
- (2) 试分析ROM和各组RAM的地址范围。



第5页



## 【解】:

- (1) 由图可知, RAM区域需4片SRAM存储芯片, 分2组。
- (2) 由图可知, ROM、RAM片内译码需要地址线17位 (A<sub>16</sub>--A<sub>0</sub>)。

# A<sub>19</sub>A<sub>18</sub>A<sub>17</sub>用于片间译码

	A19	A18	A17	A16	A15A0	地址范围
DOM		_	_	0	00	00000Н
ROM	0	0	0	1	11	1FFFFH
RAM1 (			1 1	0	00	60000H
	0	1		1	11	7FFFFH
DAMO				0	00	80000H
RAM2	1	1 0	0	1	11	9FFFFH



5. 某计算机字长32位, cache 由 256个存储块构成, 主存包含 16K 个存储块, 每块由 64 个字组成, 访问地址为字节地址。

- (1) 若采用全相联映射方式,给出主存地址的划分情况,并标出各部分的位数;
- (2) 若采用直接相联映射方式,给出主存地址的划分情况,并标出各部分的位数。





第8页

【解】: 由题干计算机字长32位=4个字节=2<sup>2</sup>字节, 每块由 64 个字=2<sup>6</sup>字组成, 访问地址为字节地址可知, 块内偏移字段的位数 w=6+2=8位。

(1) 主存包含 16K 个存储块,即2<sup>14</sup>,主存块地址字段位数s=14位。



(2) 采用直接映射,由题干条件,cache 由 256个存储块构成,256=28,可得行索引字段位数r=8位。区地址字段位数=s-r=14-8=6位。 或 主存块数/cache块数=2<sup>14</sup>/2<sup>8</sup>=2<sup>6</sup>,区地址字段位数=6位。

区地址 (tag)	区内行索引	块内偏移
6位	8位	8位



第9页

6. 某计算机的 cache 由 64 个存储块构成,采用 4 路组相联映射方式,主存 包含 4096 个存储块,每块由 128 个字组成,访问地址为字地址。

- (1) 主存地址和 cache 地址各有多少位?
- (2) 按照题干条件中的映射方式,列出主存地址的划分情况,并标出各部分的位数。





第10页

【解】: (1) 存储块每块128字,即2<sup>7</sup>字,块内偏移需要7位。 主存有4096块,即2<sup>12</sup>块,块地址12位;故主存地址位数=12+7=19。 Cache有64块,即2<sup>6</sup>块,块地址需要6位。故Cache地址位数=6+7=13。

(2) 块内偏移字段位数,由(1)的分析可知,w=7位。 因为采用4路组相联,即Cache每组4行,则Cache分组数量=64/4=16=24组, 故组索引字段位数为: d=4位。标记字段位数=12-4=8位。

标记	组索引	块内偏移
8位	4位	7位



第11页

7. 某计算机字长32位,其主存容量为 4MB, cache 容量为 16KB,每块包含8 个字,每字为 32 位,映射方式采用 4 路组相联。设 cache 的初始状态为空,CPU 依次从主存第 0,1,2,...,99 号单元读出 100 个字(每次读一个字),并重复此操作 10 次,替换算法采用 LRU 算法。

- (1) 若按字编址,列出主存地址的划分情况,并标出各部分的位数。
- (2) 求 cache 的命中率。
- (3) 若 cache 比主存快 10 倍,分析采用 cache 后存储访问速度提高了多少。



第12页



【解】: (1) 存储块每块8字,即23字,块内偏移字段需要3位。

主存有4MB, 机器字长32位, 即一个字=32位=4B(22字节), 由此可知主存按

字编址,有 4MB/4B=1M字。其块数为: 1M/8=217块

Cache有16KB=4K字,即2<sup>12</sup>字,因为存储块每块8字,

故Cache块数(行数)=4K字/8=512块=**2**9块。

因为采用4路组相联,即Cache每组4行,

则Cache分组数量=512/4=128=27组,故组索引字段位数为: d=7位。

因此, 标记字段位数=20-3-7=10位。

标记	组索引	块内偏移
10位	7位	3位



第13页

(2) 由(1)得到的结果, Cache分为128组, 每组4行, 每行(块)8个字。 Cache初始状态为空。主存从0到99号单元的100个字, 将依次载入Cache前13组内的任意一行(最后一组, 只载入4个字: 96--99)。

第一次访问,每个数据块的第一次读访问都没有命中,会将对应数据块载入,后续相邻的7次访问都会命中。其命中次数=**100-13=87**;

第二次循环访问开始,都全部命中,即后续的9次循环都命中,命中次数

#### $=100 \times 9 = 900$

故命中率h=(900+87)/(100×10)=98.7%



第14页

计算机组成原理

第4章 存储系统

(3) Cache/主存系统的效率:

$$e = \frac{1}{h + (1 - h)r} = \frac{1}{0.987 + (1 - 0.987) \times 10} \approx 89.5\%$$

$$e = \frac{t_c}{t_a} = 89.5\% \implies t_a = \frac{t_c}{0.895}$$

由题意, t<sub>m</sub>/t<sub>c</sub>=10

采用 cache 后存储访问速度提高的倍数为:

$$\frac{t_m}{t_a} = \frac{10 t_c}{t_c / 0.895} = 8.95$$



第15页

8. cache 的容量为 16K 块,每块是一个 32位字,主存容量是 cache 容量的 256 倍,按字节编址。若程序要访问下列地址单元的数据,请给出不同映射方式下,cache的相应标志(即载入cache哪一行/组,对应tag是多少,要求用十六进制表示)。设cache为空,访问对应地址单元时从主存载入数据到cache。 主存地址单元: 000008H, 010004H, 01FFFCH


- (1) 直接相联映射方式;
- (2) 4路组相联映射方式。



第16页

## 【解】: (1) 直接相联映射方式:

存储块每块是一个 32 位字,按字节编址,即2<sup>2</sup>字节,块内偏移需要2位。 Cache有16k块,即2<sup>14</sup>块(行),即区内行索引字段位数r=**14**位。 主存容量是 cache 容量的 256 倍,即2<sup>22</sup> 块, s=22位。 区地址字段位数=s-r=20-14=8位。





第17页

主存地址

区地址(tag)	区内行索引	块内偏移
8位	14位	2位

主存地址单元: 000008H, 010004H, 01FFFCH

000008H→0000,0000,0000,0000,1000

 $010004H \rightarrow 0000,0001,0000,0000,0000,0100$ 

01FFFCH-0000,0001,1111,1111,1111,1100

载入后cache相应标志(十六进制表示)

主存地址	cache行	区地址(tag)
800000	0002	00
010004	0001	01
01FFFC	3FFF	01



第18页

## 【解】: (2) 组相联映射方式:

Cache有16k块,由题干条件,采用4路组相联映射。则cache分组数量为:

16K/4=4K=212组

**组索引**字段位数d=12位。 主存有2<sup>22</sup> 块, s=22位。

标记 (tag) 地址字段位数=s-d=22-12=10位。

标记	组索引	块内偏移
10位	12位	2位



第19页

主存地址

标记	组索引	块内偏移
10位	12位	2位

主存地址单元: 000008H, 010004H, 01FFFCH

000008H→0000,0000,0000,0000,1000

 $010004H \rightarrow 0000,0001,0000,0000,0000,0100$ 

01FFFCH-0000,0001,1111,1111,1111,1100

载入后cache相应标志(十六进制表示)

主存地址	cache组	标记(tag)
800000	002	000
010004	001	004
01FFFC	FFF	007



第20页