桂林电子科技大学试卷

课程名称 <u>数字逻辑</u> (A 卷 闭卷); 适用班级(或年级、专业) <u>2019 级各专业</u> (每位考生需要答题纸(8k) <u>1</u> 张、草稿纸(16k) <u>2</u> 张)

满分	5	15	10	15	10	15	20	10		100
得 分										
评卷人										

一. 计算题 (满分5分)

互联网主机目前主要使用 32 位的二进制数进行标识,为方便使用,通常采用点分十进制记法表示。每 8 位用一个对应的十进制数表示,之间用点分割,简称 IP 地址。某主机 32 位标识符是:

11000000 11100000 00000001 10000001, 请写出对应的 IP 地址。

- 二. 分析题(共两小题,满分15分)
- (一)分析图 1 所示逻辑图,写出逻辑函数式、化简成最简与或式、画出化简后的逻辑图(使用与、或、非基本逻辑符号)(满分 10 分)。




图1 逻辑电路图

(二) 写出函数 $F(A,B,C,D) = \sum m(0,2,5,7,8,10,13,15)$ 的最简与或式(满分5分)。

三. 分析题 (满分10分)

分析图 2 所示电路,写出输出 Z 的逻辑函数式,并整理成最小项之和形式。 74HC151 为 8 选 1 数据选择器,其功能表如表 1 所示:




图 2 题三电路图

	输	λ	输出			
S'	A_2	A_1	A_0	Y	W	
1	X	X	X	0	1	
0	0	0	0	D_0	D_0	
0	0	0	1	D_1	D_1	
0	0	1	0	D_2	D_2	
0	0	1	1	D_3	D_3	
0	1	0	0	D_4	D_4	
0	1	0	1	D_5	D_5	
0	1	1	0	D_6	D_6	
0	1	1	1	D_7	D_7	

表 1 74HC151 的功能表

四. 设计题 (满分 15 分)

用 4 线-16 线译码器 74LS154 设计一个四变量的多数表决电路,输入变量分别以 A、B、C、D表示,当输入变量有 3 个或 3 个以上为 1 时输出 Y 为 1,否则输出 Y 为 0。

要求: 列写真值表;写出输出变量 Y 的逻辑表达式;利用译码器 74LS154 和门电路产生逻辑函数 Y。

74LS154 逻辑框图如图 3 所示,图中 S_{A} ′、 S_{B} ′是两个控制端(亦称片选端),译码器工作时应使 S_{A} ′、 S_{B} ′同时为低电平;当输入信号 $A_{3}A_{2}A_{1}A_{0}$ 为 $0000^{\sim}1111$ 这 16 种状态时,输出端从 Y_{0} ′、 Y_{15} ′依次给出低电平输出信号。




图 3 74LS154 逻辑框图

五. 设计题 (满分10分)

试用多片 $4K\times8$ 位的 RAM 和 3 线-8 线译码器 74HC138 接成 $16K\times8$ 位的存储器




图 4 器件 74HC138 及 RAM 的逻辑框图

六. 分析题 (满分15分)

分析图 5 所示时序逻辑电路的逻辑功能,写出电路的驱动方程、状态方程和 输出方程,画出电路的状态转换图,并说明电路能否自启动。





图 1 由 JK 触发器构成的时序逻辑电路

七. 设计题 (满分 20 分)

设计用两片同步十进制 74160 芯片实现八十八进制的计数器, 简要阐述设计过程, 并画出接线图, 可附加必要的门电路。

74160逻辑框图如图 6 所示,功能表如表 2 所示。



CLK	$CLK \mid R'_D$		LD' EP		工作状态
Х	0	X	X	×	置 0 (异步)
Ĵι	1	0	X	Х	预置数 (同步)
Х	1	1	0	1	保持 (包括C)
Х	1	1	X	0	保持 (C=0)
JL	1	1	1	1	计数

图 6 74160 逻辑框图

表 2 74160 功能表

八. 计算题(共两小题,每小题5分,满分10分)

- (-). 假定由五个反相器接成环形振荡器,测得其输出信号的重复频率为 10M H_z ,试求反相器的传输延迟。
- (二). 在权电阻网络 D/A 转换器中,假定 V_{REF} =10V,试求当输入数字量为 $d_3d_2d_1d_0$ =0101 时输出电压的大小。