




第十届

全国大学生集成电路创新创业大赛

报告类型： 设计报告

参赛杯赛： “国家集创中心”命题

作品名称： 基于 tsmc18 工艺的宽带低噪声光电传感器模拟前端

队伍编号： CICC1008916

团队名称： 大师别测了锐刻五没了（

摘 要

为了适应日益增长的宽带信号和非线性系统的工程应用，用于分析瞬态电磁散射问题的时域积分方程方法研究日趋活跃。本文以时域积分方程时间步进算法及其快速算法为研究课题，重点研究了时间步进算法的数值实现技术、后时稳定性问题以及两层平面波算法加速计算等，主要研究内容分为四部分。

.....

关键词：时域电磁散射，时域积分方程，时间步进算法，后时不稳定性，时域平面波算法

ABSTRACT

With the widespread engineering applications ranging from broadband signals and non-linear systems, time-domain integral equations (TDIE) methods for analyzing transient electromagnetic scattering problems are becoming widely used nowadays. TDIE-based marching-on-in-time (MOT) scheme and its fast algorithm are researched in this dissertation, including the numerical techniques of MOT scheme, late-time stability of MOT scheme, and two-level PWTD-enhanced MOT scheme. The contents are divided into four parts shown as follows.

Keywords: Time-domain Electromagnetic Scattering, Time-domain Integral Equation, Marching-on In-time (MOT) Scheme, Late-time Instability, Plane Wave Time-domain (PWTD) Algorithm

目 录

第一章 项目概述与整体指标设计	1
1.1 项目背景与应用场景	1
1.2 指标设计	1
1.3 系统亮点展示	2
第二章 模拟前端 (AFE) 架构分析	3
2.1 整体信号链路规划	3
2.2 功耗分配与系统能效折中	4
2.3 系统级增益分配	4
2.3.1 可变增益范围与固定增益计算	4
2.3.2 基于增益带宽积的增益分配	5
2.4 频率响应与系统级带宽分配	5
2.4.1 级联带宽的理论推导	6
2.5 噪声预算	6
2.5.1 ADC 量化噪声与系统本底噪声上限	7
2.5.2 等效输入噪声与功耗倾斜分析	7
第三章 PIN 光电二极管的工业级建模	8
3.1 光电二极管的选型与参数设计	8
3.2 暗电流与光电流建模	9
3.3 寄生电容建模	10
3.4 噪声建模	11
第四章 跨阻放大器 (TIA)	12
4.1 TIA 设计挑战与指标分解	12
4.2 核心 OTA 拓扑及其关键指标	12
4.3 噪声分析	13
4.3.1 大电流偏置的理论支撑	13
4.3.2 整体等效输入噪声模型	14
4.4 闭环补偿策略与反馈参数设计	14
第五章 全差分放大器 (FDA)	16
5.1 设计挑战与指标分解	16
5.2 电路拓扑	16

5.3 GBW 与增益设计	16
5.4 频率补偿设计	16
5.5 共模反馈设计 (CMFB)	16
第六章 单端转差分电路	17
6.1 电路拓扑	17
6.2 增益与频率补偿	17
6.3 输出共模电压失调抑制	17
6.4 设计指标	17
第七章 可编程增益放大器 (PGA)	18
7.1 增益调节原理	18
7.2 增益与电阻网络设计	18
7.3 后级负载驱动能力考虑	18
7.3.1 输出建立时间	18
7.3.2 环路稳定性	18
7.4 电路拓扑	18
7.5 设计指标	18
第八章 比较器 (Comparator)	19
8.1 电路拓扑	19
第九章 电容数字模拟转换器 (CDAC)	20
9.1 电路拓扑	20
9.2 噪声分析	20
9.3 电容分段桥接技术	20
9.4 电容切换技术	20
9.5 充放电时间分析	20
9.6 设计指标	20
第十章 逐次逼近控制逻辑 (SAR Logic)	21
10.1 全差分双极性 SAR 转换原理	21
10.1.1 差分输入与输出编码目标	21
10.1.2 采样结构导致的比较器极性反转	21
10.1.3 正向与负向逐次逼近策略	22
10.2 SAR 核心状态机设计	23
10.2.1 状态定义	23
10.2.2 状态转移流程	24

10.2.3 SPI 接口配置时序	24
10.2.4 预采样状态	24
10.2.5 预采样非交叠释放状态	25
10.2.6 预保持状态	25
10.2.7 预比较状态	25
10.2.8 正式采样与保持状态	26
10.2.9 逐位 SAR 子状态	27
10.3 CDAC 开关编码设计	28
10.3.1 二位选择编码	28
10.3.2 低 13 位差分互补切换	29
10.3.3 最高位采样/共模单元控制	29
10.3.4 One Hot 开关译码	30
10.4 转换时间与采样率估算	30
10.4.1 单次转换周期	30
10.4.2 默认参数下的采样率	31
10.5 关键 Verilog 片段	32
10.5.1 比较器下降沿锁存	32
10.5.2 正负向 keep 条件	32
10.5.3 最终 offset binary 输出	32
10.6 设计小结	32
致 谢	34
附录 A 中心极限定理的证明	35
A.1 高斯分布和伯努利实验	35
参考文献	36
攻读设计学位期间取得的成果	37
外文资料原文	38
外文资料译文	39

第一章 项目概述与整体指标设计

1.1 项目背景与应用场景

1.2 指标设计

面向工业管网的声源定位与故障检测应用，系统必须在复杂恶劣的物理环境中保持高鲁棒性。本设计采用 3.3V 供电而非标准的 1.8V，旨在最大化输入信号的差分满量程范围（近 3V_{pp}），从物理层面显著降低了 14 位精度下对前端等效输入噪声的严苛要求。宽温范围（-40℃ ~ 85℃）直接对标工业级可靠性标准；而总功耗控制在 80mW 以内，是基于前端极低底噪要求与后级高驱动能力所做出的合理工程折中。

表 1-1 系统基本工作参数

Parameter	Specification
工艺节点	TSMC 180nm CMOS
工作温度范围	-40℃ ~ 85℃
供电电压 (VDD)	3.3 V
满量程输入 (ADC 端)	≈ 3 V _{pp} (全差分)
系统总功耗	< 80 mW
系统有效位数 (ENOB)	≥ 12.5 Bits
输入光电流	0.1 n ~ 1μ A

信号链路的参数分配直接决定了系统对微弱及突变信号的捕获能力。700kHz 的有效带宽完美覆盖了典型的工业声发射信号频段，同时在系统前端起到了抗混叠滤波的限制作用。PGA 采用 R-2R 结构以支持大范围的分数倍增益步进，确保宽动态范围的传感器信号能被精准归一化至 ADC 的满量程区间。此外，要求 PGA 在 50ns 内完成 0.5 LSB 的建立，是支撑 1 MS/s 采样率下 14 位无失真精度的核心动态前提。

表 1-2 信号链路指标

Parameter	Specification	Conditions & Environment
系统有效带宽	700 kHz	Gain = 1 V/V，小信号输入，-3 dB 衰减点
增益调节范围	$\frac{1}{255} \sim 255$ V/V	R-2R 网络配置，Fin = 100 kHz
输入满量程	≈ 3 V _{pp} (差分)	ADC 输入端，共模电压 V _{cm} = 1.65 V
阶跃建立时间	≤ 50 ns	满量程阶跃，建立至 ±0.5 LSB 精度带内

在 14 位的量化分辨率下，1 LSB 对应的电压值极小，系统的本底噪声成为决定探测极限的关键瓶颈。为防止前端热噪声淹没 ADC 自身的理想量化噪声（约 $53\mu\text{V}_{\text{rms}}$ ），本设计强制要求系统折算到 ADC 输入端的总积分噪声限制在 $45\mu\text{V}_{\text{rms}}$ 以内。同时，高达 80dB 以上的 PSRR 和 CMRR 充分利用了全差分架构的天然优势，确保系统能有效免疫工业现场复杂的电源纹波与共模干扰信号。

表 1-3 噪声与抗干扰指标

指标项	目标参数	测试/推导条件与环境
等效输入噪声密度	$\leq 8\text{ nV}/\sqrt{\text{Hz}}$	Gain = 255 $\times$ ，频段 10 kHz – 700 kHz
系统总积分噪声	$\leq 45\mu\text{V}_{\text{rms}}$	积分带宽 0 ~ 700 kHz，折算到 ADC 输入端
1/f 噪声拐角频率	$< 10\text{ kHz}$	最大增益配置下
电源抑制比 (PSRR)	$> 80\text{ dB}$	VDD 施加 100 mV _{pp} ，1 kHz 正弦纹波
共模抑制比 (CMRR)	$> 85\text{ dB}$	Fin = 1 kHz 共模干扰信号

考虑奈奎斯特采样定律与模拟前端可不失真地采集到的带宽极限，本系统将采样率的设计指标定为 1.5 MS/s。为确保真实的 14 位性能落地，对 ENOB ($\geq 12.5\text{ Bits}$) 和 SFDR ($\geq 90\text{ dB}$) 提出了严格下限，要求电路必须极力压制内部电容阵列的失配误差与动态比较器的失调。此外，本设计特别引入了 25ps 的采样时钟抖动容限，将板级时钟质量对高频输入信号信噪比 (SNR) 的恶化效应纳入考量，体现了从前端信号链到后端采样的闭环设计严谨性。

表 1-4 14bit SAR ADC 核心指标

指标项	目标参数	测试/推导条件与环境
采样率 (Fs)	1.5 MS/s	系统时钟 16 MHz ~ 20 MHz (视 SAR 控制逻辑而定)
有效位数 (ENOB)	$\geq 12.5\text{ Bits}$	Fin = 100 kHz, Fs = 1 MS/s, 近满量程输入
信噪失真比 (SNDR)	$\geq 77\text{ dB}$	同上 (通过 FFT 计算得到)
无杂散动态范围 (SFDR)	$\geq 90\text{ dB}$	Fin = 100 kHz, Fs = 1 MS/s
总谐波失真 (THD)	$\leq -88\text{ dB}$	输入 -1 dBFS 信号
微分非线性 (DNL)	$\leq \pm 0.8\text{ LSB}$	码密度测试法 (Histogram)
积分非线性 (INL)	$\leq \pm 1.5\text{ LSB}$	码密度测试法 (Histogram)
采样时钟抖动容限	$\leq 25\text{ ps}_{\text{rms}}$	推导条件: $\text{SNR}_{\text{jitter}} = -20\log(2\pi \cdot \text{Fin} \cdot t_{\text{jitter}})$

1.3 系统亮点展示

第二章 模拟前端 (AFE) 架构分析

本章旨在对面向工业信号检测的 14 位模拟前端 (AFE) 系统进行宏观架构层面的分析与设计论证。

下文将从信号链路流向、系统能效折中、增益与带宽分配以及严苛的 14 位噪声预算四个维度，详细阐述本系统架构设计的合理性与先进性。

2.1 整体信号链路规划

本设计的模拟前端主要负责将光电二极管捕捉到的微弱、宽频光信号进行低噪声放大、精准的电平平移与抗混叠滤波，最终驱动后级的 14-bit SAR ADC 进行高精度量化。

系统的整体框图如图 2-1 所示。




图 2-1 系统整体框图

对其中涉及到的重要系统层级进行以下简要说明

1. TIA 模块：作为系统的第一级，将光电二极管捕捉到的微弱、宽频单端光信号进行低噪声放大与电平平移，并转化为全差分信号。
2. PGA 模块：采用 R-2R 网络实现。支持从 $\frac{1}{255}$ 到 255 倍的分数阶增益调节，确保不同距离、不同强度的声源信号均能完美映射至 ADC 约 $3 V_{pp}$ 的差分满

量程范围内

3. CDAC 模块：采用两组 7 位电容阵列拼接，后级连接实现。用以产生高分辨率的差分电压输出。
4. SAR Logic 模块：该系统的数字控制模块，控制 SAR ADC 的采样、量化、比较等操作。

2.2 功耗分配与系统能效折中

在 180nm CMOS 工艺下实现 14-bit 精度与 700 kHz 有效带宽，不可避免地需要面临功耗与底噪、速度之间的严苛折中。本系统的总静态功耗预算控制在约 80 mW 以内。

接下来对系统中各个组成部分的主要约束进行分析以进行尽可能合理的功耗预分配。

1. TIA 模块：作为系统的第一级，其噪声性能对系统整体的噪声预算有重要影响。同时需要将高带宽与高增益，因此不可避免地占用系统很大部分的功耗。
2. PGA 模块：采用 R-2R 网络实现。考虑到后级 14-bit SAR ADC 的 CDAC 阵列呈现较重的容性负载，需要重点关注 PGA 输出级所需的摆率（SR）与闭环带宽。
3. CDAC 模块：采用两组 7 位电容阵列拼接实现。该层级中电容与比较器的失配（mismatch）对系统的影响极大，应当重点关注其输出电压的精度与稳定性。但是由于该模块由时序逻辑控制，静态功耗可以做到极低。

综合以上考量，本系统的功耗分配如下：ADC 前级的各级放大器，为保证其带宽与增益，占用系统约 70mW 功耗。其中 TIA 消耗约 50mW，PGA 消耗约 20mW。ADC 部分主要功耗消耗由采样期间的比较器与采样开关组成。可以在不损耗带宽的前提下将其平均动态功耗控制在 10mW 以内。

2.3 系统级增益分配

考虑增益分配问题时，应当从系统总增益与每一级的合理增益两个方面进行考虑。

2.3.1 可变增益范围与固定增益计算

首先，从系统需要的增益范围开始分析。要将 0.1nA 的光电流放大至可供 ADC 精确读取的范围（即 $V_{cm} = \frac{1}{2}V_{pp} = 1.65V$ ），该系统的可调节增益为 10^4 。该

范围可由基于 R-2R 网络的 PGA 实现。在反馈电阻 R_f 与电阻 R_g 中接入 8bit 电阻网络，理论上可以实现 $\frac{1}{255} \sim 255$ 倍的可调增益范围。因此，将 10nA 的光电流输入作为基准，令此时 PGA 增益为 1，经过多级放大后输入 ADC 电压为 1V。可以得到所需的固定增益：

$$A_{fixed} = \frac{1V}{10nA} = 10^8 = 180dB \quad (2-1)$$

2.3.2 基于增益带宽积的增益分配

如图2-1所示，在 CDAC 前级信号经历了 4 级放大：（1）TIA 级，基于单端输出的二级 OTA 运放；（2）级联同/反相放大器，基于单端输出的二级 OTA 运放；（3）单端转差分模块，具有固定的 2 倍增益（4）PGA 级，基于 Cascode 二级全差分运放。

在本次系统中，我们使用的单端输出二级 OTA 运放与二级全差分运放的增益带宽积（GBW）均在 100MHz 左右。为保证 CDAC 前端至少具有 1MHz 的带宽，单级放大器的增益最大为

$$A_{max} = \frac{GBW}{Bandwidth} = \frac{100MHz}{1MHz} = 100 \quad (2-2)$$

其中由于 TIA 为跨阻放大器，其增益可以接近带宽。综合以上考虑，本系统的增益分配如下：

表 2-1 信号链路各级增益配置

Stage	Gain
TIA	100 kΩ
第一级反相放大器	100
第二级反相放大器	50
单端转差分	2
总固定增益：10 ⁹ ，即 180 dB	

2.4 频率响应与系统级带宽分配

为了准确捕获超声频段的故障信号，系统整体的有效带宽被设定为 700 kHz。由于本系统的模拟前端采用了多级放大器级联的架构（如图2-1所示），系统的总带宽不可避免地会受到多级主极点（Dominant Pole）叠加造成的带宽收缩效应（Bandwidth Shrinkage）影响。

2.4.1 级联带宽的理论推导

根据上一节的增益分配设计，核心运放的增益带宽积（GBW）约为 100 MHz。我们可以逐级计算各模块的闭环带宽（设为 $f_{-3dB,i}$ ）：

1. **TIA 级：**跨阻增益为 100 k Ω ，通过配置反馈电容 C_f ，将其闭环带宽设计在 1 MHz，即 $f_{-3dB,1} = 1$ MHz。
2. **第一级反相放大器：**闭环增益为 100，根据 GBW 守恒，其带宽为 $f_{-3dB,2} = \frac{100 \text{ MHz}}{100} = 1$ MHz。
3. **第二级反相放大器：**闭环增益为 50，其带宽为 $f_{-3dB,3} = \frac{100 \text{ MHz}}{50} = 2$ MHz。
4. **PGA 与缓冲器 (Buffer) 级：**单端转差分与 PGA 级在此固定高增益模式下主要作为信号调理与低增益衰减使用，且 Buffer 提供单位增益驱动，这几级的局部带宽远大于 2 MHz，其极点对系统主频响影响较小。

对于多级近似单极点系统级联，其整体系统的等效带宽 BW_{sys} 可以通过以下经验公式估算：

$$BW_{\text{sys}} \approx \frac{1}{\sqrt{\sum_{i=1}^n \left(\frac{1}{f_{-3dB,i}}\right)^2}} \quad (2-3)$$

代入本系统的主导极点（1 MHz、1 MHz 与 2 MHz），可以计算得到：

$$BW_{\text{sys}} \approx \frac{1}{\sqrt{\left(\frac{1}{1}\right)^2 + \left(\frac{1}{1}\right)^2 + \left(\frac{1}{2}\right)^2}} = \frac{1}{\sqrt{2.25}} \approx 0.667 \text{ MHz} \approx 670 \text{ kHz} \quad (2-4)$$

经过级联收缩后的理论计算值（670 kHz）与系统设计的总体目标带宽（700 kHz）高度吻合。这证明了采用两级 OTA 分配 100 倍与 50 倍增益的架构不仅满足了极高的总增益需求，同时也精准把控了系统的高频响应截止点，起到了天然的抗混叠滤波（Anti-aliasing）作用。

2.5 噪声预算

在 14-bit 高精度数据采集系统中，模拟前端的本底噪声（Noise Floor）是决定系统能否达到设计分辨率的根本物理限制。为了确保有效信号不被噪声淹没，必须进行严格的系统级噪声预算与约束。

2.5.1 ADC 量化噪声与系统本底噪声上限

系统 ADC 的输入满量程差分电压为 $3 V_{pp}$ 。对于 14 位分辨率，其最低有效位 (LSB) 的电压幅度为：

$$1 \text{ LSB} = \frac{3 V}{2^{14}} \approx 183.1 \mu V \quad (2-5)$$

理想 14-bit SAR ADC 固有的量化噪声有效值 (RMS) 为：

$$V_{q,rms} = \frac{1 \text{ LSB}}{\sqrt{12}} \approx 52.8 \mu V_{rms} \quad (2-6)$$

为了保证模拟前端的晶体管热噪声和闪烁噪声不恶化 ADC 的整体信噪比 (SNR)，工程上要求 AFE 输出端（即 ADC 输入端）的综合积分噪声必须小于量化噪声。本设计留出了适当裕量，将 AFE 链路的总等效输出噪声上限约束为 $\leq 45 \mu V_{rms}$ 。

2.5.2 等效输入噪声与功耗倾斜分析

由于该系统具有极高的前向增益（总固定增益达 $10^9 \Omega$ ），根据 Friis 级联噪声公式，系统总等效输入噪声电流 $I_{n,in}^2$ 几乎完全由第一级 TIA 决定：

$$I_{n,in}^2 \approx I_{n,TIA}^2 + \frac{V_{n,A1}^2}{R_T^2} + \frac{V_{n,A2}^2}{(R_T \cdot A_{v1})^2} + \dots \approx I_{n,TIA}^2 \quad (2-7)$$

这意味着，后级（A1、A2、PGA 等）产生的噪声会被前级的高增益除以巨大的系数，折算到输入端后可忽略不计。

因此，TIA 级成为了整个系统噪声性能的绝对瓶颈。为了在 700 kHz 的积分带宽内将等效输入噪声电流压制在极限水平，必须极大地降低 TIA 输入对管的等效热噪声电压。根据 MOS 管热噪声公式 $V_n^2 \propto \frac{1}{g_m}$ ，降低噪声的唯一途径是显著提升输入对管的跨导 g_m 。

这就从理论上解释并支撑了本设计在第 2.1 节中提出的功耗预分配策略：**为 TIA 模块分配高达 50 mW 的静态功耗**。通过大电流偏置和增大输入管尺寸，最大化 g_m ，从而在物理层面换取了 14-bit 系统所必需的极低噪声底，实现了噪声与功耗之间合理的工程折中。

第三章 PIN 光电二极管的工业级建模

3.1 光电二极管的选型与参数设计

光电二极管是本项目光电 ADC 模拟前端的信号源，其模型精度会直接影响 TIA 输入电流范围、输入寄生电容、暗电流本底、噪声预算和系统带宽设计。相比普通 PN 结光电二极管，PIN 光电二极管在 P 区与 N 区之间引入高阻本征层，使耗尽区显著加宽，具有低结电容、高响应速度和较高线性光电转换效率，更适合作为高速光电检测前端的输入器件。




图 3-1 PIN 光电二极管物理结构示意图

本设计参考滨松 Hamamatsu S5973 系列高速 PIN 光电二极管建立工业级宏模型。该器件的典型特性包括：光谱响应范围 320 ~ 1000 nm，峰值响应波长约 760 nm；峰值响应度约 0.52 A/W；在 3.3 V 反偏下暗电流典型值约 1 pA、最大值约 0.1 nA；在 1 MHz、3.3 V 反偏下终端电容约 1.6 pF；典型截止频率可达 GHz 量级。其低暗电流、低电容和高带宽特性与本项目 0.1 nA ~ 1 μ A 输入光电流范围、3.3 V 前端供电和 700 kHz 系统有效带宽目标相匹配。




图 3-2 S5973 系列 PIN 光电二极管关键参数

3.2 暗电流与光电流建模

PIN 光电二极管的等效电路沿用光生电流源并联二极管支路的基本结构，同时补充串联电阻 R_s 、并联漏电阻 R_{sh} 、结电容 C_j 、反向击穿支路和噪声源，如图3-3所示。模型端口电流可表示为

$$I_j = I_D + I_{br} + I_{sh} + I_C - I_{ph} \quad (3-1)$$

其中 I_D 为二极管本征暗电流， I_{br} 为反向击穿电流， I_{sh} 为并联漏电流， I_C 为结电容电流， I_{ph} 为光生电流。




图 3-3 PIN 光电二极管等效电路模型

光生电流是光电转换的核心输出量。弱光和中等光强下，光生电流与入射光功率近似线性：

$$I_{ph} = R_\lambda P_{in} \quad (3-2)$$

为覆盖强光下的饱和效应，模型采用带饱和功率的形式：

$$I_{ph} = \frac{R_\lambda(T) P_{in}}{1 + |P_{in}/P_{sat}|} \quad (3-3)$$

其中 $R_\lambda(T)$ 为温度相关响应度， P_{sat} 为饱和光功率。PIN 结构中的宽耗尽区提高了光子吸收和载流子收集效率，使光生电流线性区更宽、渡越时间更短。

暗电流方面，实际 S5973 系列器件的反向暗电流曲线在双对数坐标下呈现四段式特征，不能由单一理想二极管方程准确描述。因此本设计采用多物理机制解耦模型：

$$I_{dark} = I_{gr} + I_{diff} + I_{gen} + I_{leak} \quad (3-4)$$

四个分量分别对应低压 SRH 产生-复合电流、体扩散饱和电流、耗尽层展宽导致的

产生电流，以及高反偏下的表面/封装欧姆漏电流。




图 3-4 S5973 暗电流拟合结果对比

拟合结果如图3-4所示。模型能够复现 $0.1\text{ V} \sim 0.2\text{ V}$ 附近的 SRH 收敛趋势、 $0.2\text{ V} \sim 0.6\text{ V}$ 的扩散电流水平平台、 $0.6\text{ V} \sim 10\text{ V}$ 的耗尽层展宽爬坡，以及 10 V 以上的欧姆漏电增大。该暗电流模型为后级 TIA 输入偏置、电流动态范围和温度角噪声评估提供了更可信的边界条件。

3.3 寄生电容建模

光电二极管终端电容是 TIA 稳定性和带宽设计中的关键参数。对于 PIN 结构，终端电容由内部结电容和封装寄生电容共同组成：

$$C_t(V) = C_j(V) + C_{pkg} \quad (3-5)$$

其中结电容采用偏压相关模型：

$$C_j(V) = \frac{C_{j0}}{\left(1 - \frac{V}{V_j}\right)^{m_{cap}}} \quad (3-6)$$

C_{j0} 为零偏结电容， V_j 为内建电势， m_{cap} 为电容衰减因子。由于 PIN 二极管耗尽区更宽，其 m_{cap} 通常小于普通 PN 结，表现为随反偏电压增大而缓慢下降的电容曲线。

如图3-5所示，最终模型采用 $C_{pkg} = 0.6\text{ pF}$ 、 $C_{j0} = 1.5\text{ pF}$ 、 $V_j = 0.7\text{ V}$ 、 $m_{cap} = 0.22$ 进行拟合。在 3.3 V 反偏下，终端电容计算值约为 1.6 pF ，与器件典型值一致。该电容值将作为 TIA 输入端寄生电容 C_{in} 的重要组成部分，用于确定反馈补偿电容 C_f 和闭环稳定性裕量。




图 3-5 S5973 终端电容拟合结果对比

3.4 噪声建模

光电二极管本征噪声主要包括光生电流、暗电流和击穿电流引起的散粒噪声，以及串联/并联电阻产生的热噪声。其电流噪声谱密度可近似写为

$$S_{i,int}(T) \approx 2q(|I_{ph}| + |I_{dark}| + |I_{br}|) + \frac{4kT}{R_{sh}} + \frac{4kT}{R_s} \quad (3-7)$$

其中散粒噪声随光电流和暗电流增大而增大，热噪声则随温度和寄生电阻变化。由于本系统采用高跨阻增益 TIA 作为第一级，后级电路噪声折算到输入端会被前级增益显著压低，因此光电二极管本征噪声和 TIA 输入级噪声共同构成系统等效输入噪声的主导项。

在系统设计中，该模型带来三点约束：第一，暗电流最大值决定弱光输入下的直流偏置误差和最小可分辨电流；第二，终端电容决定 TIA 输入极点位置和反馈补偿需求；第三，温度相关噪声决定最坏工作角下的积分噪声上限。因此，后续 TIA 设计采用 $R_f = 100 \text{ k}\Omega$ 、 $C_f = 1 \text{ pF}$ 并为输入级分配较高跨导预算，以在满足 700 kHz 系统带宽的同时抑制前端等效输入噪声。

第四章 跨阻放大器（TIA）

4.1 TIA 设计挑战与指标分解

跨阻放大器（TIA）位于整个 14-bit 模拟前端的最前端，负责将传感器输出的微弱电流信号无失真地转换为电压信号。在实际应用中，工业传感器等效为一个并联了寄生电容（ C_{in} ）的电流源。当 TIA 接入传感器时， C_{in} 会与反馈电阻 R_f 在系统的环路增益中引入一个低频主极点。如果不加以干预，该极点不仅会严重削减系统带宽，还会侵蚀相位裕度（Phase Margin），导致频响曲线出现峰化（Peaking）甚至引发系统级自激振荡。

结合 14-bit 精度及后级 PGA 的驱动需求，TIA 模块的核心设计指标分解如下：

表 4-1 TIA 模块核心设计指标分解

指标项	目标参数	设计考量与备注
跨阻增益	100 k Ω (100 dB Ω)	将微弱电流转换为后续级可处理的电压电平
闭环带宽	≥ 1 MHz	为系统多级联后最终的 700 kHz 总体带宽留出收缩裕量
输入等效噪声	总积分噪声 $\leq 45 \mu V_{rms}$	极其严苛的底噪限制，以确保有效信号不被淹没，满足 14-bit 系统精度

4.2 核心 OTA 拓扑及其关键指标

本设计采用经典的二级运算放大器（Two-Stage OTA）作为 TIA 的核心增益模块。第一级采用 PMOS 差分输入对管以匹配 NMOS 电流镜负载，旨在利用 PMOS 器件较低的闪烁噪声（ $1/f$ 噪声）特性。第二级采用 NMOS 共源放大器，以提供足够大的输出摆幅和开环增益。

为了确保 TIA 在闭环反馈下的稳定性，电路引入了密勒补偿电容（Miller Compensation）及零点消除电阻，将非主极点推向高频，从而获得极佳的相位裕度。核心二级 OTA 的内部拓扑选择如图 4-1 所示。

针对 14-bit 高精度系统的需求，该 OTA 的设计目标指标如表 4-2 所示：




图 4-1 核心二级 OTA 的内部拓扑选择

表 4-2 核心二级 OTA 关键设计指标

参数项目 (Parameter)	设计目标值 (Spec)	单位 (Unit)
供电电压 (V_{DD})	3.3	V
直流开环增益 (A_{v0})	> 80	dB
增益带宽积 (GBW)	> 100	MHz
相位裕度 (Phase Margin)	> 80	degree
输入共模范围 (ICMR)	0 ~ 2.1	V
输出摆幅 (Output Swing)	0.5 ~ 2.8	V
单位增益频率下的等效输入噪声密度	< 5	nV/ $\sqrt{\text{Hz}}$
静态功耗 (Static Power)	≈ 50	mW

4.3 噪声分析

4.3.1 大电流偏置的理论支撑

为了将系统的等效输入热噪声压制在极限水平，本设计为 TIA 模块分配了高达约 50 mW 的静态功耗预算（对应约 15 mA 的尾电流）。根据单管 MOS 热噪声电压谱密度公式：

$$V_{n,th}^2 = \frac{8kT}{3g_m} \tag{4-1}$$

可以看出，要降低输入等效热噪声，唯有显著提升输入对管的跨导 g_m 。在饱和区， $g_m \propto \sqrt{I_D \cdot \frac{W}{L}}$ ，因此巨大的静态电流配合大尺寸的输入管，使 g_m 达到了极高的水平，从而在物理层面上换取了 14-bit 精度系统所需的低噪声底。

4.3.2 整体等效输入噪声模型

TIA 的总等效输入噪声电流谱密度 $S_{ni}(f)$ 由反馈电阻 R_f 的热噪声、运放等效输入电压噪声 e_{ni} 以及运放等效输入电流噪声 i_{ni} 共同组成。其完整解析式如下：

$$S_{ni}(f) = \frac{4kT}{R_f} + i_{ni}^2 + e_{ni}^2 \left(\frac{1}{R_f^2} + (2\pi f C_{in})^2 \right) \quad (4-2)$$

其中：

1. $\frac{4kT}{R_f}$ 为反馈电阻的热噪声贡献，随 R_f 增大而减小。
2. $e_{ni}^2 \approx 2 \cdot \frac{8kT}{3g_{m1}}$ 为第一级差分对管贡献的电压噪声。
3. $(2\pi f C_{in})^2$ 项表明，随着频率升高，传感器的输入寄生电容 C_{in} 会将运放的电压噪声转化为巨大的电流噪声分量（即噪声增益在高频处隆起）。

在系统总带宽 BW 内的总积分噪声电流有效值 $I_{n,rms}$ 为：

$$I_{n,rms} = \sqrt{\int_0^{BW} S_{ni}(f) df} \quad (4-3)$$

通过增大 g_{m1} （牺牲功耗）和优化 R_f 选值，本设计确保了 $I_{n,rms}$ 远小于 ADC 的量化噪声电平（1 LSB），为 14-bit 系统的 ENOB 提供了充足的裕量。

4.4 闭环补偿策略与反馈参数设计

为实现设计目标的低频跨阻增益，选取反馈电阻 $R_f = 100 \text{ k}\Omega$ 。为抵消传感器寄生电容 C_{in} 带来的极点影响，保证环路稳定，在 R_f 两端并联了相位补偿电容 C_f 。TIA 电路设计如图 4-2 所示。




图 4-2 TIA 电路设计

引入 C_f 后，系统的闭环传递函数可近似为一个二阶系统，其主极点频率 f_{-3dB} 主要由反馈网络的时间常数决定：

$$f_{-3dB} \approx \frac{1}{2\pi R_f C_f} \quad (4-4)$$

本设计选取 $C_f = 1 \text{ pF}$ 。代入理论公式验算：

$$f_{-3\text{dB}} = \frac{1}{2\pi \times 10^5 \Omega \times 10^{-12} \text{ F}} \approx 1.59 \text{ MHz} \quad (4-5)$$

理论带宽 1.59 MHz 完美满足了 TIA 单级 $\geq 1 \text{ MHz}$ 的目标。此配置不仅确保了系统具有充足的相位裕度以获得最平坦的巴特沃斯（Butterworth）响应，还限制了过高的带宽，起到了初级抗混叠（Anti-aliasing）滤波的作用。

第五章 全差分放大器（FDA）

5.1 设计挑战与指标分解

5.2 电路拓扑

5.3 GBW 与增益设计

5.4 频率补偿设计

5.5 共模反馈设计（CMFB）

第六章 单端转差分电路

6.1 电路拓扑

6.2 增益与频率补偿

6.3 输出共模电压失调抑制

6.4 设计指标

第七章 可编程增益放大器 (PGA)

7.1 增益调节原理

7.2 增益与电阻网络设计

7.3 后级负载驱动能力考虑

7.3.1 输出建立时间

7.3.2 环路稳定性

7.4 电路拓扑

7.5 设计指标

第八章 比较器 (Comparator)

8.1 电路拓扑

第九章 电容数字模拟转换器（CDAC）

9.1 电路拓扑

9.2 噪声分析

9.3 电容分段桥接技术

9.4 电容切换技术

9.5 充放电时间分析

9.6 设计指标

第十章 逐次逼近控制逻辑 (SAR Logic)

10.1 全差分双极性 SAR 转换原理

10.1.1 差分输入与输出编码目标

本设计面向 14 位全差分双极性 SAR ADC，输入差分电压定义为：

$$V_{in,diff} = V_{inp} - V_{inn}. \quad (10-1)$$

与单极性 SAR ADC 不同，本设计需要同时支持正向差分输入和负向差分输入。因此，数字输出采用 offset binary 编码方式，将输入范围 $-V_{max}$ 至 $+V_{max}$ 映射到 14 位无符号码字：

$$-V_{max} \rightarrow 14'h0000, \quad 0^- \rightarrow 14'h1FFF, \quad 0^+ \rightarrow 14'h2000, \quad +V_{max} \rightarrow 14'h3FFF. \quad (10-2)$$

因此，SAR Logic 内部不再直接把比较器每一位判决结果写入 `dout[13:0]`，而是先通过预比较判断输入差分正负，再进行 13 位幅值搜索，最终根据符号和幅值生成 14 位输出码：

$$D_{out} = \begin{cases} 14'h2000 + \text{mag_code}, & V_{in,diff} \geq 0, \\ 14'h1FFF - \text{mag_code}, & V_{in,diff} < 0. \end{cases} \quad (10-3)$$

其中，`mag_code[12:0]` 为 SAR 逐次逼近得到的 13 位幅值码。

10.1.2 采样结构导致的比较器极性反转

本 ADC 中，输入信号并不是直接施加在比较器两个输入端，而是通过最高位采样电容的另一侧极板进行采样。在采样结束后，采样电容切换到共模电压 V_{CM} ，比较器输入端电压由电荷重分配产生。

由于这种采样结构，原始输入差分极性与保持后比较器输入端的电压极性相反。若比较器输出定义为：

$$\text{comp} = 0 \Rightarrow V_p > V_n, \quad \text{comp} = 1 \Rightarrow V_n > V_p, \quad (10-4)$$

则对于正向差分输入 $V_{inp} > V_{inn}$ ，保持后比较器输入端表现为 $V_p < V_n$ ，因此比较器输出为 `comp=1`。同理，对于负向差分输入 $V_{inp} < V_{inn}$ ，保持后比较器输入端表现为 $V_p > V_n$ ，因此比较器输出为 `comp=0`。

所以，在本 SAR Logic 中，预比较得到的符号判断为：

$$\text{search_positive} = \text{comp_latched}. \quad (10-5)$$

即 $\text{comp_latched}=1$ 表示 $V_{\text{in,diff}} > 0$ ， $\text{comp_latched}=0$ 表示 $V_{\text{in,diff}} < 0$ 。

10.1.3 正向与负向逐次逼近策略

由于输入具有正负两个方向，本设计采用两套对称的 SAR 搜索方式。对于正向输入，正式采样前 CDAC 低 13 位基准为：

$$\text{pol}[12:0] = 13'h0000. \quad (10-6)$$

正式保持结束后，首先将最高幅值位 $\text{pol}[12]$ 置 1，进行 MSB trial。若当前 bit 已经试探置 1，则比较器输出含义为： $\text{comp_latched}=1$ 表示 $V_n > V_p$ 、补偿量仍不足，当前 bit 保留为 1； $\text{comp_latched}=0$ 表示 $V_p > V_n$ 、补偿量过大，当前 bit 回退为 0。因此正向输入的保留条件为：

$$\text{pos_keep} = \text{comp_latched}. \quad (10-7)$$

对于负向输入，正式采样前 CDAC 低 13 位基准为：

$$\text{pol}[12:0] = 13'h1FFF. \quad (10-8)$$

正式保持结束后，首先将最高幅值位 $\text{pol}[12]$ 清 0，进行 MSB trial。若当前 bit 已经试探清 0，则 $\text{comp_latched}=0$ 表示 $V_p > V_n$ 、仍未过冲，当前 bit 保持为 0； $\text{comp_latched}=1$ 表示 $V_n > V_p$ 、已经过冲，当前 bit 恢复为 1。因此负向输入的保留条件为：

$$\text{neg_keep} = \sim \text{comp_latched}. \quad (10-9)$$

正负向 SAR 搜索规则如表10-1所示。

表 10-1 正负向 SAR 逐位逼近规则

输入方向	当前 trial 动作	比较器输出	SAR 动作
正向	当前 bit 置 1	comp=1	未补够，当前 bit 保留 1，下一位置 1
正向	当前 bit 置 1	comp=0	过冲，当前 bit 回退 0，下一位置 1
负向	当前 bit 清 0	comp=0	未补够，当前 bit 保持 0，下一位清 0
负向	当前 bit 清 0	comp=1	过冲，当前 bit 恢复 1，下一位清 0

10.2 SAR 核心状态机设计

10.2.1 状态定义

加入双极性预比较后，SAR 核心状态机由传统的采样、保持、比较、更新流程扩展为带预采样的结构。主状态机定义如表10-2所示。

表 10-2 双极性 SAR 核心 FSM 状态定义

状态名	编码	功能说明
ST_IDLE	4'd0	空闲状态，等待 enable 有效
ST_PRE_SAMPLE	4'd1	预采样状态，vcm_sw 打开，pol 全 0
ST_PRE_TOP_RELEASE	4'd2	预采样非交叠释放，vcm_sw 关闭但 MSB 采样电容仍接 VIN
ST_PRE_HOLD	4'd3	预保持状态，MSB 采样电容切至 VCM，等待节点稳定
ST_PRE_CMP	4'd4	预比较状态，判断输入差分正负
ST_SAMPLE	4'd5	正式采样状态，根据预比较结果设置正/负采样基准
ST_TOP_RELEASE	4'd6	正式采样非交叠释放状态
ST_HOLD	4'd7	正式保持状态，并在结束时施加 bit12 trial
ST_SAR_BIT	4'd8	逐位 SAR 状态，内部由 sar_phase 控制比较和更新
ST_DONE	4'd9	转换完成，输出 done 并释放 busy

由于状态数量超过 8 个，状态寄存器必须使用 4 位宽：

```
1 reg [3:0] state;
```

若仍使用 3 位状态寄存器，则 ST_SAR_BIT=4'd8 会被截断为 3'd0，导致状态机错误跳回 ST_IDLE，引起 vcm_sw 频繁翻转、CDAC 控制毛刺和输出码异常。

10.2.2 状态转移流程

双极性 SAR 状态转移流程如图10-1所示。




图 10-1 双极性 SAR 状态机流程

10.2.3 SPI 接口配置时序

SPI 配置接口用于在转换前写入工作模式、采样时间、建立时间、比较时间以及连续转换使能等控制位。其时序图适合放置在状态机说明之后、具体采样状态说明之前，因为该位置能够先交代数字接口如何装载寄存器，再说明寄存器参数如何影响后续 SAR 状态转移。SPI 协议时序如图10-2所示。




图 10-2 SPI 寄存器配置协议时序图

10.2.4 预采样状态

在 ST_PRE_SAMPLE 状态中，SAR Logic 执行一次只用于符号判断的预采样。此时 `vcm_sw` 打开，最高位采样电容连接到 VIN，低 13 位 CDAC 控制字全部置 0：

$$\text{vcm_sw} = 1, \quad \text{cmp_en} = 0, \quad \text{pol}[12:0] = 13'h0000. \quad (10-10)$$

该状态的作用是使输入差分电压通过采样电容写入比较器输入相关节点，为后续预比较建立正确的电荷状态。由于这只是符号判断阶段，不进行任何 SAR bit trial。

10.2.5 预采样非交叠释放状态

在 ST_PRE_TOP_RELEASE 状态中，逻辑首先关闭 `vcm_sw`，但最高位采样电容仍保持连接 VIN：

$$vcm_sw = 0, \quad cap[13] \rightarrow V_{IN}. \quad (10-11)$$

该状态用于实现非交叠时序，使共模开关先完全关断，再进行后续采样电容切换。这样可以避免由于 `vcm_sw` 关断较慢，使采样电荷通过共模通路泄放。

10.2.6 预保持状态

在 ST_PRE_HOLD 状态中，最高位采样电容由 VIN 切换至 VCM：

$$cap[13] \rightarrow V_{CM}. \quad (10-12)$$

此时 `vcm_sw` 保持关闭，比较器输入端形成由预采样电荷重分配得到的保持电压。逻辑在该状态等待 SETTLE_TIME+1 个时钟周期，使比较器输入节点和 CDAC 网络完成建立。

10.2.7 预比较状态

在 ST_PRE_CMP 状态中，逻辑拉高 `cmp_en` 使能同步比较器，并在时钟下降沿锁存比较器输出。由于比较器为同步比较器，其输出必须在下降沿采样。为了避免比较器关闭后无效输出覆盖有效结果，`comp_latched` 只在 `cmp_en=1` 时更新：

```

1 always @(negedge clk or negedge rst_n) begin
2     if (!rst_n) begin
3         comp_latched <= 1'b0;
4     end else if (cmp_en) begin
5         comp_latched <= comp;
6     end
7 end

```

预比较完成后，根据 `comp_latched` 决定正式采样所使用的 CDAC 基准：

```

1 search_positive <= comp_latched;
2

```

```

3  if (comp_latched) begin
4      pol <= {1'b0, 13'h0000}; // positive formal sampling
        baseline
5  end else begin
6      pol <= {1'b0, 13'h1FFF}; // negative formal sampling
        baseline
7  end
    
```

10.2.8 正式采样与保持状态

预比较完成后，ADC 进入正式采样流程。该流程包含正式采样、非交叠释放和正式保持三个状态。在 ST_SAMPLE 状态中，vcm_sw 打开，最高位采样电容连接 VIN。此时低 13 位 pol 已经由预比较结果设定：

$$\text{正向输入: } \text{pol}[12:0] = 13'h0000, \quad (10-13)$$

$$\text{负向输入: } \text{pol}[12:0] = 13'h1FFF. \quad (10-14)$$

采样部分时序图适合放置在此处，因为该图直接对应正式采样、非交叠释放、保持以及第 12 位 trial 施加的先后关系，如图10-3所示。




图 10-3 正式采样、保持与 MSB trial 时序图

需要强调的是，第 12 位 trial 不能在 ST_SAMPLE 之前或 ST_SAMPLE 中提前施加，否则 MSB trial 会被采样过程吸收，导致第一位比较异常。因此，第 12 位 trial 在 ST_HOLD 结束后才施加：

```

1  if (search_positive) begin
2      pol[12] <= 1'b1; // positive: trial set MSB
3  end else begin
4      pol[12] <= 1'b0; // negative: trial clear MSB
5  end
    
```

这样可以保证 bit12 是正式保持后的第一次 CDAC 变化。

10.2.9 逐位 SAR 子状态

为了减少主状态数量，13 位幅值搜索统一放在 ST_SAR_BIT 状态中，并由子状态 sar_phase 控制。每一位转换包含三个阶段，如表10-3所示。

表 10-3 SAR 逐位子状态说明

子状态	编码	功能说明
PH_SETTLE	2'd0	等待 CDAC 切换后模拟节点稳定
PH_CMP	2'd1	拉高 cmp_en，等待同步比较器输出
PH_UPDATE	2'd2	根据 comp_latched 更新 pol 和 mag_code

在 PH_UPDATE 阶段，正向输入和负向输入采用不同的更新规则：

```

1 assign pos_keep = comp_latched;
2 assign neg_keep = ~comp_latched;
3 assign cur_keep = search_positive ? pos_keep : neg_keep;

```

对于正向输入，当前 bit 的 trial 值为 1：

```

1 if (search_positive) begin
2     if (pos_keep) begin
3         pol[bit_idx] <= 1'b1;
4     end else begin
5         pol[bit_idx] <= 1'b0;
6     end
7
8     if (bit_idx != 4'd0) begin
9         pol[bit_idx-1] <= 1'b1;
10    end
11 end

```

对于负向输入，当前 bit 的 trial 值为 0：

```

1 else begin
2     if (neg_keep) begin
3         pol[bit_idx] <= 1'b0;
4     end else begin

```

```

5         pol[bit_idx] <= 1'b1;
6     end

7
8     if (bit_idx != 4'd0) begin
9         pol[bit_idx-1] <= 1'b0;
10    end
11 end

```

mag_code 则根据当前 bit 是否保留更新：

```

1 assign bit_mask = (13'd1 << bit_idx);
2
3 assign mag_next = cur_keep ?
4                 (mag_code | bit_mask) :
5                 (mag_code & ~bit_mask);

```

当 bit_idx=0 时，13 位幅值搜索完成，逻辑生成最终 14 位 offset binary 结果：

```

1 if (search_positive) begin
2     dout <= 14'h2000 + {1'b0, mag_next};
3 end else begin
4     dout <= 14'h1FFF - {1'b0, mag_next};
5 end

```

10.3 CDAC 开关编码设计

10.3.1 二位选择编码

每个 CDAC 单元由 2 bit 选择编码控制其连接目标，如表10-4所示。

表 10-4 CDAC 二位选择编码

选择编码	Verilog 宏	物理连接含义
2'b00	SEL_VBOT	下参考端或低参考端
2'b01	SEL_VTOP	上参考端或高参考端
2'b10	SEL_VCM	共模电压端
2'b11	SEL_VIN	输入采样端

cap_p_sel 和 cap_n_sel 均为 28 位，对应 14 个电容单元，每个单元占用 2

位:

$$\text{cap_p_sel}[2i+1:2i], \quad \text{cap_n_sel}[2i+1:2i], \quad i = 0, 1, \dots, 13. \quad (10-15)$$

10.3.2 低 13 位差分互补切换

低 13 位电容, 即 $i = 0 \sim 12$, 由 $\text{pol}[i]$ 控制。其连接关系为:

$$\begin{cases} \text{pol}[i] = 1: & C_{p,i} \rightarrow V_{\text{TOP}}, \quad C_{n,i} \rightarrow V_{\text{BOT}}, \\ \text{pol}[i] = 0: & C_{p,i} \rightarrow V_{\text{BOT}}, \quad C_{n,i} \rightarrow V_{\text{TOP}}. \end{cases} \quad (10-16)$$

Verilog 编码如下:

```

1 for (i = 0; i < 13; i = i + 1) begin
2     pol_eff = CDAC_REVERSE ? ~pol[i] : pol[i];
3
4     cap_p_sel[2*i +: 2] = pol_eff ? SEL_VTOP : SEL_VBOT;
5     cap_n_sel[2*i +: 2] = pol_eff ? SEL_VBOT : SEL_VTOP;
6 end

```

其中, CDAC_REVERSE 用于修正实际 CDAC 方向与数字逻辑定义不一致的情况。如果正负输入均出现逼近方向相反, 可通过翻转该参数调整物理开关方向。

10.3.3 最高位采样/共模单元控制

最高编号电容单元 $i = 13$ 不参与 13 位幅值搜索, 而作为采样和共模切换单元。预采样、预释放、正式采样和正式释放阶段接 V_{IN} ; 预保持、预比较、正式保持、SAR 逐位逼近和完成阶段接 V_{CM} :

$$\begin{cases} \text{ST_PRE_SAMPLE}, \text{ST_PRE_TOP_RELEASE}, \text{ST_SAMPLE}, \text{ST_TOP_RELEASE}: & C_{13} \rightarrow V_{\text{IN}}, \\ \text{其他状态}: & C_{13} \rightarrow V_{\text{CM}}. \end{cases} \quad (10-17)$$

对应 Verilog 逻辑为:

```

1 if ((state == ST_PRE_SAMPLE) ||
2     (state == ST_PRE_TOP_RELEASE) ||
3     (state == ST_SAMPLE) ||
4     (state == ST_TOP_RELEASE)) begin
5
6     cap_p_sel[27:26] = SEL_VIN;

```

```

7      cap_n_sel[27:26] = SEL_VIN;
8
9  end else begin
10
11      cap_p_sel[27:26] = SEL_VCM;
12      cap_n_sel[27:26] = SEL_VCM;
13
14  end

```

10.3.4 One Hot 开关译码

cdac_switch_encoder_bp 将 2 bit 选择编码转换为 One Hot 开关控制信号：

$$\text{SEL_VBOT} \rightarrow \text{sw_*_vbot}[i] = 1, \quad \text{SEL_VTOP} \rightarrow \text{sw_*_vtop}[i] = 1, \quad (10-18)$$

$$\text{SEL_VCM} \rightarrow \text{sw_*_vcm}[i] = 1, \quad \text{SEL_VIN} \rightarrow \text{sw_*_vin}[i] = 1. \quad (10-19)$$

其中 * 表示 p 端或 n 端。译码器在组合逻辑开始时清零所有输出，再根据每个电容单元的选择编码置位对应开关，从而保证每个电容单元在理想数字逻辑中仅连接一个目标电压端。

10.4 转换时间与采样率估算

10.4.1 单次转换周期

一次完整双极性 SAR 转换包含预比较流程、正式采样流程和 13 位幅值搜索流程。预比较阶段包含预采样、预释放、预保持和预比较；正式采样阶段包含正式采样、正式释放和正式保持；每一位 SAR 搜索包含建立、比较和更新。

令 $N_s = \text{SAMPLE_TIME} + 1$, $N_t = \text{TOP_RELEASE_TIME} + 1$, $N_{\text{set}} = \text{SETTLE_TIME} + 1$, $N_c = \text{COMP_TIME} + 1$ 。若幅值搜索位数为 13，则总周期数近似为：

$$\begin{aligned}
 N_{\text{total}} = & (N_s + N_t + N_{\text{set}} + N_c) + (N_s + N_t + N_{\text{set}}) \\
 & + 13(N_{\text{set}} + N_c + 1) + 1.
 \end{aligned} \quad (10-20)$$

其中最后的 +1 对应 ST_DONE 状态。

10.4.2 默认参数下的采样率

若默认参数取：

$$\text{SAMPLE_TIME} = 4, \quad \text{SETTLE_TIME} = 2, \quad (10-21)$$

$$\text{TOP_RELEASE_TIME} = 1, \quad \text{COMP_TIME} = 1, \quad (10-22)$$

且系统时钟为 $f_{\text{clk}} = 50 \text{ MHz}$ ，则预比较阶段周期数为：

$$N_{\text{pre}} = 5 + 2 + 3 + 2 = 12. \quad (10-23)$$

正式采样阶段周期数为：

$$N_{\text{sample}} = 5 + 2 + 3 = 10. \quad (10-24)$$

每一位 SAR 搜索周期数为：

$$N_{\text{bit}} = 3 + 2 + 1 = 6. \quad (10-25)$$

13 位幅值搜索周期数为：

$$N_{\text{SAR}} = 13 \times 6 = 78. \quad (10-26)$$

因此单次转换总周期数为：

$$N_{\text{total}} = 12 + 10 + 78 + 1 = 101. \quad (10-27)$$

对应转换时间为：

$$T_{\text{conv}} = \frac{101}{50 \text{ MHz}} = 2.02 \mu\text{s}. \quad (10-28)$$

理论最大采样率为：

$$f_{\text{s,max}} = \frac{50 \text{ MHz}}{101} \approx 495 \text{ kS/s}. \quad (10-29)$$

相比不带预比较的单向 SAR 逻辑，完整预采样式预比较会增加约 12 个时钟周期，但能够显著提高双极性输入下的符号判断可靠性，避免负向输入被错误输出为 14'h2000，或正向输入被错误输出为 14'h1FFF。

10.5 关键 Verilog 片段

10.5.1 比较器下降沿锁存

```
1 always @(negedge clk or negedge rst_n) begin
2     if (!rst_n) begin
3         comp_latched <= 1'b0;
4     end else if (cmp_en) begin
5         comp_latched <= comp;
6     end
7 end
```

该写法满足同步比较器下降沿采样的要求，同时通过 `cmp_en` 门控避免比较器关闭后的无效输出覆盖有效比较结果。

10.5.2 正负向 keep 条件

```
1 assign pos_keep = comp_latched;
2 assign neg_keep = ~comp_latched;
3
4 assign cur_keep = search_positive ? pos_keep : neg_keep;
```

该逻辑对应：正向输入时 `comp=1` 保留当前置 1 trial；负向输入时 `comp=0` 保留当前清 0 trial。

10.5.3 最终 offset binary 输出

```
1 if (search_positive) begin
2     dout <= 14'h2000 + {1'b0, mag_next};
3 end else begin
4     dout <= 14'h1FFF - {1'b0, mag_next};
5 end
```

该输出方式使双极性输入范围被映射到 14 位无符号码空间。

10.6 设计小结

改进后的 SAR Logic 具有以下特点：

- (1) **支持双极性输入：**通过预比较判断输入差分正负，并输出 offset binary 码；

- (2) **预比较更可靠:** 采用 PRE_SAMPLE--PRE_TOP_RELEASE--PRE_HOLD--PRE_CMP 四阶段结构, 使预比较也遵循采样电容电荷重分配过程;
- (3) **考虑极性反转:** 由于 VIN 接在 MSB 采样电容另一侧极板, 正输入保持后表现为比较器端 $v_p < v_n$, 因此 comp=1 对应正向输入;
- (4) **正负向搜索分离:** 正向从全 0 基准开始逐位置 1, 负向从全 1 基准开始逐位清 0;
- (5) **MSB trial 时序正确:** 第 12 位 trial 不在采样阶段提前施加, 而是在正式 HOLD 结束后施加;
- (6) **同步比较器友好:** 比较器输出在下降沿锁存, 并通过 cmp_en 门控避免无效输出覆盖;
- (7) **状态位宽安全:** 主状态机扩展到 10 个状态, 必须使用 4 位状态寄存器;
- (8) **AMS 仿真更稳定:** 通过非交叠释放状态减少 vcm_sw 慢关断导致的采样电荷泄放问题。

致 谢

在攻读博士学位期间，首先衷心感谢我的导师 XXX 教授

附录 A 中心极限定理的证明

A.1 高斯分布和伯努利实验

参考文献

- [1] 王浩刚, 聂在平. 三维矢量散射积分方程中奇异性分析 [J]. 电子学报, 1999, 27(12): 68-71.
- [2] Liu X F, Wang B Z, Shao W, et al. A marching-on-in-order scheme for exact attenuation constant extraction of lossy transmission lines[C]. China-Japan Joint Microwave Conference Proceedings, Chengdu, 2006: 527-529.
- [3] 竺可桢. 物理学 [M]. 北京: 科学出版社, 1973, 56-60.
- [4] 陈念永. 毫米波细胞生物效应及抗肿瘤研究 [D]. 成都: 电子科技大学, 2001, 50-60.
- [5] 顾春. 牢牢把握稳中求进的总基调 [N]. 人民日报, 2012 年 3 月 31 日.
- [6] 冯西桥. 核反应堆压力容器的 LBB 分析 [R]. 北京: 清华大学核能技术设计研究院, 1997 年 6 月 25 日.
- [7] 肖珍新. 一种新型排渣阀调节降温装置 [P]. 中国, 实用新型专利, ZL201120085830.0, 2012 年 4 月 25 日.
- [8] 中华人民共和国国家技术监督局. GB3100-3102. 中华人民共和国国家标准—量与单位 [S]. 北京: 中国标准出版社, 1994 年 11 月 1 日.
- [9] Clerc M. Discrete particle swarm optimization: a fuzzy combinatorial box[EB/OL]. July 16, 2010, http://clere.maurice.free.fr/psa/Fuzzy_Discrere_PSO/Fuzzy_DPSO.htm.

攻读设计学位期间取得的成果

- [1] Li J Y, **Zhang S**, Zhao Y W, et al. New memory method of impedance elements for marching-on-in-time solution of time-domain integral equation[J]. Electromagnetics, 2010, 30(5): 448-462.
- [2] 李四, **张三**. 时间步进算法中阻抗矩阵的高效存储新方法 [J]. 电波科学学报, 2010, 25(4): 624-631.
- [3] 李四, **张三**. 时域磁场积分方程时间步进算法稳定性研究 [J]. 物理学报, 2013, 62(9): 090206-1-090206-6.
- [4] **张三**, 李四. 时域磁场积分方程时间步进算法后时稳定性研究. 电子科技大学学报 [J] (已录用, 待刊).
- [5] **Zhang S**. Parameters discussion in two-level plane wave time-domain algorithm[C]. 2012 IEEE International Workshop on Electromagnetics, Chengdu, 2012: 38-39.
- [6] **张三**, 李四. 时域积分方程时间步进算法研究 [C]. 电子科技大学电子科学技术研究院第四届学术交流会, 成都, 2008: 164-168.
- [7] **张三** (4). 人工介质雷达罩技术研究. 国防科技进步二等奖, 2008 年.
- [8] XXX, XXX, XXX, XXX, 王升. XXX 的陶瓷研究. 四川省科技进步三等奖, 2003 年 12 月.

外文资料原文

1 The OFDM Model of Multiple Carrier Waves

外文资料译文

1 基于多载波索引键控的正交频分多路复用系统模型