

14 位 SAR ADC 系统仿真方案书与仿真报告模板

2026 年 5 月 5 日

摘要

本文面向一个由光电流输入模拟前端、跨阻放大器、全差分放大器、可编程增益放大器、缓冲器、14 位全差分 SAR ADC、CDAC、比较器、SAR Logic 与 SPI 接口组成的混合信号系统，给出完整的仿真方案书与仿真报告模板。系统电源为 3.3 V/0 V，输入光电流初始条件为直流偏置 50 nA、交流幅度 1 nA。AFE 静态增益约为 180 dB，PGA 理论可调范围为 1/255 至 255，实际验证时优先采用中间增益档位，避免极端档位造成带宽下降或相位裕度不足。文档第一部分为仿真方案书，逐项说明仿真设置、系统输入和需要输出的数据；第二部分为仿真报告 LaTeX 模板，预留实际仿真图像与结果填写位置，并给出结果分析写法。

目录

第一部分 文档一：完整仿真方案书	2
1 系统总体仿真条件	2
1.1 系统结构	2
1.2 统一仿真条件	2
1.3 PGA 增益测试原则	2
2 跨阻放大器 TIA 单模块仿真方案	3
2.1 输入共模范围仿真	3
2.2 输出共模电平稳定性仿真	3
2.3 跨阻增益、带宽与相位裕度仿真	3
2.4 噪声分析	4
2.5 瞬态阶跃响应仿真	4
2.6 蒙特卡洛分析	4
2.7 实际指标输出	4

目录	2
3 全差分放大器 FDA 仿真方案	5
3.1 输入共模范围仿真	5
3.2 差分增益、带宽与相位裕度仿真	5
3.3 CMFB 稳定性仿真	5
3.4 CMRR 与 PSRR 仿真	5
3.5 噪声分析	5
3.6 瞬态阶跃响应与压摆率仿真	6
3.7 THD 仿真	6
3.8 蒙特卡洛分析	6
4 可编程增益放大器 PGA 仿真方案	6
4.1 输出共模范围稳定性	6
4.2 增益步进准确度	6
4.3 不同增益下带宽与相位裕度	6
4.4 压摆率与建立时间	7
4.5 噪声分析	7
4.6 蒙特卡洛分析	7
5 CDAC 单模块仿真方案	7
5.1 开关功能验证	7
5.2 电容权重与 DAC 步进	7
5.3 建立时间仿真	7
5.4 失配与 INL/DNL 贡献	8
6 比较器 Comp 仿真方案	8
6.1 输入失调与翻转点	8
6.2 比较延迟与最小可分辨电压	8
6.3 Kickback 仿真	8
7 SAR Logic 与 SPI 时序仿真方案	8
7.1 SPI 命令与 update 流程	8
7.2 SAR 状态机与转换周期	9
8 ADC 核心闭环与全系统仿真方案	9
8.1 ADC 核心闭环瞬态	9
8.2 全系统瞬态与输出码流采集	9
8.3 FFT 动态性能	9

目录	3
9 系统鲁棒性与功耗仿真方案	9
9.1 DNL 与 INL	9
9.2 Monte Carlo	10
9.3 Corner	10
9.4 PSRR 与 CMRR	10
9.5 功耗	10
第二部分 文档二：仿真报告 LaTeX 正文模板	11
10 报告填写说明	11
11 系统仿真平台与基础设置	11
12 跨阻放大器（TIA）单模块仿真	11
12.1 输入共模范围	11
12.2 输出共模电平稳定性	12
12.3 跨阻增益，带宽与相位裕度	12
12.4 噪声分析	13
12.5 瞬态阶跃响应	13
12.6 蒙特卡洛分析	13
12.7 实际指标	14
13 全差分放大器（FDA）仿真	14
13.1 输入共模范围	14
13.2 差分增益，带宽与相位裕度	14
13.3 共模反馈回路（CMFB）稳定性	15
13.4 共模抑制比（CMRR）与电源抑制比（PSRR）	15
13.5 噪声分析	15
13.6 瞬态阶跃响应与压摆率	15
13.7 总谐波失真（THD）	16
13.8 蒙特卡洛分析	16
13.9 实际指标	16
14 可编程增益放大器（PGA）单模块仿真	17
14.1 输出共模范围稳定性	17
14.2 增益步进准确度	17
14.3 不同增益下带宽与相位裕度	17
14.4 压摆率与建立时间	18
14.5 噪声分析	18

目录	4
14.6 蒙特卡洛分析	18
14.7 实际指标	19
15 电容数字模拟转换器（CDAC）单模块仿真	19
15.1 开关控制功能	19
15.2 电容权重与差分步进	19
15.3 建立时间	20
15.4 蒙特卡洛失配分析	20
15.5 实际指标	21
16 比较器（Comp）单模块仿真	21
16.1 输入失调	21
16.2 比较延迟	21
16.3 Kickback	21
17 SAR Logic 与 SPI 时序仿真	22
17.1 SPI 通信与 update 命令	22
17.2 SAR 状态机转换过程	22
18 ADC 核心闭环仿真	22
18.1 逐次逼近过程	22
18.2 转换周期与采样率	23
19 全系统动态性能仿真	23
19.1 光电流输入下的输出码流	23
19.2 FFT 与 ENOB	23
20 DNL、INL 与失配分析	24
20.1 DNL 与 INL	24
20.2 Monte Carlo	24
21 PSRR、CMRR 与功耗分析	24
21.1 PSRR 与 CMRR	24
21.2 功耗	25
22 仿真结果与设计指标对比	25
23 结论	26

第一部分 文档一：完整仿真方案书

1 系统总体仿真条件

1.1 系统结构

本次设计完成的系统为光电流输入型 AFE 与 14 位 SAR ADC 组合结构。整体信号链为：

光电流输入 $\rightarrow$ TIA $\rightarrow$ FDA $\rightarrow$ 二倍放大级 $\rightarrow$ PGA $\rightarrow$ Buffer $\rightarrow$ CDAC/SAR ADC $\rightarrow$ SPI 数字输出。

模拟前端将光电流转换并放大为适合 ADC 采样的差分电压信号，SAR ADC 部分完成采样、保持、逐次逼近、比较和数字输出。SPI 接口用于上位机与 ADC 之间的命令传输和数据读出。

1.2 统一仿真条件

表 1: 系统统一仿真条件

项目	设置
电源	$VDD = 3.3\text{ V}$, $GND = 0\text{ V}$
模拟输出共模	初始设置 $V_{OCM} = 1.65\text{ V}$
ADC 输入共模	初始设置 $V_{CM} = 1.65\text{ V}$
输入光电流偏置	$I_{bias} = 50\text{ nA}$
输入交流光电流幅度	$I_{ac} = 1\text{ nA}$
默认输入表达式	$I_{photo}(t) = 50\text{ nA} + 1\text{ nA} \cdot \sin(2\pi f_{int})$
TIA 反馈网络	$R_f = 100\text{ k}\Omega$, $C_f = 1\text{ pF}$, 可扫 C_f 优化稳定性
CDAC 单位电容	$C_u = 50\text{ fF}$
SAR 分辨率	14 bit
SPI 帧长	14 bit

1.3 PGA 增益测试原则

PGA 理论可调范围为 $1/255$ 至 255 。由于极端小增益和极端大增益可能引起闭环带宽明显下降、相位裕度不足、输出摆幅受限或噪声恶化，正式性能验证不建议直接使用极限档位。推荐测试档位为：

$$G_{PGA} \in \left\{ \frac{1}{16}, \frac{1}{8}, \frac{1}{4}, \frac{1}{2}, 1, 2, 4, 8, 16 \right\}. \quad (1)$$

其中 $G_{PGA} = 1$ 作为默认档位, 1/4、4 作为主要对比档位, 1/16、16 作为边界观察档位。

2 跨阻放大器 TIA 单模块仿真方案

2.1 输入共模范围仿真

仿真目的: 确认 TIA 输入端在不同光电流条件下能保持合适的虚地或输入共模, 避免输入节点漂移导致前级光电流源工作异常。

表 2: TIA 输入共模范围仿真设置

项目	设置
仿真类型	DC Sweep / dcOp
电源	$VDD = 3.3\text{V}$, $GND = 0\text{V}$
输入电流范围	0.1 nA 至 $1\mu\text{A}$
默认工作点	$I_{photo} = 50\text{nA}$
反馈网络	$R_f = 100\text{k}\Omega$, $C_f = 1\text{pF}$
输出负载	接后级等效输入电容或实际后级输入

系统输入: 使用电流源从 0.1 nA 扫到 $1\mu\text{A}$, 重点观察 50 nA 附近。

需要输出: TIA 输入节点电压、TIA 输出电压、运放正负输入端电压差、关键晶体管工作区、输出是否饱和。

2.2 输出共模电平稳定性仿真

仿真目的: 确认 TIA 输出在光电流变化下的静态电平可被后级接受, 不会过度偏离后级输入范围。

仿真设置: DC sweep, $I_{photo} = 0.1\text{nA}$ 至 $1\mu\text{A}$; 同时对 $C_f = 0.5\text{pF}$ 、 1pF 、 2pF 进行参数扫描。

系统输入: 直流光电流扫描。

需要输出: TIA 输出电压、输出动态范围、是否出现饱和、不同 C_f 下工作点变化。

2.3 跨阻增益、带宽与相位裕度仿真

仿真目的: 验证 TIA 跨阻增益、闭环带宽和稳定性。由于 TIA 采用两级 OTA 作为主运放, 反馈电容 C_f 会显著影响相位裕度和带宽。

表 3: TIA 频率响应仿真设置

项目	设置
仿真类型	AC
输入 DC	$I_{photo} = 50 \text{ nA}$
输入 AC	1 nA
扫频范围	1 Hz 至 100 MHz
反馈电容扫描	$C_f = 0.5 \text{ pF}$ 、1 pF、2 pF
输出	V_{out}/I_{in} 跨阻增益、-3 dB 带宽、相位裕度

需要输出：跨阻增益曲线、相位曲线、单位增益交叉点、相位裕度、推荐 C_f 值。

2.4 噪声分析

仿真目的：评估 TIA 输入参考噪声和输出噪声，判断其对后续 ADC 有效位数的影响。

仿真设置：Noise 仿真；输入源选择光电流输入端；输出选择 TIA 输出端；频率范围建议 1 Hz 至 10 MHz 或按系统信号带宽设定。

系统输入：光电流源设置 DC 偏置 50 nA，噪声仿真中不需要正弦输入。

需要输出：输出噪声谱密度、积分输出噪声、输入参考电流噪声、主要噪声贡献器件。

2.5 瞬态阶跃响应仿真

仿真目的：验证 TIA 对光电流突变的响应速度、过冲、振铃和建立时间。

仿真设置：Transient 仿真；输入电流从 50 nA 阶跃到 51 nA，或从 50 nA 阶跃到 60 nA；扫描 C_f 观察稳定性。

需要输出：TIA 输出波形、过冲比例、建立时间、是否振铃、不同 C_f 下响应对比。

2.6 蒙特卡洛分析

仿真目的：评估 TIA 反馈电阻、OTA 输入对管和偏置电流源失配对跨阻增益、输出偏移和噪声的影响。

仿真设置：Monte Carlo mismatch，推荐先跑 200 次；输入 50 nA DC，附加 AC 1 nA；输出跨阻增益和输出偏置。

需要输出：跨阻增益分布、输出偏置分布、输入参考噪声分布、良率统计。

2.7 实际指标输出

最终 TIA 模块应输出：输入共模范围、输出摆幅范围、跨阻增益、带宽、相位裕度、积分噪声、阶跃建立时间、Monte Carlo 下增益误差和输出偏置标准差。

3 全差分放大器 FDA 仿真方案

3.1 输入共模范围仿真

仿真目的：验证 FDA 在不同输入共模下保持正常增益和输出共模的能力。

仿真设置：DC sweep；输入共模从 0.5 V 扫到 2.5 V；差分输入设置为 0 或小信号 10 mV；输出共模目标 1.65 V。

系统输入： $V_{ip} = V_{ICM} + V_{id}/2$, $V_{in} = V_{ICM} - V_{id}/2$ 。

需要输出：输出共模、输出差分、关键晶体管工作区、有效输入共模范围。

3.2 差分增益、带宽与相位裕度仿真

仿真目的：验证两级 FDA 的开环/闭环差分增益、带宽和稳定性。

仿真设置：AC 仿真；差分 AC 输入 1 mV 或 1 V 归一化；频率 1 Hz 至 100 MHz；输出共模固定 1.65 V。

需要输出：差分增益、-3 dB 带宽、相位曲线、相位裕度。

3.3 CMFB 稳定性仿真

仿真目的：验证共模反馈环路能稳定维持输出共模，不发生振荡或慢恢复。

仿真设置：环路稳定性 stb 或 iprobe 仿真；在 CMFB 环路中插入稳定性探针；输出共模目标 1.65 V。

系统输入：差分输入为 0，输出共模由 CMFB 控制。

需要输出：CMFB 环路增益、相位裕度、增益裕度、共模恢复时间。

3.4 CMRR 与 PSRR 仿真

仿真目的：验证 FDA 对输入共模扰动和电源扰动的抑制能力。

仿真设置：AC 仿真。CMRR 仿真中两个输入端同时施加相同 AC 共模信号；PSRR 仿真中 VDD 设置 $acmag = 1$ V。

需要输出：CMRR 曲线、PSRR 曲线、低频 CMRR/PSRR 值、带宽范围内最差值。

3.5 噪声分析

仿真目的：得到 FDA 输出噪声和输入参考噪声，判断其对系统 SNDR 的影响。

仿真设置：Noise 仿真；输出为差分输出；频率范围按系统带宽设置。

需要输出：输出噪声谱、积分噪声、主要噪声贡献器件。

3.6 瞬态阶跃响应与压摆率仿真

仿真目的：验证 FDA 对差分阶跃的恢复速度、输出摆幅和压摆率。

仿真设置：Transient 仿真；输入差分阶跃 10 mV、100 mV；输出共模 1.65 V。

需要输出：输出差分波形、上升/下降压摆率、过冲、建立时间。

3.7 THD 仿真

仿真目的：评估 FDA 在正弦输入下的非线性失真。

仿真设置：Transient + FFT；输入差分正弦，频率可取 1 kHz、10 kHz；幅度按不饱和和范围设置。

需要输出：输出正弦波形、FFT 频谱、THD。

3.8 蒙特卡洛分析

仿真目的：评估输入对管、负载、CMFB 器件失配对 offset、增益和输出共模的影响。

仿真设置：Monte Carlo mismatch，推荐 200 次；输入差分为 0 和小差分两种工况。

需要输出：输出 offset 分布、增益分布、输出共模分布、CMFB 稳定性变化。

4 可编程增益放大器 PGA 仿真方案

4.1 输出共模范围稳定性

仿真目的：验证不同 PGA 增益下输出共模是否稳定在 1.65 V 附近。

仿真设置：DC 或 tran；增益档位选择 1/16、1/8、1/4、1/2、1、2、4、8、16。

系统输入：差分输入 10 mV，输入共模 1.65 V。

需要输出：PGA 输出共模、输出差分、是否饱和。

4.2 增益步进准确度

仿真目的：验证 R-2R 网络控制下的增益是否符合目标设置。

仿真设置：AC 或 DC sweep；每个增益档输入相同小差分信号，计算 $G = V_{out,diff}/V_{in,diff}$ 。

需要输出：目标增益、实际增益、增益误差、增益单调性。

4.3 不同增益下带宽与相位裕度

仿真目的：确认 PGA 中间档位下带宽足够，并验证极端档位导致的带宽下降趋势。

仿真设置：AC 仿真；扫频 1 Hz 至 100 MHz；增益档位同上。

需要输出：各档增益曲线、-3 dB 带宽、相位裕度趋势。

4.4 压摆率与建立时间

仿真目的：验证 PGA 能在 ADC 采样前完成输出建立。

仿真设置：Transient；输入差分阶跃 10 mV 或 100 mV；不同增益档。

需要输出：输出阶跃响应、压摆率、建立到 0.5 LSB 或指定误差带的时间。

4.5 噪声分析

仿真目的：评估不同 PGA 增益下输出噪声和输入参考噪声。

仿真设置：Noise；输出为 PGA 差分输出；增益档位选择 1/4、1、4、16。

需要输出：输出噪声谱、积分噪声、输入参考噪声、噪声随增益变化。

4.6 蒙特卡洛分析

仿真目的：评估 R-2R 电阻网络失配和运放失配对增益误差、输出共模和线性度的影响。

仿真设置：Monte Carlo mismatch；每个主要档位跑 100 至 200 次。

需要输出：增益误差分布、输出共模分布、offset 分布。

5 CDAC 单模块仿真方案

5.1 开关功能验证

仿真目的：确认 14 位 CDAC 的开关控制信号能够正确连接到 VIN、VCM、VTOP 和 VBOT。

仿真设置：Transient 或 DC；手动给定开关控制；电源 3.3 V；输入共模 1.65 V；差分输入 1 至 2 V 范围内选取测试点。

需要输出：每个控制码下的顶板电压、差分 DAC 输出、是否存在同一电容多端短接。

5.2 电容权重与 DAC 步进

仿真目的：验证两组 7 位 CDAC 加桥接电容 C_c 后的等效 14 位权重是否正确。

仿真设置：依次切换每一位电容，记录 $V_{dac,p}$ 、 $V_{dac,n}$ 和 $V_{dac,diff}$ 。

系统输入：固定输入共模 1.65 V，固定参考电压，逐位翻转 CDAC 控制码。

需要输出：每一位的电压步进、相邻位权重比、MSB/LSB 权重误差。

5.3 建立时间仿真

仿真目的：确认 CDAC 在 SAR Logic 设置的 SETTLE 时间内建立到 14 位精度。

仿真设置：Transient；施加最大码跳变和典型逐位跳变；总电容按单位电容 50 fF 与阵列结构计算。

需要输出：CDAC 顶板稳定曲线、建立到 0.5 LSB 所需时间、推荐 SETTLE 时间。

5.4 失配与 INL/DNL 贡献

仿真目的：评估电容失配对 ADC 静态线性度的主要贡献。

仿真设置：Monte Carlo mismatch；提取每次仿真中的 bit weight；由权重误差估算 DNL/INL。

需要输出：bit weight 分布、DNL/INL 估计、缺码风险。

6 比较器 Comp 仿真方案

6.1 输入失调与翻转点

仿真目的：测量比较器输入 offset，判断其是否会影响 14 位低位判决。

仿真设置：DC sweep；输入共模 1.65 V；差分输入从 -5 mV 扫到 $+5\text{ mV}$ ，精扫范围可缩小到 $\pm 1\text{ mV}$ 。

需要输出：翻转点、等效 offset、输出逻辑电平。

6.2 比较延迟与最小可分辨电压

仿真目的：确认比较器在 0.5 LSB、1 LSB、2 LSB 输入下能在比较窗口内完成判决。

仿真设置：Transient cmp_{en} 脉冲触发；记录输出翻转时间。

需要输出：比较延迟、不同输入差分下的延迟曲线、最小可靠分辨电压。

6.3 Kickback 仿真

仿真目的：评估比较器再生过程对 CDAC 顶板的反冲扰动。

仿真设置：比较器输入端连接等效 CDAC 电容； cmp_{en} 上升沿触发。

需要输出： V_{cp}/V_{cn} 毛刺幅度、恢复时间、对 LSB 判决的影响。

7 SAR Logic 与 SPI 时序仿真方案

7.1 SPI 命令与 update 流程

仿真目的：验证 SPI 帧格式、CS 低电平双向通信、CS 高电平命令处理，以及 PGA MUX/DIV 更新逻辑。

仿真设置：Verilog 或 AMS transient；clk 周期 10 ns；SCK 周期 20 ns；复位后依次发送 PGA MUX 更新、PGA DIV 更新、NOP 读取命令。

需要输出： CS SCK $SIMO$ $SOMI$ $command$ $pga_{out_{mux}}$ $pga_{out_{div}}$ $busy$ 。

7.2 SAR 状态机与转换周期

仿真目的：验证 SAMPLE、HOLD、CMP、UPDATE、SETTLE、DONE 状态顺序和转换周期。

仿真设置：输入比较器输出可先用行为模型；SAMPLE_TIME=8, SETTLE_TIME=8；之后根据 CDAC 建立结果调整。

需要输出：state、bit_idx、dout、done、busy、cmp_en、vcm_sw、cap_p_sel、cap_n_sel。

8 ADC 核心闭环与全系统仿真方案

8.1 ADC 核心闭环瞬态

仿真目的：验证 CDAC、比较器和 SAR Logic 组成闭环后能完成 14 位逐次逼近。

仿真设置：AMS transient；先使用理想差分输入，再接入 AFE 输出；输入共模 1.65 V；差分输入选取 $-FS/4$ 、0、 $+FS/4$ 和正弦输入。

需要输出： V_{cp} V_{cn} V_{dac_diff} comp dout done busy、每一位 CDAC 切换波形。

8.2 全系统瞬态与输出码流采集

仿真目的：验证从光电流输入到数字码输出的完整链路。

仿真设置：AMStransient 输入 $I_{photo}(t) = 50 \text{ nA} + 1 \text{ nA} \sin(2\pi f_{in}t)$ ；PGA 初始增益为 1；采集至少 256 点调试，正式 FFT 采集 1024 点或 4096 点。

需要输出： AFE_{out} ADC_{in} dout done busy SPIlast_{r,x} CSV 码流。

8.3 FFT 动态性能

仿真目的：计算 SNR SNDR THD SFDR 和 ENOB。

仿真设置：在 done 上升沿记录一次 dout。输入频率采用相干采样：

$$f_{in} = \frac{M}{N} f_s. \quad (2)$$

需要输出：码流 CSV FFT 频谱、SNR SNDR THD SFDR ENOB。

9 系统鲁棒性与功耗仿真方案

9.1 DNL 与 INL

设置：输入慢斜坡或 code density；采集输出码分布；计算 DNL 和 INL。

输入：ADC 差分输入从负满量程扫到正满量程，或光电流缓慢扫描。

输出：每码出现次数、DNL、INL、缺码情况。

9.2 Monte Carlo

设置：先单模块 200 至 1000 次，再全系统 20 至 50 次。

输入：模块级使用 DC/AC 标准输入；系统级使用 $50\text{ nA} + 1\text{ nA}$ 正弦输入。

输出：offset、gain error、bit weight、DNL/INL、SNDR/ENOB 分布。

9.3 Corner

设置：TT、SS、FF、SF、FS；温度 -40°C 、 27°C 、 85°C ；电源可选 3.0 V、3.3 V、3.6 V。

输出：AFE 工作点、增益、带宽、比较器延迟、CDAC 建立时间、ADC 输出码、功耗。

9.4 PSRR 与 CMRR

设置：PSRR 中 VDD 设置 AC 扰动；CMRR 中输入端施加共模 AC 扰动。

输出：PSRR 曲线、CMRR 曲线、低频值和带宽内最差值。

9.5 功耗

设置：dcOp 测静态功耗，transient 测动态功耗。

输出：各模块电源电流、平均功耗、峰值电流、单次转换能量。

第二部分 文档二：仿真报告 LaTeX 正文模板

10 报告填写说明

本部分为仿真报告正文模板。由于当前尚未提供实际 Virtuoso 仿真波形、ADE 输出数据、FFT 数据和 Monte Carlo 统计结果，以下“仿真结果”均采用“待填入实际仿真结果”的形式预留。正式报告中应将灰色图像占位框替换为实际仿真截图或导出的曲线，并将表格中的结果值替换为真实仿真数据。本文中给出的“结果分析”用于说明应如何解释对应结果，不代表已经完成的实测数值。

11 系统仿真平台与基础设置

本次仿真基于 Cadence Virtuoso ADE 环境完成，系统电源设为 $VDD = 3.3\text{V}$ 、 $GND = 0\text{V}$ 。模拟前端输入为光电流信号，默认直流偏置为 50nA ，交流输入幅度为 1nA 。输入信号可表示为：

$$I_{photo}(t) = 50\text{nA} + 1\text{nA} \cdot \sin(2\pi f_{in} t). \quad (3)$$

系统输出通过 14 位 SAR ADC 转换为数字码，并可经 SPI 接口读出。PGA 理论增益范围为 $1/255$ 至 255 ，但考虑极端档位可能导致带宽下降和相位裕度不足，本文主要测试 $1/16$ 至 16 范围内的中间档位。

此处插入图 1：14 位 SAR ADC 系统整体框图。

图 1: 14 位 SAR ADC 系统整体结构

12 跨阻放大器（TIA）单模块仿真

12.1 输入共模范围

仿真设置：TIA 采用两级 OTA 作为主运放，外围反馈网络为 $R_f = 100\text{k}\Omega$ 、 $C_f = 1\text{pF}$ 。电源为 3.3V ，输入电流从 0.1nA 扫到 $1\mu\text{A}$ ，重点观察 50nA 工作点附近。

仿真输入：直流光电流 I_{photo} 。

仿真输出：TIA 输入节点电压、TIA 输出节点电压、运放输入差分电压、关键晶体管工作区。

此处插入 TIA 输入共模范围 DC 扫描曲线。横轴为输入光电流，纵轴为输入节点电压和 TIA 输出电压。

图 2: TIA 输入共模范围仿真结果

仿真结果：待填入实际仿真结果。

结果分析：若输入节点电压在 50 nA 附近保持稳定，说明 TIA 的虚地控制正常，输入光电流能够被反馈网络有效转换为输出电压。若输入电流增大时输出电压接近电源轨，则说明 TIA 已经进入饱和区域，后续系统输入范围需要限制在未饱和区间内。

12.2 输出共模电平稳定性

仿真设置：在 $C_f = 0.5\text{ pF}$ 、 1 pF 和 2 pF 下分别扫描输入电流，比较 TIA 输出静态电平。

此处插入不同 C_f 下 TIA 输出电平对比曲线。

图 3: 不同反馈电容下 TIA 输出共模稳定性

仿真结果：待填入实际仿真结果。

结果分析：反馈电容主要影响动态稳定性，对 DC 输出电平影响较小。若不同 C_f 下 DC 工作点变化不大，说明反馈电容选择主要由带宽和相位裕度决定；若输出电平随输入电流变化过大，则需要检查 R_f 与后级输入范围是否匹配。

12.3 跨阻增益，带宽与相位裕度

仿真设置：输入光电流设置为 50 nA DC，并设置 AC 幅度 1 nA；扫频范围为 1 Hz 至 100 MHz；扫描 C_f 以寻找最佳稳定性。

此处插入 TIA 跨阻增益与相位曲线。

图 4: TIA 跨阻增益、带宽与相位响应

表 4: TIA 频率响应仿真结果

C_f	跨阻增益	-3 dB 带宽	相位裕度
0.5 pF	待填	待填	待填
1 pF	待填	待填	待填
2 pF	待填	待填	待填

结果分析：若 C_f 较小，系统带宽较高但相位裕度可能降低；若 C_f 较大，系统稳定性提升但带宽下降。最终应选择在相位裕度和带宽之间折中的 C_f 。初始设计采用 1 pF 作为推荐值。

12.4 噪声分析

仿真设置：Noise 仿真，输出节点为 TIA 输出，输入参考端为光电流输入端，频率范围按信号带宽设置。

此处插入 TIA 输出噪声谱密度与积分噪声曲线。

图 5: TIA 噪声仿真结果

仿真结果：待填入实际仿真结果。

结果分析：TIA 噪声会被后级放大并进入 ADC 输入端，因此输入参考电流噪声需要小于 1 nA 交流信号幅度对应的可接受噪声预算。若低频噪声过大，应关注输入对管尺寸、偏置电流和反馈电阻热噪声。

12.5 瞬态阶跃响应

仿真设置：输入光电流从 50 nA 阶跃到 51 nA 或 60 nA，观察 TIA 输出响应。

此处插入 TIA 瞬态阶跃响应曲线。

图 6: TIA 瞬态阶跃响应

仿真结果：待填入实际仿真结果。

结果分析：若输出出现明显振铃，说明反馈环路稳定性不足，需要增大 C_f 或调整 OTA 补偿；若建立时间过长，则可能限制系统动态响应。

12.6 蒙特卡洛分析

仿真设置：开启 mismatch Monte Carlo，运行 200 次以上，输入光电流为 50 nA。

此处插入 TIA 跨阻增益或输出偏置 Monte Carlo 直方图。

图 7: TIA 蒙特卡洛分析结果

仿真结果：待填入实际仿真结果。

结果分析：Monte Carlo 结果用于评估反馈电阻和 OTA 失配造成的增益误差与输出偏置。若标准差过大，需要提高电阻匹配、增大关键器件面积或引入校准。

12.7 实际指标

表 5: TIA 实际仿真指标汇总

指标	仿真结果	备注
输入电流范围	待填	目标 0.1 nA 至 1 μ A
跨阻增益	待填	$R_f = 100\text{ k}\Omega$ 附近
带宽	待填	由 C_f 决定
相位裕度	待填	推荐大于 60°
输出噪声	待填	积分噪声
阶跃建立时间	待填	由瞬态仿真得到

13 全差分放大器 (FDA) 仿真

13.1 输入共模范围

仿真设置：电源 3.3 V，输出共模目标 1.65 V，输入共模从 0 V 扫到 3.3 V。

此处插入 FDA 输入共模扫描结果。

图 8: FDA 输入共模范围仿真

仿真结果：待填入实际仿真结果。

结果分析：FDA 采用第一级 Cascode 和第二级共源结构，输入共模范围需要保证第一级输入管和 Cascode 管均处于合适工作区。若输入共模过高或过低导致输出失真，应在系统中限制前级输出共模。

13.2 差分增益，带宽与相位裕度

此处插入 FDA 差分增益和相位响应。

图 9: FDA 差分增益、带宽与相位裕度

仿真结果：待填入实际仿真结果。

结果分析：两级结构提高了增益和输出摆幅，但也带来稳定性问题。若相位裕度不足，需要调整补偿电容、负载或第二级偏置。

13.3 共模反馈回路 (CMFB) 稳定性

此处插入 CMFB 环路增益与相位裕度曲线。

图 10: CMFB 稳定性仿真结果

仿真结果: 待填入实际仿真结果。

结果分析: CMFB 应稳定地将输出共模锁定在 1.65 V。若 CMFB 相位裕度不足, 可能导致输出共模振荡, 并进一步影响 ADC 输入共模。

13.4 共模抑制比 (CMRR) 与电源抑制比 (PSRR)

此处插入 FDA CMRR 和 PSRR 曲线。

图 11: FDA CMRR 与 PSRR 仿真结果

仿真结果: 待填入实际仿真结果。

结果分析: CMRR 反映输入共模扰动转化为差分输出的能力, PSRR 反映电源扰动对输出的影响。对于高增益 AFE, CMRR 和 PSRR 不足会直接降低 ADC 动态性能。

13.5 噪声分析

此处插入 FDA 噪声谱和积分噪声。

图 12: FDA 噪声分析结果

仿真结果: 待填入实际仿真结果。

结果分析: FDA 噪声会叠加到 ADC 输入端。若积分噪声接近或超过 ADC 的 LSB 量级, 需要优化输入级尺寸和偏置。

13.6 瞬态阶跃响应与压摆率

此处插入 FDA 阶跃响应与压摆率测量图。

图 13: FDA 瞬态阶跃响应

仿真结果: 待填入实际仿真结果。

结果分析: 压摆率需要满足后级采样前的建立要求。如果阶跃响应建立时间过长, 会影响 SAR 采样到的真实输入值。

13.7 总谐波失真 (THD)

此处插入 FDA 输出 FFT 频谱与 THD 结果。

图 14: FDA THD 仿真结果

仿真结果：待填入实际仿真结果。

结果分析：THD 用于衡量 FDA 非线性。若二次或三次谐波较高，需要检查输出摆幅、输入差分幅度和器件工作区。

13.8 蒙特卡洛分析

此处插入 FDA offset 或增益 Monte Carlo 直方图。

图 15: FDA 蒙特卡洛结果

仿真结果：待填入实际仿真结果。

结果分析：FDA 失配会引起输出 offset、增益误差和共模偏差。若 Monte Carlo 分布较宽，应优化匹配版图和关键器件面积。

13.9 实际指标

表 6: FDA 实际仿真指标汇总

指标	仿真结果	备注
差分增益	待填	AC 仿真得到
带宽	待填	-3 dB 带宽
相位裕度	待填	差分环路稳定性
CMFB 相位裕度	待填	共模环路稳定性
CMRR	待填	低频和带宽内最差值
PSRR	待填	电源扰动抑制
噪声	待填	积分噪声
THD	待填	正弦输入 FFT

14 可编程增益放大器 (PGA) 单模块仿真

14.1 输出共模范围稳定性

此处插入不同 PGA 增益下输出共模仿真图。

图 16: PGA 输出共模稳定性

仿真结果：待填入实际仿真结果。

结果分析：PGA 采用全差分架构，输出共模应稳定在 1.65 V 附近。若高增益档导致共模偏移或输出饱和，应排除该档位作为正常工作档。

14.2 增益步进准确度

表 7: PGA 增益步进准确度

目标增益	实际增益	增益误差	是否单调
1/16	待填	待填	待填
1/8	待填	待填	待填
1/4	待填	待填	待填
1/2	待填	待填	待填
1	待填	待填	待填
2	待填	待填	待填
4	待填	待填	待填
8	待填	待填	待填
16	待填	待填	待填

结果分析：增益应随控制码单调变化。由于 R-2R 网络和运放有限增益会引入误差，实际增益与目标增益之间允许存在一定偏差，但应在系统校准范围内。

14.3 不同增益下带宽与相位裕度

此处插入不同 PGA 增益下的带宽和相位裕度曲线。

图 17: PGA 不同增益下带宽变化

仿真结果：待填入实际仿真结果。

结果分析：PGA 极端高增益档往往带宽下降，极端低增益档可能受反馈网络和寄生影响。正式系统测试应优先选取中间档位。

14.4 压摆率与建立时间

此处插入 PGA 阶跃响应与建立时间仿真图。

图 18: PGA 压摆率与建立时间

仿真结果：待填入实际仿真结果。

结果分析：PGA 输出必须在 ADC 采样窗口前稳定，否则会引起采样误差。若高增益档建立时间过长，应限制其最大输入频率或不作为默认工作档。

14.5 噪声分析

此处插入 PGA 噪声分析结果。

图 19: PGA 噪声分析

仿真结果：待填入实际仿真结果。

结果分析：PGA 噪声会随增益设置变化。高增益时输出噪声增大，低增益时后级噪声占比提高，因此需要结合系统 SNDR 选择合适增益。

14.6 蒙特卡洛分析

此处插入 PGA 增益误差 Monte Carlo 直方图。

图 20: PGA 蒙特卡洛分析

仿真结果：待填入实际仿真结果。

结果分析：R-2R 网络电阻失配会造成增益误差和非单调风险。若误差过大，需要提高电阻匹配精度或引入数字校准。

14.7 实际指标

表 8: PGA 实际仿真指标汇总

指标	仿真结果	备注
推荐增益范围	待填	避免极端档位
增益误差	待填	中间档最大误差
输出共模	待填	目标 1.65 V
带宽	待填	不同档位对比
建立时间	待填	阶跃仿真
噪声	待填	积分噪声

15 电容数字模拟转换器（CDAC）单模块仿真

15.1 开关控制功能

仿真设置：电源 3.3 V，输入差分共模 1.65 V，差分输入范围 1 至 2 V。手动切换 VIN、VCM、VTOP 和 VBOT 控制信号。

此处插入 CDAC 开关功能验证波形。

图 21: CDAC 开关功能验证

仿真结果：待填入实际仿真结果。

结果分析：每个电容单元在任一时刻应只连接一个目标端。若出现多端同时导通，会导致参考短接或采样错误，需要检查开关译码逻辑。

15.2 电容权重与差分步进

此处插入 CDAC 逐位权重步进曲线。

图 22: CDAC 逐位电压步进

表 9: CDAC 位权重仿真结果

位	理想权重	实际步进	权重误差
MSB	待填	待填	待填
Bit 12	待填	待填	待填
Bit 11	待填	待填	待填
...	...	...	...
LSB	待填	待填	待填

结果分析：CDAC 由两组 7 位电容阵列和桥接电容构成，桥接电容会影响高低段之间的权重比例。若权重误差较大，将直接导致 INL/DNL 恶化。

15.3 建立时间

此处插入 CDAC 最大码跳变后的建立波形。

图 23: CDAC 建立时间仿真

仿真结果：待填入实际仿真结果。

结果分析：14 位建立精度要求 CDAC 误差小于 0.5LSB。若默认 SETTLE 时间不足，应增加 SAR Logic 中的 SETTLE 参数或增大开关尺寸。

15.4 蒙特卡洛失配分析

此处插入 CDAC 电容失配导致的 INL/DNL 统计图。

图 24: CDAC 蒙特卡洛失配分析

仿真结果：待填入实际仿真结果。

结果分析：14 位 ADC 对 CDAC 失配非常敏感。若 Monte Carlo 下出现 DNL 超过 ± 1 LSB，可能存在缺码风险，需要增加单位电容、优化版图匹配或引入校准。

15.5 实际指标

表 10: CDAC 实际仿真指标汇总

指标	仿真结果	备注
单位电容	50 fF	设计值
有效分辨率	14 bit	目标
最大建立时间	待填	到 0.5 LSB
DNL 贡献	待填	由权重误差估计
INL 贡献	待填	由权重误差估计

16 比较器 (Comp) 单模块仿真

16.1 输入失调

此处插入比较器 DC 翻转曲线。

图 25: 比较器输入失调仿真

仿真结果：待填入实际仿真结果。

结果分析：比较器 offset 会表现为 ADC 整体 offset 误差。若 offset 接近多个 LSB，需要考虑前端校准或数字修正。

16.2 比较延迟

此处插入不同输入差分下比较器延迟曲线。

图 26: 比较器比较延迟仿真

仿真结果：待填入实际仿真结果。

结果分析：输入差分越小，比较器延迟越大。SAR Logic 中的比较窗口必须覆盖最小输入差分下的最坏延迟。

16.3 Kickback

此处插入比较器 kickback 对 V_{cp}/V_{cn} 的扰动波形。

图 27: 比较器 Kickback 仿真

仿真结果：待填入实际仿真结果。

结果分析：若 kickback 扰动接近 LSB 量级，会影响低位比较，应优化比较器输入隔离或增加 CDAC 顶板稳定时间。

17 SAR Logic 与 SPI 时序仿真

17.1 SPI 通信与 update 命令

此处插入 CS、SCK、SIMO、SOMI、busy 的 SPI 时序波形。

图 28: SPI 通信与 update 命令时序

仿真结果：待填入实际仿真结果。

结果分析：CS 为低时应完成 14 位双向移位，CS 拉高后从机解析命令并执行 update。PGA MUX 和 PGA DIV 寄存器应在对应命令后更新。

17.2 SAR 状态机转换过程

此处插入 SAR 状态机 state、bit_idx、cmp_en、dout、done、busy 波形。

图 29: SAR 状态机转换时序

仿真结果：待填入实际仿真结果。

结果分析：状态机应按 SAMPLE、HOLD、CMP、UPDATE、SETTLE 和 DONE 顺序运行。若 done 提前或 busy 释放过早，可能导致上位机读到未完成的转换结果。

18 ADC 核心闭环仿真

18.1 逐次逼近过程

此处插入 Vcp、Vcn、Vdac_diff 和 dout 逐位逼近波形。

图 30: ADC 核心逐次逼近瞬态波形

仿真结果：待填入实际仿真结果。

结果分析：在一次转换过程中，比较器输入差分应随 CDAC 切换逐步逼近零点。若某一位切换后残差方向异常，说明 CDAC 开关极性或 SAR Logic 更新规则可能存在问题。

18.2 转换周期与采样率

仿真结果：默认 SAMPLE 和 SETTLE 参数下，理论转换周期约为 155 个 clk 周期。若 clk 周期为 10 ns，则单次转换时间约为 $1.55\ \mu\text{s}$ ，理论采样率约为 645 kS/s。实际结果需根据 AMS 仿真中 done 间隔测量。

此处插入 done 脉冲间隔测量图。

图 31: SAR ADC 转换周期测量

19 全系统动态性能仿真

19.1 光电流输入下的输出码流

仿真设置：输入 $50\text{ nA} + 1\text{ nA}$ 正弦光电流，PGA 增益设置为 1，采集 done 上升沿处的 ADC 输出码。

此处插入光电流输入、AFE 输出和 ADC 输出码流随时间变化图。

图 32: 全系统瞬态输出码流

仿真结果：待填入实际仿真结果。

结果分析：输出码流应随输入正弦呈周期变化。若码流饱和，说明 AFE 或 PGA 增益过大；若码流变化过小，说明输入幅度或 PGA 增益过低。

19.2 FFT 与 ENOB

此处插入 ADC 输出码流 FFT 频谱。

图 33: ADC 输出 FFT 动态性能分析

表 11: ADC 动态性能指标

指标	仿真结果	说明
SNR	待填	信噪比
SNDR	待填	信号与噪声失真比
THD	待填	总谐波失真
SFDR	待填	无杂散动态范围
ENOB	待填	$(SNDR - 1.76)/6.02$

结果分析：ENOB 由 SNDR 计算得到。若 SNDR 低于预期，应分别检查 AFE 噪声、PGA 失真、CDAC 失配、比较器 offset 和采样时序。

20 DNL、INL 与失配分析

20.1 DNL 与 INL

此处插入 DNL 和 INL 曲线。

图 34: ADC 静态线性度仿真结果

仿真结果：待填入实际仿真结果。

结果分析：DNL 应尽量小于 ± 1 LSB 以避免缺码。INL 反映电容权重误差和系统非线性的累积影响。

20.2 Monte Carlo

此处插入系统级 Monte Carlo 下 ENOB、offset 或 INL 统计结果。

图 35: 系统级 Monte Carlo 分析

仿真结果：待填入实际仿真结果。

结果分析：Monte Carlo 用于评估工艺失配下的性能分布。若良率不足，需要从 CDAC 匹配、比较器 offset、PGA 电阻匹配和版图对称性等方面优化。

21 PSRR、CMRR 与功耗分析

21.1 PSRR 与 CMRR

此处插入系统 PSRR 和 CMRR 曲线。

图 36: 系统 PSRR 与 CMRR 仿真结果

仿真结果：待填入实际仿真结果。

结果分析：PSRR 不足会使电源纹波表现为输出码抖动，CMRR 不足会使共模光电流或共模电压扰动转化为差分误差。对于高增益 AFE，该部分对系统稳定性和动态范围影响较大。

21.2 功耗

表 12: 系统功耗仿真结果

模块	静态功耗	动态功耗
TIA	待填	待填
FDA	待填	待填
PGA	待填	待填
Buffer	待填	待填
Comparator	待填	待填
SAR Logic/SPI	待填	待填
总功耗	待填	待填

结果分析：静态功耗主要由 AFE 和偏置电路决定，动态功耗主要来自比较器再生、CDAC 切换和数字逻辑翻转。单次转换能量可由 $E_{conv} = \int V_{DD} \cdot I_{DD}(t)dt$ 得到。

22 仿真结果与设计指标对比

表 13: 最终仿真指标汇总表

类别	指标	仿真结果	是否满足
TIA	跨阻增益	待填	待填
TIA	带宽/相位裕度	待填	待填
FDA	差分增益	待填	待填
FDA	CMRR/PSRR	待填	待填
PGA	推荐增益范围	待填	待填
PGA	增益误差	待填	待填
CDAC	建立时间	待填	待填
CDAC	DNL/INL 贡献	待填	待填
Comparator	offset/delay	待填	待填
SAR ADC	转换周期	待填	待填
SAR ADC	SNDR/ENOB	待填	待填
System	总功耗	待填	待填

23 结论

本文建立了 14 位 SAR ADC 系统的完整仿真验证流程，覆盖 TIA、FDA、PGA、CDAC、比较器、SAR Logic、SPI 接口以及全系统动态性能。后续实际仿真应优先完成单模块工作点与稳定性验证，再进行 ADC 核心闭环和全系统码流采集。最终通过 DNL/INL、FFT 动态性能、Monte Carlo、Corner、PSRR/CMRR 和功耗仿真确认系统是否满足设计指标。