

System Verilog Final Project

TA: 孙佳磊

TA: 谢琳

Mail: lynnxie@sjtu.edu.cn

Mail: sjl_519021910940@sjtu.edu.cn

2025年1月9日





一、实验准备



- 实验材料


登录canvas,在 ₩ SystemVerilog_2024_finalProject 单元下下载以下文件

- (1) 实验PPT (本文档) 🖭 SystemVerilog_2024_finalProject.pptx
- (2) 参考文档 🗀 doc_helps
- (3) uvm示范工程 uvm_demo
- (4) vivado综合示例 by vivado_helps
 - constraint 约束文件
 - source 存放dut
 - 🖹 lab1_project.tcl 运行的脚本
 - 📄 readme.txt 操作指南





实现完整的仿真平台,验证使用DES算法实现加解密功能的DUT







要求	类型	项目
必做	验证计划 制定	参考doc_helps中给出的验证计划示例,制定自己的验证计划,包括功能覆盖及代码覆盖目标
必做	ICB驱动 设计	完成验证平台设计,该平台至少能够通过interface连接DUT,并拥有ICB Agent来驱动DUT进行工作: (1) 完成ICB读操作 (2) 完成ICB写操作
必做	APB驱动 设计	完成验证平台设计,该平台至少能够通过interface链接DUT,并拥有APB Agent来响应DUT的指令,进行工作: (1) 完成APB读操作 (2) 完成APB写操作
必做	功能验证设计	(1) 完成ICB Agent和APB Agent的monitor模块,采集数据,包括ICB总线和APB总线上的读写数据等。 (2) 设计Scoreboard和golden model模块,结合monitor采集的数据,完成功能的验证





要求	类型	项目
必做	断言设计	根据验证计划,设计适当的assertion来检查ICB总线时序的正确性: (1) 信号的X态检查 (2) 信号传输时的稳定性检查 (3) 信号的时序关系检查,如未握手的保持,握手的出现,CMD通道发送指令则RSP通道必会返回等
必做	断言设计	根据验证计划,设计适当的assertion来检查APB总线时序的正确性: (1) 信号的X态检查 (2) 信号传输时的稳定性检查 (3) 信号的时序关系检查,如PSEL,PENABLE的拉高,PENABLE握手后拉低等





要求	类型	项目
必做	覆盖率 设计	(1) 对DUT中所有有效寄存器进行功能覆盖率统计: 无论寄存器能否读写,均对其进行读写检查 (2) 对DUT中wfifo和rfifo的空满状态进行功能覆盖率统计 (3) 对APB总线、ICB总线的读写操作进行功能覆盖率统计 (4) 对DES加解密功能正确性的覆盖 (5) 给出DUT的代码覆盖率报告并分析(Statement、Branch、Condition、Expression Coverage等)
必做	随机化 设计	采用随机化完成测试,要求如下: (1) 配置随机化 (2) 操作发起时间随机化 (3) 读写操作随机化 (4) 数据随机化: 读写数据、读写地址等





要求	类型	项目
必做	DUT设计	实现DES加解密算法
必做	DUT综合	DUT在vivado内完成综合(在报告中说明消耗的资源、时序等)

请注意,为了统一评判标准,统一使用提供的脚本文件生成工程 脚本文件中定义的板卡芯片 (xc7k70tfbg484-1) 不可更改





推荐	类型	项目
増益	优秀工程	(1) 详实的报告内容和良好的代码风格。 (2) 使用UVM实现仿真平台
减益	规避行为	(1)迟到的提交,将在提交项上丧失少量分数。(2)弄虚作假报告与实际工程不符,将丧失对应单项的所有分数。(3)抄袭,期末作业分数将折扣处理。



三、报告与提交



• 报告要求

实验报告需要包括详细的设计思路描述和时序描述,为了方便阅读和评估,我们强烈建议包括如下部分:

- (1) DUT设计与功能的简单说明(本次DUT必须使用DES实现加解密功能)
- (2) UVM验证平台的说明,包含验证计划、基本的框架图、对象要素列表、对象功能列表、断言、覆盖率等
 - (3) 验证的时序图及分析。
 - (4) 总结,概述完成的内容(对照前面列出的表格,**打分关注**)

<u>请注意,实验报告将是判定实验成绩的主要依据,请尽量做到书写规范,思路清</u> 晰易懂,切勿互相抄袭,发现抄袭一律不给分。



三、报告与提交



• 文件提交

文件提交方式: Canvas

文件提交格式:压缩包

截止日期: 1月28日23:59

文件名更改: 学号_姓名_SV2024LAB_finalProject

<u>请注意,由于提交的文件需要被运行检查,这是一个繁重的工作,所以我们</u> 同样强烈建议严格按照如上文件格式提交,以方便我们运行你的设计。




X. Additional Support

• DES加解密算法

- DES算法的加密、解密流程如右图,其中加密过程与解密过程的唯一区别是16轮中使用的密钥是相反的。即加密时第1轮的密钥是解密时第16轮的密钥,加密时第2轮的密钥是解密时第15轮的密钥.....以此类推。
- DES的具体实现,网上有很多参考资料,在此推荐一个解说得较为详细的: 算法科普:神秘的 DES 加密算法-腾讯云开发者社区-腾讯云
- 有许多在线网址可实现DES的加解密功能,同学们可以 此作为golden model,确认自己的功能是否正确。<u>DES</u> 加密/解密 - 锤子在线工具








X, Additional Support



VIVADO使用

- 复制vivado_helps文件夹内内容到空白文件夹(路径不可有中文、空格)
- 将经过验证完善的DUT复制到文件夹/source/dut下
- 打开安装好的vivado,并将命令行路径指引到文件夹下



图形化界面



X, Additional Support



VIVADO使用

- 复制vivado_helps文件夹内内容到空白文件夹(路径不可有中文、空格)
- 将经过验证完善的DUT复制到文件夹/source/dut下
- 打开安装好的vivado,并将命令行路径指引到文件夹下
- 输入命令: source project.tcl

```
TCICONSOSE

Q | X | $\phi | \text{II} | \text{D} | \text{ISE} | \text{D} | \text{ISE} | \text{D} | \text{ISE} | \text{D} | \text{D}
```




X. Additional Support



VIVADO使用

- 复制vivado_helps文件夹内内容到空白文件夹(路径不可有中文、空格)
- 将经过验证完善的DUT复制到文件夹/source/dut下
- 打开安装好的vivado,并将命令行路径指引到文件夹下
- 输入命令: source project.tcl
- 等待综合完成





X. Additional Support



VIVADO使用

- 复制vivado_helps文件夹内内容到空白文件夹(路径不可有中文、空格)
- 将经过验证完善的DUT复制到文件夹/source/dut下
- 打开安装好的vivado,并将命令行路径指引到文件夹下
- 输入命令: source project.tcl
- 等待综合完成

命令行界面

Vivado 2020.2 Tcl Shell

命令行启动图形化界面: start_gui

```
Vivado 2020.2 Tcl Shell - C:\So × + v

***** Vivado v2020.2 (64-bit)

**** SW Build 3064766 on Wed Nov 18 09:12:45 MST 2020

**** IP Build 3064653 on Wed Nov 18 14:17:31 MST 2020

** Copyright 1986-2020 Xilinx, Inc. All Rights Reserved.

vado% cd D:\\Class\\SystemVerilog\\project\\project

vado% source project.tcl
```