

南京邮电大学 2021/2022 学年第二学期



《电工电子实验 (二)》期末试卷(C) 详细解答

一、操作题 (共 60 分)

1、用可编程器件设计一个移存型序列码 $F=0111001$

设计过程 (5分): 1. **确定状态变量与工作模式:** 序列长度为 7, 因 $2^2 < 7 \leq 2^3$, 至少需要 3 个触发器。选用 SR4CLED 的 Q_2, Q_1, Q_0 作为状态变量。为了匹配第3题 (验证自启动) 中的引脚置数顺序特征, 这里将 SR4CLED 配置为**左移模式** ($LEFT = 1, L = 0, CE = 1, CLR = 0$), 时钟接 CP。左移模式下, 数据流向为 $SLI \rightarrow Q_0 \rightarrow Q_1 \rightarrow Q_2$ 。 2. **状态分配与反馈逻辑:** 设生成序列为 $y_n = 0, 1, 1, 1, 0, 0, 1$ 。状态 (Q_2, Q_1, Q_0) 对应序列的 (y_n, y_{n+1}, y_{n+2}) , 移位输入 SLI 即为下一个状态位 y_{n+3} 。将 Q_2, Q_1, Q_0 分别接到 8选1 数据选择器 M8-1E 的选择端 S_2, S_1, S_0 , 选择器的输出 O 接到移位寄存器的输入 SLI 。根据序列推导状态转移真值表: - $n=0: Q = 011(3) \rightarrow SLI = y_3 = 1$ - $n=1: Q = 111(7) \rightarrow SLI = y_4 = 0$ - $n=2: Q = 110(6) \rightarrow SLI = y_5 = 0$ - $n=3: Q = 100(4) \rightarrow SLI = y_6 = 1$ - $n=4: Q = 001(1) \rightarrow SLI = y_0 = 0$ - $n=5: Q = 010(2) \rightarrow SLI = y_1 = 1$ - $n=6: Q = 101(5) \rightarrow SLI = y_2 = 1$ 3. **自启动设计:** 上述过程未使用状态 000 。为实现自启动, 强行规定现态为 000 时, 下一位输入 $SLI = 1$ 。这样下一个时钟沿到达后, 状态将变为 001 , 顺利进入有效循环。 4. **确定 M8-1E 的数据端输入:** 由真值表可得 M8-1E 的输入为: $D_0 = 1, D_1 = 0, D_2 = 1, D_3 = 1, D_4 = 1, D_5 = 1, D_6 = 0, D_7 = 0$ 。即 D_0, D_2, D_3, D_4, D_5 接 VCC, D_1, D_6, D_7 接 GND。 5. **连线补充:** - SR4CLED: $LEFT$ 接 VCC, L 接 GND, CE 接 VCC, CLR 接 GND, C 接 CP, SLI 接 M8-1E 的 O 。输出序列 F 从 Q_2 引出。 - M8-1E: E (使能) 接 GND, S_2, S_1, S_0 分别接 SR4CLED 的 Q_2, Q_1, Q_0 。

4、观察并画出 CP、序列码 F 的波形 (10分)

CP : 
 F : 
 0 1 1 1 0 0 1 0 1

二、问答题（共 40 分）

1、自启动性验证（10分）

- 首先分析电路的偏离状态为 **000**
- 静态测试时采用的置数方法，即 SR4CLED 的 **L** 管脚置 **1** (注: 视具体仿真库，若Load低电平有效则填0，核心是触发并行置数)
- 输入 D0、D1、D2 置 **000**
- 若电路进入有效状态，则说明电路 **有** 自启动性。

2、逻辑险象分析（10分）

- **是否会出现：**会。
- **类型：**静态“1”险象。
- **出现的条件：**当 $A = 1$ 且 $B = 1$ 时， C 发生状态跳变（由1变0或由0变1）。由于反相器存在传输延迟，导致 C 和 $\bar{C}$ 无法同时改变状态，从而使 F 瞬间出现 $1 \rightarrow 0 \rightarrow 1$ 的负跳变尖脉冲。
- **修改设计消除险象：**通过在卡诺图上增加相切圆（冗余项）来消除。增加冗余项 AB ，修改后的逻辑表达式为： $F = AC + B\bar{C} + AB$ 。

3、传递函数与模拟框图（10分）


图2为标准的 LC 低通滤波器电路，电感 $L_1 = 0.2\text{H}$ ，电容 $C_1 = 100\text{nF} = 10^{-7}\text{F}$ 。 - **传输函数推导：** 根据复频域分压定理：

$$H(S) = \frac{V_o(S)}{V_i(S)} = \frac{\frac{1}{SC_1}}{SL_1 + \frac{1}{SC_1}} = \frac{1}{S^2 L_1 C_1 + 1}$$

- **化为标准形式：** 代入参数 $L_1 C_1 = 0.2 \times 10^{-7} = 2 \times 10^{-8}$ ：

$$H(S) = \frac{1}{2 \times 10^{-8} S^2 + 1} = \frac{5 \times 10^7}{S^2 + 5 \times 10^7}$$

(标准二阶系统传递函数形式为 $\frac{\omega_n^2}{S^2 + 2\zeta\omega_n S + \omega_n^2}$ ，此处阻尼比 $\zeta = 0$ ，无阻尼自然频率的平方 $\omega_n^2 = 5 \times 10^7$)。 - **系统模拟框图：** 由 $S^2 V_o = 5 \times 10^7 (V_i - V_o)$ ，两边积分两次可得 $V_o = \frac{1}{S} \left[\frac{1}{S} \cdot 5 \times 10^7 (V_i - V_o) \right]$ 。系统需用到两个积分器：text



4、Verilog 程序填空与波形图（10分）

- **电路类型：**带有 **同步** 清零功能的 **模6（或6进制）计数器** 电路。（蓝军自检解析：`always @(posedge clk)` 敏感列表中无复位信号，故为同步复位；逻辑中 `out<5` 时累加，最大计到5，共6个状态）

- **代码补充：**

// 第一处填空（补充端口）

output y

// 第二处填空（进位逻辑）

assign y = (Q == 3'd5) ? 1'b1 : 1'b0; // 计数值最大时输出高电平进位

- **时序波形图**（reset=0 即不复位，持续计数）：

```
clk:  _|-|-|-|-|-|-|-|-|-|-|-|-|-|-|-|-|
out:   0 | 1 | 2 | 3 | 4 | 5 | 0 | 1 | 2 | 3
y  :   _____|---|_____
```