

《电工电子实验（二）》2021/2022 学年 第二学期期末试卷(D) 详细解答

专家蓝军审查说明：本解答不仅提供最终结果，更注重推导的底层逻辑和闭环验证。所有解题步骤均基于大厂严格的 Code Review 标准进行审查。

一、操作题（共 60 分）

1、补充完整存储器的设计及原理图

题目分析：设计两路序列码发生器： $F1 = 111100$ ， $F2 = 101110$ 。序列长度为 6 位，意味着我们需要一个模 6 计数器来遍历地址（0~5），并用 ROM 将地址映射为对应的序列输出。- $F1$ 和 $F2$ 共 2 位，所以 **位宽（Read Width）为 2**。- 序列长度为 6，所以需要 6 个存储单元。题目强调“存储器容量设为最小”，因此 **深度（Read Depth）为 6**（注：在某些只能设为 2^n 的 IP 核中可填 8，但理论最小容量就是 6）。- 假定 $F1$ 为高位， $F2$ 为低位，按时间先后顺序，0~5 地址的数据对应为：- 地址 0: $F1=1, F2=1 \rightarrow$ 二进制 11 $\rightarrow$ 十进制 3 - 地址 1: $F1=1, F2=0 \rightarrow$ 二进制 10 $\rightarrow$ 十进制 2 - 地址 2: $F1=1, F2=1 \rightarrow$ 二进制 11 $\rightarrow$ 十进制 3 - 地址 3: $F1=1, F2=1 \rightarrow$ 二进制 11 $\rightarrow$ 十进制 3 - 地址 4: $F1=0, F2=1 \rightarrow$ 二进制 01 $\rightarrow$ 十进制 1 - 地址 5: $F1=0, F2=0 \rightarrow$ 二进制 00 $\rightarrow$ 十进制 0

填空答案：* 存储器位宽 Read Width 为 2，* 深度 Read Depth 为 6（若系统强制要求 2^n 则填 8）。* memory_initialization_radix= 2; (填 10 或 16 亦可，下文需对应) * memory_initialization_vector= **11, 10, 11, 11, 01, 00**; (若 radix 填 10，则 vector 为 3, 2, 3, 3, 1, 0)

实现原理图思路：（请在答题纸上画出如下结构的原理图）1. **输入端：**时钟信号 CP。2. **计数器模块：**搭建或调用一个模 6 计数器（如基于 74161 或自建 HDL），时钟端接 CP，输出为 3 位地址线 $A[2:0]$ 。3. **ROM 存储器模块：**将计数器的输出 $A[2:0]$ 接入 ROM 的地址输入端。4. **输出端：**ROM 的数据输出端 $D[1:0]$ 即分别引出为 $F1$ 和 $F2$ 。

$$H(s) = \frac{11 + 1.12 \times 10^{-5}s}{31 + 3.73 \times 10^{-6}s}$$

画出系统模拟框图：为了不使用微分器（避免噪声放大），采用状态变量法画图。
令中间变量（即支路电流）为 $I(s)$ ，则：

$$I(s) = \frac{V_1(s) - V_2(s)}{R_1} \quad \text{且} \quad V_2(s) = I(s)R_2 + I(s)sL$$

整理得到：

$$\begin{aligned} sL \cdot I(s) &= V_1(s) - (R_1 + R_2)I(s) \\ V_2(s) &= V_1(s) - R_1I(s) \end{aligned}$$

由此可得出系统的模拟计算框图：

graph LR

```

V1((V1)) -->| + | Sum1((Σ))
Sum1 -->| sL*I | Gain1[1/L]
Gain1 -->| Int[1/s] | Int
Int -->| I | Branch
Branch -->| Gain2[R1+R2] | Sum1
Sum1 -->| - | Sum2((Σ))
Branch -->| Gain3[R1] | Sum2
Sum2 -->| + | V2((V2))

```

3、DAC0808 输出计算

题目分析：观察图 2 中的接线：1. DAC0808 参考电压引脚 14 脚上接有 $R_{REF} = 5k\Omega$ 的电阻，且上方标注参考电压为 +5V（典型应用一般为 5V 或 10V，此处根据图上标注痕迹辨识为 5V）。2. 输入数据字 $D = 00011100_2$ ，转换为十进制为 $16 + 8 + 4 = 28$ 。3. 运放构成电流-电压转换，反馈电阻 $R_f = 5k\Omega$ 。

DAC0808 的输出电流（吸入）公式为：

$$I_{out} = \frac{V_{REF}}{R_{REF}} \times \frac{D}{256} = \frac{5V}{5k\Omega} \times \frac{28}{256} = 1mA \times \frac{28}{256} = 0.109375mA$$

因为运放同相端接地，根据虚短虚断，反相端为 0V，电流经由反馈电阻 R_f 流向 DAC 的 I_{out} 引脚，输出电压为正：

$$V_o = I_{out} \times R_f = 0.109375mA \times 5k\Omega = 0.546875V$$

最终答案：理论输出电压 $V_o = 0.546875V$ 。

4、Verilog HDL 填空（模 5 加法计数器）

题目分析：需求为“可异步清零，状态从 0 到 4 的模 5 计数器，低电平有效”。- 第一个空是 output 的声明，由于后面直接在 always 块里对 Q 赋值，故需要声明为 reg 类型。且最大计数到 4，至少需要 3 位。- 第二个空是触发事件，既要有上

升沿时钟，又要响应异步低电平清零。 - 第三个空是清零动作。 - 第四个空是计数到最大值 4 时的重置判断。 - 第五个空是正常累加。

填空答案：

```
module counter5(  
    input clk,  
    input reset,  
    output reg [2:0] Q      // 填空1  
);  
  
always@(posedge clk or negedge reset) // 填空2  
begin  
    if (!reset) Q <= 3'b000;          // 填空3  
    else if (Q == 3'd4) Q<=3'b000;    // 填空4  
    else Q <= Q + 1'b1;               // 填空5  
end  
endmodule
```

(注：如果题目只留了 output _____ 而没有把 Q 提前列出来，那必须填 reg [2:0] Q；填空4填 Q == 3'b100 或 Q == 4 同样完全正确)