

南京邮电大学 2021/2022 学年第二学期

《电工电子实验（二）》期末试卷（E）

参考答案

一、操作题（共 60 分）

1、计数器设计

设计过程： 1. **状态分析：** 题目要求设计一个模长为 9 的计数器，计数序列为 1 到 9 循环（即 1, 2, 3, 4, 5, 6, 7, 8, 9），不包含 0 以及 10~15 状态。由于不是从 0 开始的完整循环，必须利用计数器的同步置数（Load）功能或异步清零功能来压缩和重置计数区间。由于清零只能回到 0（0000），而本题要求回到 1（0001），故必须选用**同步置数法**。 2. **芯片选型与功能：** 题目选用 CB4CLE。该芯片是带有使能（CE）、异步清零（CLR）和同步置数（L）功能的 4 位级联二进制计数器。 3. **逻辑控制端设计：** - **预置数端输入：** 计数器每次计数结束应回到初始状态 1，故数据输入端需硬连线配置为 $D_3D_2D_1D_0 = 0001$ 。 - **反馈置数条件：** 计数器正常递增计数，当状态到达 9（即 $Q_3Q_2Q_1Q_0 = 1001$ ）时，需准备在下一个时钟上升沿将其复位到 1。因此，当且仅当状态为 9 时，置数信号 L 应有效。由于在 1~9 状态组中只有 9 满足 $Q_3 = 1$ 且 $Q_0 = 1$ ，所以只需提取 $L = Q_3 \cdot Q_0$ 作为反馈即可。 - **其他控制引脚：** 时钟 CP 接时钟端 C；使能端 CE 需恒接高电平（1）以保持常开；异步清零端 CLR 恒接低电平（0）禁用强制清零。

电路原理图绘制要点： - 画一个标有 CB4CLE 的核心元件框图。 - **左侧输入侧：** 置数数据端接固定电平： $D_3 = 0, D_2 = 0, D_1 = 0, D_0 = 1$ 。 $CE = 1$ ； $CLR = 0$ 。时钟端 C 接入信号 CP。 - **反馈逻辑：** 从输出端引出 Q_3 和 Q_0 ，接入一个两输入与门（AND2），其输出端接入 CB4CLE 的同步置数端 L。 - **右侧输出侧：** 输出管脚 Q_3, Q_2, Q_1, Q_0 依次引出作为系统最终输出端。

2 & 3、现场操作（略）

本部分为现场实验操作，由教师当面验证并打分，理论试卷无需作答。

4、波形图绘制

波形需包含 CP 时钟信号以及 Q_3, Q_2, Q_1, Q_0 随之变化的 9 个完整节拍，绘制核心要点如下：

- **CP**：绘制连续均匀的方波（脉冲信号）。
- **Q0~Q3 状态跳变**：所有 Q 状态均须在 CP 的有效沿（通常为上升沿）对齐并发生跳变，一个完整周期的序列严格按照 0001 → 0010 → 0011 → 0100 → 0101 → 0110 → 0111 → 1000 → 1001 进行。
- Q_0 ：1, 0, 1, 0, 1, 0, 1, 0, 1 (翻转最频繁)
- Q_1 ：0, 1, 1, 0, 0, 1, 1, 0, 0
- Q_2 ：0, 0, 0, 1, 1, 1, 1, 0, 0
- Q_3 ：0, 0, 0, 0, 0, 0, 0, 1, 1

二、问答题（共 40 分）

1、示波器测量设置

- 耦合方式应该选择：**B、DC 直流**
- 触发信源应该选择：**B、CH2**

蓝军深度解析：数字逻辑方波（0V-5V）含有显著的直流偏置，若选 AC 交流耦合，会将其隔直并产生由于 RC 高通滤波效应造成的“平顶倾斜失真”；必须选 DC 直流耦合方能反映真实电平。其次，在同时观察高频时钟（1KHz）和其产生的数字低频率序列码（F=10010，重复周期5ms=200Hz）时，为了确保画面稳而不乱，必须用**频率较低/循环周期较长的信号（即序列码 CH2）作为触发源**，以保证每次扫描都严格同步于序列字符串的同一相对位置。

2、逻辑电路险象

- 出现逻辑险象的条件： **$A = 1$ 时，且 B 发生状态跳变（或翻转）**
- 险象的类型是：**静态 1 险象**（亦称“0”型冒险）

蓝军深度解析：根据原逻辑表达式 $F = AB + \bar{B}$ ，当固定 $A = 1$ 且 B 变量发生变化时（原式退化为 $B + \bar{B}$ ），其稳态的理论值恒为 1。然而物理电路器件有延时效应，当 B 发生由 1 变为 0 的瞬间，门电路反相器尚未跟上，使得 $\bar{B}$ 在极短时间内依然处于 0。在此刻会出现微秒级的 $B = 0$ 且 $\bar{B} = 0$ 的竞争重叠，使得 F 发生瞬间的下跳脉冲（ $0 + 0 = 0$ ）。因为其稳定状态本应为 1 而产生了暂态的 0 脉冲跳变，这种现象严格定义为“静态 1 险象”。

3、Verilog 程序纠错

原同学编写的 74LS139 代码包含严重的语法与逻辑缺陷，具体纠错如下：1. **端口列表中缺少 EN 定义**：always 过程块中将 EN 加入了敏感列表并在 if 逻辑中直接被引用，但模块接口并没有声明 EN 输入端口，导致“未声明标识符”语法报错。2. **被赋值输出变量类型未定义为 reg**：在 always 块内部赋值的输出变量 Y，必须要在模块头部定义为 reg 寄存器类型。3. **case 条件值的隐式十进制陷阱**：00, 01, 10, 11 这四个条件值在 Verilog 中如果不带前缀会被默认视为**32位十进制数**（即十进制的 0, 1, 10, 11）。这会导致当输入 A 为 2'b10（十进制为 2）时，永远无法匹配到那个期望为 10 的十进制分支上，产生严重死区！必须加上宽度和进制前缀改为二进制表示格式。4. **else 分支缺失执行代码体**：else 关键字后面不紧接语句而直接跟了 endmodule，既是严重的编译报错错误，也违背了真实译码器功能。74LS139 在使能信号失效时，应当输出全高电平 1111。

改正后的代码：

```
module LS139_Decoder
(
    input EN,                // 【改正 1】增加 EN 输入端口声明
    input [1:0] A,
    output reg [3:0] Y       // 【改正 2】Y 添加 reg 类型修饰
);

always @( EN or A )
    if (EN)                  // (注：若严谨对照真实 74LS139 低有效特性可改为
        if(~EN))
            case(A)
                2'b00: Y = 4'b1110; // 【改正 3】加上 2'b 前缀，纠正为严格的二进制
                    位宽比较
                2'b01: Y = 4'b1101;
                2'b10: Y = 4'b1011;
                2'b11: Y = 4'b0111;
            endcase
        else
            Y = 4'b1111;      // 【改正 4】补充 else 分支中使能无效状态时的赋值语句
    endmodule
```

4、传输函数标准形式与模拟框图

化为标准形式：该传输函数代表典型的二阶带通滤波系统，其通用标准函数结构式为：

$$H(s) = \frac{\frac{\omega_0}{Q}s}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2}$$

将试卷给定的原方程 $H(s) = \frac{1000s}{s^2 + 1000s + 10^6}$ 对应比对，得出核心参数：- 固有频率 $\omega_0^2 = 10^6 \Rightarrow \omega_0 = 1000 \text{ rad/s}$ - 品质因数 $\frac{\omega_0}{Q} = 1000 \Rightarrow Q = 1$ 该方程自身已经处于最简标准数值格式，只需标明系统特征参数形式即可作为标准形式输出：

$$H(s) = \frac{1000s}{s^2 + 1000s + (1000)^2} \quad (\text{对应带通特性 } \omega_0 = 1000, Q = 1)$$

模拟框图绘制核心思路（双积分法/状态变量法）： 根据拉氏变换闭环方程

$\frac{Y(s)}{U(s)} = \frac{1000s}{s^2 + 1000s + 10^6}$ 可重整为以下方程供积分器映射使用（方程两端同除以 s^2 制造降维积分）：

$$Y(s) = \frac{1}{s} \left[1000U(s) - 1000Y(s) - \frac{10^6}{s} Y(s) \right]$$

据此可推导出经典的双积分级联反馈模拟框图：1. **主干积分链路**：设计两个依次串联的积分器（方框标记为 $\frac{1}{s}$ ）。2. **信号拓扑合成**：- 最前端为一个“加减求和点”（标为 Σ ）。- 输入激励信号 $U(s)$ 乘以比例乘法器 1000 馈入求和点（符号为正）。- **反馈回路 1**：从第一个积分器的输出位置提取 $Y(s)$ ，经过比例乘法器 1000 后反相馈入前端求和点（符号为负）。- **反馈回路 2**：从第二个积分器的输出位置提取其结果积分态（即 $\frac{Y(s)}{s}$ ），经过比例乘法器 10^6 后反相馈入前端求和点（符号为负）。3. 经过上述闭环反馈拓扑绘制，系统输入端为 $U(s)$ ，在第一级积分器后端的抽头即为我们要求的系统全响应输出点 $Y(s)$ 。