

# 24-25学年 A卷 电工电子实验试卷 答案 详解

## 一、操作题（共60分）

### 1、设计过程与电路补充（20分）

**设计过程（5分）：** 1. **DAC基准电流计算：**由电路图可知，DAC0808的参考电压  $V_{ref} = 5V$ ，参考电阻  $R_{14} = 5k\Omega$ ，因此基准电流  $I_{ref} = V_{ref}/R_{14} = 1mA$ 。 2. **最大输出电压推导：**运算放大器 TL084 的反馈电阻  $R_f = 5k\Omega$ 。题目要求最高电平  $V_{o,max} = 2.34V$ 。根据公式  $V_o = I_{out} \times R_f$ ，最大输出电流  $I_{out,max} = 2.34V/5k\Omega = 0.468mA$ 。由于  $I_{out} = I_{ref} \times (\frac{A_1}{2} + \frac{A_2}{4} + \frac{A_3}{8} + \frac{A_4}{16} + \frac{A_5}{32} + \dots)$ ，我们需要找到对应的二进制权重比例。

$0.468mA/1mA = 0.468 \approx 15/32 = 0.46875$ 。  $15/32 = 1/4 + 1/8 + 1/16 + 1/32$ 。这说明数字输入应当为  $01111000_2$ 。因此，必须将移位寄存器的4个输出连接到 DAC0808 的  $A_2, A_3, A_4, A_5$  引脚。 3. **移位寄存器状态分析：**SR4RE的串行输入 SLI 接高电平，移位寄存器不断移入 1。当输出达到 1111 时，与门 AND4 输出高电平给同步复位端 R，在下一个时钟边沿将寄存器复位为 0000。因此，状态序列为：0000  $\rightarrow$  1000  $\rightarrow$  1100  $\rightarrow$  1110  $\rightarrow$  1111  $\rightarrow$  0000。一个完整的周期包含 5 个时钟节拍。

**电路图补充说明（15分）：** - 将 DAC0808 的  $A_1$  (Pin 5) 接地 (GND)。 - 将移位寄存器 SR4RE 的输出  $Q_0, Q_1, Q_2, Q_3$  分别连接到 DAC0808 的  $A_2, A_3, A_4, A_5$  (Pin 6, 7, 8, 9)。 - 将 DAC0808 的剩余输入端  $A_6, A_7, A_8$  (Pin 10, 11, 12) 全部接地 (GND)。

### 4、波形观察与绘制（10分）

- **Vo波形周期：**已知输出信号频率为  $800Hz$ ，则周期  $T = 1/800Hz = 1.25ms$ 。
- **高低电平：**最低电平为  $0V$  (对应状态 0000)；最高电平为  $2.34V$  (对应状态 1111 时， $V_o = 5V \times 15/32 = 2.34375V$ )。
- **波形形状：**为非线性阶梯波，一个周期内由5个等宽的时间段组成（每个宽度为  $1.25ms/5 = 0.25ms$ ），电平依次上升，然后复位归零。

## 二、问答题（共40分）

### 1、计数器 CB2CE 实现分频电路（10分）

- **原理：**CB2CE 为 2 位计数器，自然状态下是一个模 4 计数器。输入  $4\text{kHz}$ ，经过模 4 计数后，其高位输出  $Q_1$  的频率恰好为  $4\text{kHz}/4 = 1\text{kHz}$ ，且占空比为 50% 的方波。
- **电路补全：**
  1. 将  $4\text{kHz}$  信号接入时钟端  $c$ 。
  2. 时钟使能端  $CE$  接高电平 (Logic 1 / VCC)。
  3. 异步清零端  $CLR$  接低电平 (Logic 0 / GND)。
  4. 从  $Q_1$  端引出输出信号（作为  $1\text{kHz}$  的输出）。

### 2、函数信号发生器与示波器设置（10分）

- 波形形状选择：**B** (square)
- 频率设置为：**4kHz**
- 高电平设置为：**A** (3.3V)
- 低电平设置为：**A** (0V)
- 起始相位设置为：**0°**
- 占空比设置为：**C** (50%)
- CH1通道耦合方式选择：**直流 (DC)**
- CH2通道耦合方式选择：**直流 (DC)**
- 触发方式选择：**边沿触发**
- 触发信源选择：**CH1** (或CH2均可稳定显示)

### 3、连续时间系统模拟框图纠错（10分）

根据传输函数  $H(s) = \frac{-300s^{-1}}{1 + 10s^{-1} + 1000s^{-2}}$ ，写出对应的标准积分器级联（直接型I）状态方程： $V_o(s) = s^{-1}[-300V_i(s) - 10V_o(s) - 1000s^{-1}V_o(s)]$  对比图3，存在以下**5个错误**：1. **输入端前向增益缺失**：输入信号  $V_i(s)$  在进入求和器  $\Sigma$  前，缺少系数为 **-300** 的比例模块。2. **积分器标注错误**：第二个积分模块标注为了  $s^{-2}$ ，应当改为单次积分  $s^{-1}$ 。3. **反馈系数符号错误**：最下方从第二级积分器回馈的系数标注为了  $10^3$ ，应当改为 **-1000** (或  $-10^3$ )。4. **输出端引出位置错误**：输出信号  $V_o(s)$  应当从**第一个积分器**的输出端引出，而图中误从第二个积分器后引出。5. **多余的比例模块**：串联在系统输出端的比例系数模块 **3000** 是完全错误且多余的，应当直接删除。

4、Verilog DFF 逻辑功能表填写（10分）

根据代码，此 D 触发器为**下降沿触发**，且 en 为0时具有同步双清零功能。

| clk | en | D | $Q^n$ | $Qn^n$ | $Q^{n+1}$ | $Qn^{n+1}$ |
|-----|----|---|-------|--------|-----------|------------|
| ↑   | 0  | 1 | 1     | 0      | <b>1</b>  | <b>0</b>   |
| ↓   | 0  | 1 | 0     | 1      | <b>0</b>  | <b>0</b>   |
| ↑   | 1  | 1 | 0     | 1      | <b>0</b>  | <b>1</b>   |
| ↓   | 1  | 0 | 1     | 0      | <b>0</b>  | <b>1</b>   |
| ↓   | 1  | 1 | 1     | 0      | <b>1</b>  | <b>0</b>   |

(注：上升沿 ↑ 时状态保持不变；下降沿 ↓ 时若 en=0 则同步清零，若 en=1 则正常打入数据  $Q=D, Qn=\sim D$ )