

南京邮电大学 2024/2025 学年第二学期

《电工电子实验（二）》期末试卷(B)

院(系)	班级			学号			姓名		
题号	一、1	一、2	一、3	一、4	二、1	二、2	二、3	二、4	总分
得分									

一、操作题（共 60 分）

用可编程器件设计一个序列码 $F=0001101011$ 。采用原理图输入设计，选用器件 CB4CLE 和 M8_1，时钟信号为 CP，计数器的输出为 Q3、Q2、Q1、Q0，且循环状态为 12, 13, 14, 15, 0, 1, 2, 3, 4, 5。

得分

1、请写出设计过程，并将图 1 所示电路原理图补充完整（20 分）。




图 1

得分

2、实现：①功能仿真，显示时钟 CP、计数器输出 Q3Q2Q1Q0（Virtual Bus 无符号十进制表示）和序列码 F 的波形，并用标尺标出一个周期。②下载至可编程器件，用示波器显示 Q3 和 F 波形。请老师验收。（20 分）（本栏由教师填写，考生无需填写）

项目	仿真			下载	
	CP	Q3Q2Q1Q0	F	Q3	F
实现情况	①无 ②正确	①无 ②不完全正确 ④正确	①无 ②不完全正确 ④正确	①无 ②不完全正确 ⑤正确	①无 ②不完全正确 ⑤正确

得分

3、操作情况。（10 分）（本栏由教师填写，考生无需填写）

操作	①无（或不安全操作） ⑧ 波形不稳显示	⑤仅操作无任何输出波形 ⑩ 操作正确波形稳定显示
----	------------------------	-----------------------------

得分

4、观察并画出 CP 和 F 的波形，并标出一个周期。（10 分）

自觉遵守考试规则，诚信考试，绝不作弊

二、问答题（共 40 分）

得分

1、DAC0808 是将输入的_____转换成_____,
以_____的形式输出。

如图 2, 已知 8 位 DAC0808 输入数字量为 00011010, 请计算输出模拟电压 V_O 是多少? (写出计算过程) (10 分)




图 2

得分

2、要求设计一个 3 比特可控延时电路，电路有一个时钟信号 CP，一个串行输入信号 F1，一个串行输出信号 F2，F1 和 F2 均与时钟信号 CP 同步，另有 2 个控制信号 K2 和 K1。该电路的逻辑功能如下：

- 1) 当 $K_2K_1=00$ 时, $F_2=F_1$, F_2 与 F_1 无延时;
- 2) 当 $K_2K_1=01$ 时, F_2 比 F_1 延迟一个时钟周期;
- 3) 当 $K_2K_1=10$ 时, F_2 比 F_1 延迟两个时钟周期;
- 4) 当 $K_2K_1=11$ 时, F_2 比 F_1 延迟三个时钟周期。

某同学设计的电路结果显示:

- 1) 当 $K_2K_1=00$ 时, F_2 比 F_1 延迟三个时钟周期;
- 2) 当 $K_2K_1=01$ 时, F_2 比 F_1 延迟两个时钟周期;
- 3) 当 $K_2K_1=10$ 时, F_2 比 F_1 延迟一个时钟周期;
- 4) 当 $K_2K_1=11$ 时, $F_2=F_1$, F_2 与 F_1 无延时。

请帮他分析出现这种错误结果的可能原因之一。（10 分）

得分

3、请将下面的传输函数变换成 Multisim 软件所需的标准形式，并给出系统模拟框图。（10 分）

$$H(S) = \frac{V_2(S)}{V_1(S)} = \frac{12S^2}{3S^2 + 6S + 9}$$

得分

4、计数器的逻辑功能如表 1 所示，请根据表 1 中的功能描述将下面的 Verilog HDL 代码补充完整。（10 分）

```
module counter(input CLR,CE,CP,
output _____);
always@(_____)
begin
    if(_____)
        Q<=3'b000;
    else if(_____)
        Q<=Q;
    else if(Q== 000)
        _____;
    else
        Q<=Q-1;
end
endmodule
```

表 1 计数器的逻辑功能表

Input			Output
CLR	CE	CP	Q[2]Q[1]Q[0]
1	X	X	000
0	0	X	保持
0	1	↑	101~000 减法计数