

《电工电子实验（二）》24-25学年B卷 答案解析

一、操作题（共60分）

1、请写出设计过程，并将图1所示电路原理图补充完整（20分）

设计过程：（1）**分析计数器状态：**题目要求循环状态为 12, 13, 14, 15, 0, 1, 2, 3, 4, 5。这是一个10进制计数器。使用带同步预置数的4位计数器CB4CLE。当状态计数到5（0101）时，需要在下一个时钟周期跳转到状态12（1100）。因此，可以将状态5作为置数条件，令同步置数端 L 信号有效。状态5的二进制为 $Q_3Q_2Q_1Q_0 = 0101$ 。为简化逻辑，且避免在13、15等状态误触发，可取置数信号 $L = \bar{Q}_3 \cdot Q_2 \cdot Q_0$ （假设L高电平有效）。置数数据输入端设为12，即 $D_3 = 1, D_2 = 1, D_1 = 0, D_0 = 0$ 。计数使能端 $CE = 1$ ，清零端 $CLR = 0$ 。

（2）**分析序列码发生器（数据选择器M8_1E）设计：**序列码 $F = 0001101011$ ，对应状态序列 12 到 5 的输出。M8_1E 有3个地址选择端 S_2, S_1, S_0 。我们将计数器的高3位输出作为地址输入，即 $S_2 = Q_3, S_1 = Q_2, S_0 = Q_1$ 。此时数据输入端 D_i 仅是 Q_0 的函数。列出真值表分析各状态下 F 与 Q_0 的关系：- 当 $S_2S_1S_0 = 110$ 时（对应状态12和13）：状态12（ $Q_0 = 0$ ）时 $F = 0$ ，状态13（ $Q_0 = 1$ ）时 $F = 0$ 。故 $D_6 = 0$ 。- 当 $S_2S_1S_0 = 111$ 时（对应状态14和15）：状态14（ $Q_0 = 0$ ）时 $F = 0$ ，状态15（ $Q_0 = 1$ ）时 $F = 1$ 。故 $D_7 = Q_0$ 。- 当 $S_2S_1S_0 = 000$ 时（对应状态0和1）：状态0（ $Q_0 = 0$ ）时 $F = 1$ ，状态1（ $Q_0 = 1$ ）时 $F = 0$ 。故 $D_0 = \bar{Q}_0$ 。- 当 $S_2S_1S_0 = 001$ 时（对应状态2和3）：状态2（ $Q_0 = 0$ ）时 $F = 1$ ，状态3（ $Q_0 = 1$ ）时 $F = 0$ 。故 $D_1 = \bar{Q}_0$ 。- 当 $S_2S_1S_0 = 010$ 时（对应状态4和5）：状态4（ $Q_0 = 0$ ）时 $F = 1$ ，状态5（ $Q_0 = 1$ ）时 $F = 1$ 。故 $D_2 = 1$ 。- 状态组合 $S_2S_1S_0$ 为 011、100、101 的情况在循环中不出现，对应输入 D_3, D_4, D_5 可接任意电平（例如接0）。- M8_1E 的使能端 E 接有效电平（高电平1）。

连线补充说明（补充图1原理图）：1. **CB4CLE 连线：**- D_3, D_2, D_1, D_0 分别接 1, 1, 0, 0。- CE 接高电平 1， CLR 接低电平 0。- L 端接逻辑门输出，逻辑表达式为 $L = \bar{Q}_3 \cdot Q_2 \cdot Q_0$ 。2. **M8_1E 连线：**- 地址端 S_2, S_1, S_0 分别接 Q_3, Q_2, Q_1 。- 数据端接法： $D_0 = \bar{Q}_0, D_1 = \bar{Q}_0, D_2 = 1, D_6 = 0, D_7 = Q_0$ 。- D_3, D_4, D_5 接 0。- E 接高电平 1。

二、问答题（共40分）

1、DAC0808 是将输入的_____转换成_____, 以_____的形式输出。如图2, 已知8位DAC0808输入数字量为00011010, 请计算输出模拟电压 V_O 是多少? (写出计算过程) (10分)

填空: 数字信号 (或数字量), 模拟信号 (或模拟量), 电流

计算过程: 输入数字量 $D = 00011010_2 = 16 + 8 + 2 = 26$ 。由图2可知, 参考电压 $V_{REF} = 10V$, 参考电阻 $R_{REF} = 5k\Omega$ 。因此, 参考电流 $I_{REF} = \frac{V_{REF}}{R_{REF}} = \frac{10V}{5k\Omega} = 2mA$ 。

DAC0808的输出电流 (灌电流) 公式为:

$I_O = I_{REF} \times \frac{D}{256} = 2mA \times \frac{26}{256} = 0.203125mA$ 。输出端连接了反馈电阻 $R_f = 5k\Omega$ 的反比例运算放大电路。输出模拟电压

$V_O = I_O \times R_f = 0.203125mA \times 5k\Omega \approx 1.0156V$ 。(化简计算式:

$V_O = V_{REF} \cdot \frac{R_f}{R_{REF}} \cdot \frac{D}{256} = 10 \times \frac{5}{5} \times \frac{26}{256} = \frac{260}{256} = 1.015625V$)

2、某同学设计的电路结果显示… 请帮他分析出现这种错误结果的可能原因之一。(10分)

可能原因: 这种错误表现为延迟周期的选择与预期刚好完全相反 (输入00本应对应0延迟却得到了3延迟, 11本应对应3延迟却得到了0延迟)。可能的原因有: 1. **多路选择器的数据输入端接反了:** 在连线时, 将延迟3个周期的信号 (如移位寄存器第3级输出) 错误地接到了数据选择器的 D_0 端, 而将无延迟的原信号 F_1 接到了 D_3 端, 导致00和11选中的信号刚好颠倒。2. **控制信号K2、K1极性接反 (被取反):** 外部输入的控制信号 K_2 和 K_1 在接入多路选择器的地址选择端之前, 错误地经过了反相器 (非门), 导致实际输入的 00 变成了 11, 01 变成了 10, 从而出现了完全相反的延迟选择结果。

3、请将下面的传输函数变成 Multisim 软件所需的标准形式, 并给出系统模拟框图。(10分) $H(S) = \frac{V_2(S)}{V_1(S)} = \frac{12S^2}{3S^2 + 6S + 9}$

标准形式: 在 Multisim 的传递函数模块 (Transfer Function Block) 中, 标准形式是多项式系数的比值形式。将原式分子分母提取系数: 分子多项式系数 (A_2, A_1, A_0): 12, 0, 0 分母多项式系数 (B_2, B_1, B_0): 3, 6, 9 也可以将分子分母同除以3进行化简, 标准形式为 $H(S) = \frac{4S^2}{S^2 + 2S + 3}$, 此时分子系数为 4, 0, 0, 分母系数为 1, 2, 3。

系统模拟框图描述: 为了用加法器和积分器绘制系统模拟框图, 将传递函数上下同除以 S^2 (或 $3S^2$ 并化简): $V_2(S) = 4V_1(S) - \frac{2}{S}V_2(S) - \frac{3}{S^2}V_2(S)$ 基于该方程的积分器模拟框图如下: 1. 使用一个三输入加法器, 其输出端为 $V_2(S)$ 。2. 将输出

$V_2(S)$ 接入第一个积分器（传递函数 $1/S$ ），输出为 $V_2(S)/S$ 。3. 将 $V_2(S)/S$ 接入第二个积分器（传递函数 $1/S$ ），输出为 $V_2(S)/S^2$ 。4. 加法器的三个输入支路分别为：- 输入信号 $V_1(S)$ 经过增益为 4 的比例放大器。- 第一个积分器的输出 $V_2(S)/S$ 经过增益为 -2 的比例放大器（或接入减法端）。- 第二个积分器的输出 $V_2(S)/S^2$ 经过增益为 -3 的比例放大器（或接入减法端）。

4、计数器的逻辑功能如表1所示，请根据表1中的功能描述将下面的Verilog HDL 代码补充完整。（10分）

```
module counter(input CLR, CE, CP,
               output reg [2:0] Q); // (1)
    always@(posedge CP or posedge CLR) // (2)
    begin
        if(CLR) // (3)
            Q<=3'b000;
        else if(!CE) // (4)
            Q<=Q;
        else if(Q== 000)
            Q <= 3'b101; // (5)
        else
            Q<=Q-1;
    end
endmodule
```

填空处依次为： (1) reg [2:0] Q (2) posedge CP or posedge CLR (3) CLR （或 CLR == 1） (4) !CE （或 CE == 0, ~CE） (5) Q <= 3'b101