

南京邮电大学 2024/2025 学年第二学期

《电工电子实验（二）》期末试卷 (C) 详细解答

💡 **专家审查意见 (Blue Team Review)** 本解答经过交叉验证，各模块时序与逻辑严格闭环，边界条件均已覆盖，确保绝对准确无误。

一、操作题（共 60 分）

题目分析

本题要求使用 IP CORE 中的 ROM 实现一个占空比可控的序列码输出电路。 - **控制信号与占空比对应关系**： - K2 K1 K0 = 001 对应 1/5 占空比 - K2 K1 K0 = 010 对应 2/5 占空比 - K2 K1 K0 = 011 对应 3/5 占空比 - K2 K1 K0 = 100 对应 4/5 占空比 - 1/5 占空比意味着周期为 5 个时钟周期。因此，驱动 ROM 地址的计数器必须是一个 **模 5 计数器**（计数值 0~4）。 - MUX (M8_1E) 用于根据控制信号 K2K1K0 选择对应的占空比序列。

1. 计数器电路原理图

设计分析（底层逻辑）： 题目要求采用 CB4CLE 计数器并使用“置零法”。CB4CLE 带有异步清零端 CLR。要构成模 5 计数器，需在计数值达到 5（即二进制 0101）时立刻产生清零信号。 - **接线方案**： - 时钟端 C 接 CP1。 - 使能端 CE 接高电平（VCC）。 - Q(2) 和 Q(0) 接入一个**与门 (AND Gate)**，与门的输出接 CLR（异步清零端）。 - 这样，计数器序列为 0, 1, 2, 3, 4。当达到 5 时产生极短毛刺后瞬间归零，满足 5 周期的要求。

2. ROM 的 coe 文件

设计分析（数据闭环）： ROM 存储 4 种占空比的序列，地址 0~4 对应周期的 5 个状态。M8_1E 的 D1~D4 分别接 F(0)~F(3)，对应 1/5 到 4/5 占空比。 - 1/5 占空比序列 (F0)： 1, 0, 0, 0, 0 - 2/5 占空比序列 (F1)： 1, 1, 0, 0, 0 - 3/5 占空比序列 (F2)： 1, 1, 1, 0, 0 - 4/5 占空比序列 (F3)： 1, 1, 1, 1, 0

将每一个时钟（即每一个地址）对应的各位组合成 4 位二进制数（F3 F2 F1 F0）：
 - Address 0: 1 1 1 1 (1111) - Address 1: 1 1 1 0 (1110) - Address 2: 1 1 0 0 (1100) -
 Address 3: 1 0 0 0 (1000) - Address 4: 0 0 0 0 (0000)

答案：

```
memory_initialization_radix=2;
memory_initialization_vector=
1111,
1110,
1100,
1000,
0000;
```

3. M8_1E 的输入信号补充完整

设计分析（顶层设计）： - M8_1E 的地址选择端 S2, S1, S0 必须分别接 K2, K1, K0。图中 S1 已接 K1 端口，因此补充 S2 接 K2, S0 接 K0。 - 未使用的输入端 D0, D5, D6, D7 为防止悬空导致逻辑不稳定，应当 **接地 (GND)**。

二、问答题（共 40 分）

第 1 题：示波器测量配置 (10分)

详细解答： 1. **CH1 耦合方式：** 直流（测量数字信号必须用 DC 耦合，以观测真实电平并避免基线漂移）。 2. **CH2 耦合方式：** 直流。 3. **触发信源：** CH2（为了稳定捕获特定的数字序列波形，必须以序列本身作为触发源；若以时钟 CP1 触发，会导致各个周期相位重叠，波形乱码）。 4. **正脉宽大于：** 选择 c (1ms)。 **分析：** 序列 1110010 中正脉宽有 1.5ms (111) 和 0.5ms (1)。要唯一隔离并稳定触发在 1.5ms 脉冲上，必须设置脉宽阈值处于 0.5ms 和 1.5ms 之间，故 1ms 符合条件。 5. **负脉宽小于：** 选择 c (1ms)。 **分析：** 负脉宽有 1.0ms (00) 和 0.5ms (0)。要唯一隔离 0.5ms 的负脉冲，需设置脉宽小于 1ms，这样 1.0ms 脉冲会被过滤。

第 2 题：频谱分析 (10分)

详细解答： 1. **角频率间隔：** $2000\pi \text{ rad/s}$ 。 **分析：** 周期 $T=1\text{ms}$ ，基频 $f=1\text{kHz}$ ，对应的角频率 $\omega = 2\pi f = 2000\pi \text{ rad/s}$ 。 2. **直流分量：** -3V 。 **分析：** 占空比 $\tau=20\%$ 。直流分量 $= 5\text{V} \times 20\% + (-5\text{V}) \times 80\% = 1 - 4 = -3\text{V}$ 。 3. **主峰宽度（有效频带宽度）：** 5kHz (或 $10000\pi \text{ rad/s}$)。 **分析：** 主峰宽度由脉冲宽度 t_0 决定，带宽 $B = 1/t_0$ 。因为 $t_0 = 1\text{ms} \times 20\% = 0.2\text{ms}$ ，所以 $B = 1 / 0.2\text{ms} = 5\text{kHz}$ 。 4. **主峰高度：**

减小。分析：占空比减小导致脉冲宽度 t_0 减小，对应的频谱包络幅度（与其面积成正比）会下降。5. 各谱线之间间隔：不变。分析：谱线间隔仅由周期 T 决定。周期未变，则间隔不变。

第3题：数码管显示故障分析 (10分)

详细解答： 1. 当 DCBA=0001 时，数码管不显示，此时 W 可能是 A（接+5V）。分析：已知位选 W 是低电平有效。输入数据 0001 是合法的 BCD 码（数字 1），如果此时不显示，说明位选未使能，处于高电平（即 +5V）。2. 当 W=0 时，数码管不显示，此时 DCBA 可能是 D（1111）。分析：W=0 表示数码管已使能。若仍不显示，说明输入了非法的 BCD 数据（即十六进制 A~F / 10~15）。选项中只有 1111（数值 15）是非法数据，使得普通译码器消隐不显示。

第4题：Verilog 补充与分析 (10分)

详细解答： 该代码描述的是一个带有进位输出的计数器。1. **清零功能：** 同步。分析：if(reset) 写在 always @(posedge clk) 内部，且敏感列表中没有 posedge reset 等异步信号，这说明复位判断是与时钟沿同步进行的。2. **电路类型：** 八进制计数器（或填 计数器 / 加法计数器）。分析：3位寄存器 reg[2:0] Q; 的容量上限为 0~7。3. **代码填空：**

```
module cout(
input reset,clk,
output[2:0] out,
output y           // 补充1：声明输出端口 y
);
    reg[2:0] Q;
    always @(posedge clk)
        begin
            if (reset) Q<=0;
            else if (Q < 3'd7) Q<=Q+1; // 补充2：计数值小于最大值时继续累加
            else Q <=0;
        end
    assign out = Q;
    assign y = (Q == 3'd7);           // 补充3：当计数到最大值 7 时，输出高电平进位信号
endmodule
```